KR100415585B1

KR100415585B1 - 고속 라우터 시스템의 비동기 전달모드 접속장치

Info

Publication number: KR100415585B1
Application number: KR10-2001-0086499A
Authority: KR
Inventors: 이강복; 이형섭; 이형호
Original assignee: 한국전자통신연구원
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2004-01-24
Also published as: KR20030056300A

Abstract

본 발명은 인터넷 프로토콜(IP : Internet Protocol) 스위치를 기반으로 하는 고속 라우터에서 622 Mbps의 전송속도를 지원하는 비동기 전달모드 망을 접속할 수 있는 비동기 전달모드 접속장치에 관한 것이다.

본 발명에 따른 고속 라우터 시스템의 비동기 전달모드 접속장치는, 광인터페이스에 의해 ATM(Asynchronous Transfer Mode) 망과 연결되는 물리계층 접속부; ATM 셀을 인터넷 프로토콜 패킷 형태로 변환하는 한편, 인터넷 프로토콜 패킷 형태로 입력된 데이터를 ATM 셀 형태로 변환하는 송/수신 셀 변환부; 상기 송/수신 셀 변환부의 셀 변환시의 데이터를 저장하기 위한 제1저장 수단; 패킷의 정보를 해석하여 처리하고 출력 포트로 포워딩하며, 스위치와의 정합을 수행하는 네트워크 프로세서; 패킷 처리 및 포워딩 기능 수행시의 데이터를 저장하기 위한 제2저장 수단; 상기 네트워크 프로세서와 상기 송/수신 셀 변환부 사이의 프로토콜을 변환시키는 송/수신부 데이터 버스 변환부; 상기 네트워크 프로세서와 상기 물리계층 접속부 사이에서 직렬 버스를 병렬 버스로 변환시키는 제어버스 변환부; 및, 상기 고속 라우터 시스템의 라인 접속 모듈 전체의 자원을 관리하는 호스트 프로세서로 구성되어, 고속 라우터 시스템을 구성함에 있어서 네트워크 프로세서를 사용하여 ATM망과의 접속을 가능하게 한다.

Description

고속 라우터 시스템의 비동기 전달모드 접속장치{AN INTERFACE MODULE FOR HIGH SPEED ROUTER SYSTEM}

본 발명은 고속 라우터 시스템의 비동기 전달모드(ATM : Asynchronous Transfer Mode) 접속장치에 관한 것으로서, 더욱 상세하게는 인터넷 프로토콜(IP : Internet Protocol) 스위치를 기반으로 하는 고속 라우터에서 622 Mbps의 전송속도를 지원하는 비동기 전달모드 망을 접속할 수 있는 비동기 전달 모드 접속 장치에 관한 것이다.

라우터는 네트워크와 네트워크 사이의 데이터 전송을 위하여 최적 경로를 설정하여 주는 네트워크 장비로서, 인터넷 프로토콜 패킷을 입력측 링크로부터 출력측 링크로 전달함으로써 인터넷 구성요소들을 연결시켜 준다. 이러한 연결은 입력된 인터넷 프로토콜 패킷에 포함된 3계층 주소에 따라 목적지까지의 최적의 경로상에 있는 다음 노드로 보냄으로써 이루어진다. 따라서, 라우터의 기본 구성 요소에는 일반적으로 여러 종류의 링크를 수용하는 입출력 포트와 입출력 포트간 패킷 전달을 수행하는 스위칭 유니트, 그리고 라우팅을 수행하는 프로세서 등이 포함된다.

최근에는 서로 프로토콜이 상이한 여러가지 망들이 사용됨으로써, 이러한 다른 네트워크를 서로 연결해주기 위하여 여러가지 형태의 입출력 링크를 수용하는 것이 중요한 기능으로 부각되고 있다.

현재 일반적으로 많이 사용되는 네트워크들은 이더넷(ethernet), POS(Packet Over SONET), 그리고 ATM(Asynchronous Transfer Mode) 등이 있다. 또한, 이들 네트워크의 링크 기능들은 그 성능과 사용형태에 따라 다양한 형태로 나눠진다. 예를 들어, 이더넷은 성능에 따라 10/100Mbps 와이어 스피드의 패스트 이더넷과, 1Gbps 와이어 스피드의 기가비트 이더넷과 같이 여러가지 표준으로 나눠지고 있으며, 물리적인 접속 매체의 형태에 따라 다시 세분화 되기도 한다.

특히 ATM 기술은 인터넷 수요가 급격하게 증가함에 따라 통신망의 성능을 향상시키기 위한 다양한 기술중의 하나로 연구 개발되어 왔으며, 고속 데이터 링크 계층의 성능을 대폭 향상 시키는 핵심 기반 기술중의 하나로 활용되고 있다. 따라서, ATM망을 이용한 라우터 및 스위치 시스템 등의 고속화를 위해 ATM 망에 대한 접속 수단은 필수적으로 요구되고 있다. 이에 따라, 라우터도 ATM을 포함한 모든 종류의 링크 접속 방법들을 지원해야 하며, 그러한 목적을 달성하기 위해서는 접속 방법에 따른 고유한 표준과 기술적인 사항들을 완벽하게 수행할 수 있어야 한다. 그러나, 접속 방법에 따른 인터페이스의 차이, 패킷 처리 방법의 상이성 및 성능의 차이 등의 이유로 인해 고유한 하드웨어로 모든 접속 방법을 동시에 지원할 수는 없게 되어 있다. 특히 ATM은 접속 방법의 상이성과 셀 프레임 포맷의 특이성으로 인해 라우터 시스템에 직접 접속하는데 어려움이 있었다.

한편, 엠피엘에스(MPLS : Multi Protocol Label Switching) 망의 에지 라우터에서의 비동기 전달모드 스위치 정합 장치에 관한 선행 특허가 대한민국 특허공개 제2001-57812호(공개일 : 2001년 7월 5일)에 공개된 바 있다.

상기 선행 특허는 ATM 스위치에 접속하기 위하여 송신시 셀 프레임 구조를 변환시키는 수단, 클럭을 발생하는 수단, 수신시 표준셀 프레임으로 변환하는 수단을 포함하여, ATM 스위치를 기반으로 한 엠피엘에스 라우터에서 ATM 망을 접속할 수 있도록 함에 그 특징이 있다.

그러나, 상기 선행 특허는 인터넷 프로토콜 패킷을 사용하는 스위치를 기반으로 고속 라우터 시스템에는 적용할 수 없으며, 특히, 인터넷 프로토콜 스위치를 기반으로 하는 고속 라우터 시스템에서 ATM 망에 직접 접속할 수 있도록 하는 장치에 관해서는 전혀 언급하지 않고 있다.

본 발명은 상기한 바와 같은 기술적 배경 하에 이루어진 것으로서, 고속 라우터 시스템을 구성함에 있어 하드웨어의 장점과 소프트웨어의 장점을 동시에 가진 네트워크 프로세서를 사용하여 ATM망에 접속하는 수단을 제공하는 것을 목적으로 한다. 본 발명에서는 ATM망의 접속을 가능하게 하는 방법을 제시하고 있으며, ATM 셀 프레임과 인터넷 프로토콜 기반의 패킷 프레임을 상호 변환 하는 기능, 변환된 패킷 형태를 기반으로 경로 설정과 패킷 처리를 담당하는 기능, 그리고 스위치와의 연동기능 등을 제공하는데 그 목적이 있다.

도 1은 본 발명이 적용되는 고속 라우터 시스템의 전체 구성도.

도 2는 본 발명에 따른 비동기 전달모드 접속장치의 구성도.

도 3은 상기 도 2에 도시된 수신부 데이터 버스 변환부의 상세 구성도.

도 4는 상기 도 2에 도시된 송신부 데이터 버스 변환부의 상세 구성도.

도 5는 본 발명의 비동기 전달모드 접속장치에서 각 기능부 사이의 제어신호 연결을 보여주는 도면.

도 6은 상기 도 2에 도시된 제어버스 변환부의 기능을 개념적으로 설명하기 위한 도면.

(도면의 주요 부분에 대한 부호의 설명)

201 : 물리계층 접속부 202 : 수신용 메모리

203 : 수신부 데이터 버스 변환부 204 : 네트워크 프로세서

205 : 메모리 206 : 호스트 프로세서

207 : 수신셀 변환부 208 : 송신용 메모리

209 : 송신셀 변환부 212 : 제어버스 변환부

213 : 송신부 데이터 버스 변환부

상기 목적을 달성하기 위한 본 발명은,

광인터페이스에 의해 ATM(Asynchronous Transfer Mode) 망과 연결되는 물리계층 접속부; ATM 셀을 인터넷 프로토콜 패킷 형태로 변환하는 한편, 인터넷 프로토콜 패킷 형태로 입력된 데이터를 ATM 셀 형태로 변환하는 송/수신 셀 변환부; 상기 송/수신 셀 변환부의 셀 변환시의 데이터를 저장하기 위한 제1저장 수단; 패킷의 정보를 해석하여 처리하고 출력 포트로 포워딩하며, 스위치와의 정합을 수행하는 네트워크 프로세서; 패킷 처리 및 포워딩 기능 수행시의 데이터를 저장하기 위한 제2저장 수단; 상기 네트워크 프로세서와 상기 송/수신 셀 변환부 사이의 프로토콜을 변환시키는 송/수신부 데이터 버스 변환부; 상기 네트워크 프로세서와 상기 물리계층 접속부 사이에서 직렬 버스를 병렬 버스로 변환시키는 제어버스 변환부; 및, 상기 고속 라우터 시스템의 라인 접속 모듈 전체의 자원을 관리하는 호스트 프로세서를 포함하는 고속 라우터 시스템의 비동기 전달모드 접속장치를 제공하는 것에 그 특징이 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.

도 1에는 본 발명이 적용되는 고속 라우터 시스템의 전체 구성이 도시되어 있다.

상기 도 1에 도시되어 있듯이, 본 발명이 적용되는 고속 라우터 시스템은, 다양한 속도와 접속 매체를 수용하여 패킷 처리 및 포워딩 기능을 수행하는 복수의 라인 정합모듈(101), 라우터 내의 자원을 관리하고 라우팅 프로토콜을 처리하는 라우팅 프로세서 모듈(102), 상기 라우팅 프로세서 모듈(102)과 각각의 라인정합 모듈(101) 사이의 통신을 담당하는 메시지 송수신 모듈(103)이 고속의 스위치 모듈(104)과 백플레인을 통해 연결되는 구조를 갖고 있다. 상기 시스템 구성에서 라우팅 프로세서 모듈(102)과 스위치 모듈(104)은 시스템의 신뢰성을 높이기 위해 모듈의 이중화 구성도 가능하도록 되어 있다.

상기와 같이 구성된 고속 라우터 시스템을 통해 패킷이 처리 되는 동작을 살펴보면, 먼저, 라인정합 모듈(101)로 입력되는 여러가지 형태의 표준 패킷은 각각의 라인정합 모듈(101) 내에서 광신호와 전기적 신호로 상호 변환되며, 이렇게 변환된 신호들에는 출력포트에 대한 정보가 추가되어 상기 스위치 모듈(104)로 전달된다. 이때, 출력포트에 대한 정보를 추가하기 위하여 상기 라우팅 프로세서 모듈(102)은 고유의 라우팅 프로토콜을 수행하며, 라우팅 프로토콜에 따라 적절한 출력포트 정보를 생성하게 된다. 상기 스위치 모듈(104)에 전달된 데이터들은 프레임 단위로 출력포트 정보에 의해 스위칭 되어, 해당하는 출력포트가 있는 라인 정합 모듈(101)로 전달된다. 상기 메시지 송수신 모듈(103)은 고속 라우터 시스템 전체의 자원 관리 및 프로세서 관리를 위한 메시지를 교환하는 역할을 수행하며, 라우팅 프로세서 모듈(102)과 각각의 라인 정합모듈(101)은 백프레인을 통해 100Mbps 전송속도의 이더넷으로 연결되어 있다.

도 2에는 본 발명에 따른 비동기 전달모드 접속장치의 구성이 도시되어 있다.

상기 도 2에 도시되어 있듯이, 본 발명에 따른 비동기 전달모드 접속장치는, 물리계층 접속부(201), 수신용 메모리(202)를 지닌 수신셀 변환부(207), 송신용 메모리(208)를 지닌 송신셀 변환부(209), 수신부 데이터 버스 변환부(203) 및 송신부 데이터 버스 변환부(213), 상기 물리계층 접속부(201)에 연결된 제어버스 변환부(212), 메모리(205)를 가지며 상기 제어버스 변환부(212), 수신부 및 송신부 데이터 버스 변환부(203, 213)와 각각 연결됨과 동시에 스위치와 정합하는 네트워크 프로세서(204), 상기 송신부 데이터 버스 변환부(213) 및 네트워크 프로세서(204)와 연결된 호스트 프로세서(206)로 이루어져 있다.

먼저, 상기 물리계층 접속부(201)는 광 인터페이스를 위한 부분으로서 광신호를 전기적 신호로 변환하여 클럭을 추출하거나, 그 반대로 전기적 신호를 광신호로 변환하는 역할을 한다. 또한 프레임을 해석하거나 형성하는 기능을 수행하며, 페이로드부의 ATM 셀을 추출하거나 반대로 페이로드에 매핑하는 기능을 수행한다.

상기 수신셀 변환부(207)는 상기 물리계층 접속부(201)에서 전기적 신호로 변환된 ATM 셀의 헤더를 분석하여 정보를 추출하고, 인터넷 프로토콜 패킷 형태로 변환하는 기능을 수행한다. 이와 반대로, 상기 송신셀 변환부(209)는 인터넷 프로토콜 패킷 형태로 입력된 데이터를 ATM 셀 형태로 변환하고 헤더정보를 생성한다. 이때, 상기 송신셀 변환부(209)는 ATM 망에서 ATM 셀의 전송 경로를 표시하는 가상회선식별자(VCI : Virtual Circuit Identifier) 및 가상경로식별자(VPI : Virtual Path Identifier) 정보를 네트워크 프로세서(204)로부터 수신하여 ATM 셀 헤더에 삽입한다.

상기 수신용 메모리(202)와 송신용 메모리(208)는 상기 송/수신 셀 변환부(207, 209)에서 데이터의 형태를 변환시킬 때 사용되는 버퍼 메모리의 역할을 수행한다. 상기 수신부 데이터 버스 변환부(203)는 상기 수신셀 변환부(207)와 상기 네트워크 프로세서(204)를 정합하는 기능을 수행하며, 상기 수신셀 변환부(207)에서 만들어진 UTOPIA(Universal Test Operations PHY Interface for ATM) 버스 형태의 신호를 네트워크 프로세서(204)에서 수신할 수 있는 SPI(SystemPacket Interface) 형태의 신호로 바꿔주는 역할을 한다. 또한, 송신부 데이터 버스 변환부(213)는 네트워크 프로세서(204)에서 출력되는 SPI-3 버스 신호를 상기 송신셀 변환부(209)에서 수신할 수 있는 UTOPIA 패킷 버스로 변환하는 기능을 수행한다.

상기 UTOPIA 규격은 국제전기통신연합(ITU-T)의 ATM 포럼에서 물리층과 ATM 층간의 정합규격을 의미하는 것으로서, 처리속도면에서 25MHz, 33MHz, 50MHz, 100MHz 등이 있으며, 선로 속도에 따라 데이터 처리 비트수는 8비트, 16비트, 32비트가 있다. 상기 SPI는 OIF(Optical Internetworking Forum)에서 제정한 시스템 내부의 패킷 인터페이스 규격이며, 전송 속도 및 데이터 처리 비트수에 따라 SPI-1, SPI-2, SPI-3, SPI-4 등으로 나누어져 있다.

상기 네트워크 프로세서(204)는 3/4계층의 패킷 스위칭과 포워딩 기능을 하드웨어적으로 처리한다. 상기 수신부 데이터 버스 변환부(203)를 통해 입력되는 데이터 스트림을 분석하여 포워딩 해야 할 곳을 찾는 기능을 하며, 스위치와의 원활한 정합을 위하여 입출력 버퍼를 관리한다.

상기 호스트 프로세서(206)는 도 1의 라인 정합 모듈(101) 전체의 관리와 라우팅 프로세서 모듈(102)과의 통신을 담당한다. 상기 라우팅 프로세서 모듈(102)과의 인터페이스는 10/100Mbps 이더넷을 통하여 각종 정보 전달을 위한 데이터 형태를 정의하여 사용한다. 또한, 외부에서의 모니터링 및 라인 인터페이스 보드의 효율적인 제어를 위해서 시리얼 통신 채널과 10/100Mbps 이더넷 포트를 제공하고, 상기 호스트 프로세서(206)와 각종 관리 자원들과의 통신은 PCI 인터페이스를 통해이루어진다.

상기 제어버스 변환부(212)는 네트워크 프로세서(204)에서 물리계층 접속부(201)에 대한 제어를 실행하기 위하여 제어버스를 변환하는 기능을 수행한다. 즉, 네트워크 프로세서(204)의 직렬버스를 제어용 8비트 버스로 변환하며, 필요한 제어 신호들을 추가로 생성한다.

도 3에는 상기 도 2에 도시된 수신부 데이터 버스 변환부(203)의 상세 구성이 도시되어 있다.

앞서 설명한 바와 같이, 상기 수신부 데이터 버스 변환부(203)는 상기 수신셀 변환부(207)에서 만들어진 패킷 형태를 네트워크 프로세서(204)에서 수신할 수 있는 데이터 형태로 바꿔주는 역할을 한다. 이 때, 상기 수신셀 변환부(207)에서 사용하는 인터페이스는 UTOPIA 인터페이스이며, 상기 네트워크 프로세서(204)는 SPI 버스를 사용한다. 상기 수신부 데이터 버스 변환부(203)는 헤더/데이터 분리부(301), 수신버퍼(302), SPI-3 변환부(303), 수신 제어부(304) 및 루핑 제어부(305)로 이루어져 있다.

먼저, 상기 헤더/데이터 분리부(301)는 UTOPIA 인터페이스 형태의 패킷에서 헤더와 페이로드 데이터를 분리한다. 이때, 분리된 헤더와 데이터는 수신버퍼(302)의 소정 영역에 임시로 저장된다. 상기 SPI-3 변환부(303)는 실제로 네트워크 프로세서(204)에서 사용되는 SPI 형태로 데이터 프레임을 변환하며, 상기 수신 제어부(304)는 네트워크 프로세서(204)의 상태에 따라 수신여부를 제어한다.

상기 루핑 제어부(305)는 수신셀 변환부(207)에서 입력되는 신호를루프백(loop-back)을 통해서 송신부 데이터 버스 변환부(203)로 출력시키는 기능을 담당한다. 루핑 제어는 수신 버퍼(302)와 수신 제어부(304)에서 가능하며, 각각 수신 버퍼 루프백과 수신 제어부 루프백으로 명한다.

도 4에는 상기 도 2에 도시된 송신부 데이터 버스 변환부(213)의 상세 구성이 도시되어 있다.

앞서 설명한 바와 같이, 상기 송신부 데이터 버스 변환부(213)는 수신부 데이터 버스 변환부(203)와는 반대의 기능을 수행한다. 즉 네트워크 프로세서에서 송신된 데이터를 송신셀 변환부에서 사용할 수 있는 데이터 형태로 바꿔주는 역할을 한다. 이때 송신셀 변환부에서 사용하는 인터페이스는 UTOPIA 인터페이스이며 네트워크 프로세서는 SPI 버스를 사용한다. 상기 도 4에 도시되어 있듯이, 송신부 데이터 버스 변환부(213)는 SPI-3 프레임 분리부(401), 송신 버퍼(402), UTOPIA 변환부(403), 송신 제어부(404) 및 루핑 제어부(405)로 이루어져 있다.

먼저, 상기 SPI-3 프레임 분리부(401)는 SPI-3 인터페이스 형태의 패킷을 해석하고 각 영역별로 분리한다. 이 때, 분리된 정보들은 각 정보의 종류에 따라 송신 버퍼(402)의 소정 영역에 임시로 저장된다. 상기 UTOPIA 변환부(403)는 실제로 송신셀 변환부(209)에서 사용되는 UTOPIA 인터페이스 형태로 프레임을 변환하며, 상기 송신 제어부(404)는 송신셀 변환부(209)와 네트워크 프로세서(204)의 흐름 제어에 따라 송신여부를 제어한다.

상기 루핑 제어부(405)는 네트워크 프로세서(204)에서 입력되는 신호를 루프백(loop-back)을 이용하여 수신부 데이터 버스 변환부(203)를 통해 네트워크 프로세서(204)로 다시 출력시키는 기능을 담당한다. 루핑 제어는 송신 버퍼(402)와 송신 제어부(404)에서 가능하며, 각각 송신 버퍼 루프백과 송신 제어부 루프백으로 명한다.

도 5에는 본 발명의 비동기 전달모드 접속장치에서 각 기능부 사이의 제어신호 연결을 보여주는 도면이 도시되어 있다.

먼저, 네트워크 프로세서와 제어버스 변환부 사이의 연결은 클럭(CLK), 데이터(Data) 그리고 인터럽터(Int) 등의 3개의 신호선을 이용하는 직렬 버스(501)로 연결되어 있다. 또한, 제어버스 변환부와 물리계층 접속부와의 연결은 병렬 버스(502)로 연결되어 있다. 호스트 프로세서와 네트워크 프로세서와의 연결은 32비트 PCI 버스(503)를 이용하여 연결되어 있다. 이때, 호스트 프로세서에는 PCI 디바이스를 연결할 수 있는 브리지 기능이 내장되어 있으므로, 다수의 PCI 디바이스들이 별도의 회로 없이 직접 접속될 수 있다. 호스트 프로세서는 데이터 버스 변환부, 수신셀 변환부 및 송신셀 변환부와도 32비트 PCI 버스(504, 505, 506)를 이용하여 연결되어 제어용으로 사용되고 있다.

도 6에는 상기 도 2에 도시된 제어버스 변환부(212)의 기능을 개념적으로 설명하기 위한 도면이 도시되어 있다. 도 6에서는 제어버스 변환부에 새로운 도면 부호(602)를 할당하였으나, 상기 도 2의 제어버스 변환부(212)와 동일한 대상을 가리키고 있다.

앞서 설명한 바와 같이, 상기 제어버스 변환부(602)는 네트워크 프로세서(204)가 물리계층 접속부(201)에 대한 제어를 실행하기 위하여 사용된다.상기 네트워크 프로세서는 데이터(SPM_DATA), 클럭(SPM_CLK), 인터럽트(SPM_INT)와 같은 3선의 직렬 신호(601)를 생성하고, 상기 제어버스 변환부(602)는 상기 생성된 직렬 신호(601)를 받아들여, 물리계층 제어에 적합한 병렬의 데이터 및 어드레스 버스, 그리고 다양한 제어 신호들(603)을 생성한다. 도 6에서, Data[7:0]는 8비트의 데이터, Address[10:0]는 11비트의 어드레스 버스, Chip select는 칩선택 신호, Read는 리드 인에이블 신호, Write는 라이트 인에이블 신호를 나타낸다.

이상 설명된 바와 같이, 상기와 같이 구성 및 동작하는 본 발명은 고속 라우터 시스템에 있어서 전송 속도의 비동기 전달 모드와 동시 접속을 가능하게 하여 주며, ATM과 연동되는 다양한 장치와 기능들을 접속할 수 있는 방법을 제공하고 있다. 또한, 라우팅 프로세서와 스위치의 이중화 여부에 따라, 본 발명을 활용하여 고신뢰성의 시스템을 구현할 수도 있다.

Claims

고속 라우터 시스템의 비동기 전달모드 접속장치에 있어서,

광인터페이스에 의해 ATM(Asynchronous Transfer Mode) 망과 연결되는 물리계층 접속부;

ATM 셀을 인터넷 프로토콜 패킷 형태로 변환하는 한편, 인터넷 프로토콜 패킷 형태로 입력된 데이터를 ATM 셀 형태로 변환하는 송/수신 셀 변환부;

상기 송/수신 셀 변환부의 셀 변환시의 데이터를 저장하기 위한 제1저장 수단;

패킷의 정보를 해석하여 처리하고 출력 포트로 포워딩하며, 스위치와의 정합을 수행하는 네트워크 프로세서;

패킷 처리 및 포워딩 기능 수행시의 데이터를 저장하기 위한 제2저장 수단;

상기 네트워크 프로세서와 상기 송/수신 셀 변환부 사이의 프로토콜을 변환시키는 송/수신부 데이터 버스 변환부;

상기 네트워크 프로세서와 상기 물리계층 접속부 사이에서 직렬 버스를 병렬 버스로 변환시키는 제어버스 변환부; 및,

상기 고속 라우터 시스템의 라인 접속 모듈 전체의 자원을 관리하는 호스트 프로세서를 포함하는 것을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.
제1항에 있어서,

상기 송/수신 셀 변환부는 UTOPIA(Universal Test Operations PHY Interface for ATM) 버스를 사용하고, 상기 네트워크 프로세서는 SPI(System Packet Interface) 버스를 사용하는 것을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.
제1항에 있어서,

상기 수신부 데이터 버스 변환부는,

상기 수신 셀 변환부에서 인터넷 프로토콜 패킷을 수신하여, 패킷의 프레임을 헤더와 데이터로 분리하는 헤더/데이터 분리부;

상기 분리된 헤더와 데이터를 임시로 저장하는 수신 버퍼;

상기 분리된 헤더와 데이터를 SPI 버스 형태로 변환하는 SPI 변환부;

상기 네트워크 프로세서의 상태에 따라 수신을 제어하는 수신 제어부; 및,

장애 검증을 위해 루프백 시험을 제어하는 루핑 제어부로 구성됨을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.
제1항에 있어서,

상기 송신부 데이터 버스 변환부는,

상기 네트워크 프로세서로부터 SPI 프레임을 수신하여, 헤더와 데이터로 분리하는 SPI 프레임 분리부;

상기 분리된 헤더와 데이터를 임시로 저장하는 송신 버퍼;

상기 분리된 헤더와 데이터를 상기 송신셀 변환부에서 사용되는 UTOPIA 버스 형태로 변환하는 UTOPIA 변환부;

상기 송신셀 변환부의 상태에 따라 송신을 제어하는 송신 제어부; 및,

장애 검증을 위해 루프백 시험을 제어하는 루핑 제어부로 구성됨을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.
제1항에 있어서,

상기 제어버스 변환부는 데이터, 클럭 및 인터럽트 신호를 받아들여 8비트의 데이터, 11비트의 어드레스, 칩선택 신호, 리드 인에이블 신호 및 라이트 인에이블 신호를 생성함을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.
제1항에 있어서,

상기 제1저장 수단은 송신용 메모리와 수신용 메모리로 구성됨을 특징으로 하는 고속 라우터 시스템의 비동기 전달모드 접속장치.