KR100340039B1 - 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치 - Google Patents

멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치 Download PDF

Info

Publication number
KR100340039B1
KR100340039B1 KR1019990061167A KR19990061167A KR100340039B1 KR 100340039 B1 KR100340039 B1 KR 100340039B1 KR 1019990061167 A KR1019990061167 A KR 1019990061167A KR 19990061167 A KR19990061167 A KR 19990061167A KR 100340039 B1 KR100340039 B1 KR 100340039B1
Authority
KR
South Korea
Prior art keywords
packet
memory
function
block
matching
Prior art date
Application number
KR1019990061167A
Other languages
English (en)
Other versions
KR20010057766A (ko
Inventor
강선
정연쾌
이유경
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990061167A priority Critical patent/KR100340039B1/ko
Publication of KR20010057766A publication Critical patent/KR20010057766A/ko
Application granted granted Critical
Publication of KR100340039B1 publication Critical patent/KR100340039B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/50—Routing or path finding of packets in data switching networks using label swapping, e.g. multi-protocol label switch [MPLS]

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 MPLS망의 에지 라우터에서의 분리/재결합 패킷 메모리 제어장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 멀티프로토콜 레이블 스위칭망의 에지 라우터에 적용되어, 분리 및 재결합(SAR) 송신 및 수신블록 정합기능, 패킷메모리의 정합기능 및 IP 룩업 처리블록 정합기능을 제공하며, 이들 정합기능 사이의 패킷 메모리 중재 기능을 중앙처리장치(CPU)에서 정한 우선 순위에 따라 제어하여, IP 패킷 헤더에 대한 메모리 엑세스 기능과 송/수신 패킷메모리 처리 기능을 병행하도록 함으로써, 622Mbps의 고속처리를 가능하도록 하고, 하나의 소자를 사용하여 구현함으로써, 제조 단가를 줄일 수 있는 멀티프로토콜 레이블 스위칭(MPLS)망의 에지 라우터에서의 분리/재결합(SAR) 패킷 메모리 제어장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 외부의 중앙처리장치(CPU)에서 패킷 메모리 및 제어장치의 상태/제어 기능을 모니터링하고, 상기 중앙처리장치와의 인터페이스 기능을 제공하는 중앙처리장치 정합수단; 상기 패킷 메모리에 패킷 데이터 및 IP 헤더를 기록하거나 읽어내는 패킷메모리 정합수단; 상기 패킷 메모리 정합수단에 의해 읽혀진 IP 헤더를 IP룩업처리블록으로 전달하고, 상기 IP룩업처리블록에 의해 갱신된 IP 헤더를 상기 패킷 메모리 정합수단으로 전달하는 IP 룩업처리블록 정합수단; 분리/재결합 제어메모리 처리블록과의 정합 기능을 제공하는 분리/재결합 제어메모리처리블록 정합수단; 패킷 수신블록과의 정합기능을 제공하는 패킷 수신블록 정합수단; 패킷 송신블록과의 정합기능을 제공하는 패킷 송신블록 정합수단; 및 상기 각 정합수단을 통해 외부의 상기 패킷 수신블록, 상기 패킷 송신블록, 상기 IP룩업처리블록에서 상기 패킷 메모리를 엑세스하고자 할 때, 우선 순위에 따라 상기 패킷 메모리에 대한 엑세스를 중재하여, 상기 MPLS망의 에지 라우터에서 IP 패킷 헤더에 대한 메모리 엑세스 기능과 상기 패킷 메모리 처리 기능을 병행하여 고속처리하는 송/수신 메모리 중재수단을 포함함.
4. 발명의 중요한 용도
본 발명은 MPLS 망의 에지 라우터 등에 이용됨.

Description

멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의 분리/재결합 패킷 메모리 제어장치{A DEVICE OF SAR PACKET MEMORY CONTROLLER IN MPLS LABEL EDGE ROUTER}
본 발명은 멀티프로토콜 레이블 스위칭(MPLS)망의 에지 라우터에서의 분리/재결합(SAR) 패킷 메모리 제어장치에 관한 것으로, 특히 멀티프로토콜 레이블 스위칭망의 에지 라우터에서 송/수신 패킷메모리 제어와 인터넷프로토콜(IP) 패킷의 헤더의 읽기/쓰기를 통합하여 하나의 장치에서 제어하도록 함으로써, 고속 처리가 가능하도록 한 분리/재결합 패킷 메모리 제어장치에 관한 것이다.
인터넷을 이용한 개인이 다루는 정보량 및 이들 상호간에 통신량의 증가와 함께 정보 통신 서비스에 대한 사용자의 요구는 점차 고도화, 다양화, 개인화 추세로 고급화되어 가면서, 양질의 고속, 대용량 서비스의 제공이 필요하게 되었다. 이러한 사용자의 다양한 요구를 충족시키는 인터넷 서비스를 제공하기 위해서 비동기전송모드(ATM : Asynchronous Transfer Mode) 방식을 기반으로 하는 멀티프로토콜 레이블 스위칭(MPLS : Multi-Protocol Label Switching) 방식이 등장하였다.
멀티프로토콜 레이블 스위칭(MPLS) 방식은 통합 라우팅 방식에 기반을 두고, 기존의 "longest match" 방법 대신 고정길이의 레이블을 사용하여, 링크 계층의 스위칭 기술을 도입한 인터넷프로토콜(IP) 패킷의 전달 방식이다. 이 레이블은 멀티프로토콜 레이블 스위칭(MPLS) 방식의 핵심으로서, ATM의 가상경로식별자(VPI)/가상채널식별자(VCI)와 거의 동일한 의미를 가지고 있다. 레이블은 특정 포워딩 동일 클래스(FEC : Forwarding Equivalency Class)에 대한 레이블 스위칭 경로(LSP : Label Switched Path)를 나타내는 지정자로 사용되며, 레이블 스위칭 라우터(LSR : Label Switching Router) 사이에 국한된 의미를 가진다. 이와 동등하게 ATM의 VPI/VCI는 양 종단간에 연결된 가상연결(VC : Virtual Connection)을 나타내는 지정자로서 사용되며, 각 노드에서 국한된 의미를 갖는다.그러므로, 멀티프로토콜 레이블 스위칭(MPLS)의 링크계층 스위치 기술로서 기존의 ATM의 고속 스위칭 기술을 사용하여 ATM기반 MPLS 시스템을 쉽게 구성할 수 있다. ATM 기반 MPLS 시스템은 크게 ATM 망 내의 레이블 스위칭 라우터(LSR)와 ATM 망과의 경계에 존재하는 레이블 에지 라우터(LER : Label Edge Router)로 구성된다.
레이블 스위칭 라우터(LSR)는 ATM 교환 기능을 이용하여 고정길이의 레이블(VPI/VCI)을 가진 셀에 대해서 고속으로 전송하게 되며, 레이블 에지 라우터(LER)에서는 ATM의 스위칭 플랫폼을 사용하여 패킷의 분리 및 재결합(SAR : Segmentation And Reassembly)을 통하여 셀을 전달 및 수신한다. 특히, 레이블 에지 라우터(LER)에서는 IP 패킷 헤더에 대한 룩업(lookup) 기능과 분리 및 재결합(SAR) 기능과의 연동이 성능의 중요한 요인이 된다.따라서, 현재의 기술분야에서는 622Mbps의 성능을 제공하는 분리 및 재결합(SAR) 기능의 패킷 메모리 제어 소자를 이용하여 종래의 송/수신 패킷메모리 제어와 IP 헤더의 읽기/쓰기(read/write)를 통합함으로써, 하나의 소자에서 제어하도록 하여 고속처리할 수 있도록 하기 위한 방안이 필수적으로 요구된다.
본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 멀티프로토콜 레이블 스위칭망의 에지 라우터에 적용되어, 분리 및 재결합(SAR) 송신 및 수신블록 정합기능, 패킷메모리의 정합기능 및 IP 룩업 처리블록 정합기능을 제공하며, 이들 정합기능 사이의 패킷 메모리 중재 기능을 중앙처리장치(CPU)에서 정한 우선 순위에 따라 제어하여, IP 패킷 헤더에 대한 메모리 엑세스 기능과 송/수신 패킷메모리 처리 기능을 병행하도록 함으로써, 622Mbps의 고속처리를 가능하도록 하고, 하나의 소자를 사용하여 구현함으로써, 제조 단가를 줄일 수 있는 멀티프로토콜 레이블 스위칭(MPLS)망의 에지 라우터에서의 분리/재결합(SAR) 패킷 메모리 제어장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 분리/재결합 패킷 메모리 제어장치의 일실시예 구성도.
도 2 는 본 발명에 따른 패킷 메모리 엑세스 중재 타이밍도.
*도면의 주요부분에 대한 부호의 설명
1 : CPU 정합부 2 : 패킷메모리 정합부
3 : IP 룩업처리블록 정합부 4 : 송/수신 메모리 중재부
5 : 분리/재결합(SAR) 제어메모리 처리블록 정합부
6 : 분리/재결합(SAR) 수신블록 정합부
7 : 분리/재결합(SAR) 송신블록 정합부
상기 목적을 달성하기 위한 본 발명은, 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의 분리/재결합(SAR) 패킷 메모리 제어장치에 있어서, 외부의 중앙처리장치(CPU)에서 패킷 메모리 및 제어장치의 상태/제어 기능을 모니터링하고, 상기 중앙처리장치와의 인터페이스 기능을 제공하는 중앙처리장치 정합수단; 상기 패킷 메모리에 패킷 데이터 및 IP 헤더를 기록하거나 읽어내는 패킷메모리 정합수단; 상기 패킷 메모리 정합수단에 의해 읽혀진 IP 헤더를 IP룩업처리블록으로 전달하고, 상기 IP룩업처리블록에 의해 갱신된 IP 헤더를 상기 패킷 메모리 정합수단으로 전달하는 IP 룩업처리블록 정합수단; 분리/재결합 제어메모리 처리블록과의 정합 기능을 제공하는 분리/재결합 제어메모리처리블록 정합수단; 패킷 수신블록과의 정합기능을 제공하는 패킷 수신블록 정합수단; 패킷 송신블록과의 정합기능을 제공하는 패킷 송신블록 정합수단; 및 상기 각 정합수단을 통해 외부의 상기 패킷 수신블록, 상기 패킷 송신블록, 상기 IP룩업처리블록에서 상기 패킷 메모리를 엑세스하고자 할 때, 우선 순위에 따라 상기 패킷 메모리에 대한 엑세스를 중재하여, 상기 MPLS망의 에지 라우터에서 IP 패킷 헤더에 대한 메모리 엑세스 기능과 상기 패킷 메모리 처리 기능을 병행하여 고속처리하는 송/수신 메모리 중재수단을 포함하는 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 분리 및 재결합(SAR) 패킷메모리 제어장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명은 크게 중앙처리장치(CPU)에서 패킷메모리 및 본 발명인 제어장치의 상태/제어 기능을 모니터 및 관리할 수 있도록 하는 중앙처리장치(CPU) 정합부(1)와, 패킷메모리(11)에 송/수신 패킷 데이터 및 IP 헤더를 읽고 쓰는 패킷메모리 정합부(2)와, 패킷메모리(11)에서 수신한 IP 헤더를 IP룩업처리블록(12)에 전달해 주고, 갱신된 IP 헤더를 수신하여 송/수신 메모리 중재부(4)를 통하여 패킷메모리 정합부(2)에 전달해 주는 IP 룩업처리블록 정합부(3)와, 분리 및 재결합(SAR)제어메모리 처리블록과의 정합기능을 수행하는 SAR제어메모리처리블록 정합부(5), SAR 수신블록(13)으로부터 수신 패킷을 전달하는 SAR 수신블록 정합부(6)와, 송신패킷을 SAR 송신블록에 전달해 주는 SAR송신블록 정합부(7), 및 이들 각각의 정합부에서 패킷메모리(11)로의 엑세스를 중재하는 송/수신 메모리 중재부(4)를 구비한다.
여기서, CPU 정합부(1)는 CPU와의 인터페이스 기능을 제공하는 CPU 인터페이스 중재부와, CPU로부터 입력된 명령을 디코딩하는 명령 디코더와, 상태 및 제어 데이터를 저장하는 상태/제어 레지스터와, 송신될 데이터를 저장하는 송신 메모리와, 수신된 데이터를 저장하는 수신 메모리와, 송/수신 메모리 중재부(4)와의 인터페이스 기능을 제공하는 메모리 중재부 인터페이스를 포함한다.
본 발명에 따른 제어장치는 IP 패킷 및 운용유지보수(OAM) 셀을 처리한다.
먼저, IP 패킷을 처리하는 과정을 살펴본다.
SAR수신블럭(13)은 하나의 패킷이 수신되면, SAR 수신블록 정합부(6)를 통해 송/수신 메모리 중재부(4)에 버스의 사용요구신호를 송신한다. 그리고, 송/수신 메모리 중재부(4)로부터 버스의 사용허락신호를 수신하면, 버스가 사용중임을 송/수신 메모리 중재부(4)에 알리고, SAR수신블록 정합부(6)와 패킷 메모리 정합부(2)를 통해 수신된 패킷을 패킷 메모리(11)에 저장한다.
이렇게, 하나의 패킷이 패킷메모리(11)에 저장되면 SAR제어메모리 처리블록(15)은 수신 패킷에 대한 길이 및 위치 정보를 가진 수신패킷정보를 SAR제어메모리 처리블록 정합부(5)를 통해 송/수신 메모리 중재부(4)로 전달하면, 송/수신 메모리 중재부(4)는 버스의 사용권을 부여하고, 패킷메모리 정합부(2)에 수신패킷정보를 전달한다. 패킷메모리 정합부(2)는 수신패킷정보에 따라 패킷메모리로부터 대응되는 IP 헤더를 읽어, IP룩업처리블록 정합부(3)를 통해 IP룩업처리블록(12)으로 읽은 IP 헤더와 SAR제어메모리 처리블록(15)으로부터 전달된 수신패킷정보를 전달한다.
그리고, IP룩업처리블록(12)에 의해 IP헤더의 처리가 완료되면, 송/수신 메모리 중재부(4)를 통해 패킷메모리에 대한 엑세스 권한을 획득한 다음에, IP룩업처리블록 정합부(3)와 패킷메모리 정합부(2)를 통해 패킷메모리에 갱신된 IP 헤더를 기록하여 수신 패킷에 해당하는 송신 패킷을 생성한다. 이와 동시에 SAR 송신블록(14)에서 송신패킷을 읽어 갈 수 있도록 송신패킷에 대한 길이 및 위치 정보를 가진 송신패킷정보를 SAR제어메모리 처리블록(15)으로 전달한다.
그리고, SAR송신블록(14)에서는 SAR송신블록 정합부(7)를 통해 송/수신 메모리 중재부(4)로 패킷메모리에 대한 엑세스 권한을 요구하여, 엑세스 권한을 획득한 다음에, 전달된 송신패킷정보를 근거로 SAR 송신블록 정합부(7)와 패킷메모리 정합부(2)를 통해 패킷메모리(11)에 저장된 송신 패킷을 읽어 전송한다.
다음은 SAR 수신블록(13)으로부터 수신 운용유지보수(OAM) 셀을 처리하는 과정을 살펴본다.
SAR 수신블록(13)은 전술한 바와 같이 송/수신 메모리 중재부(4)로부터 패킷메모리에 대한 엑세스 권한을 획득한 다음에, 수신된 OAM 셀을 SAR 수신블록 정합부(6)와 패킷메모리 정합부(2)를 통해 패킷 메모리(11)에 저장한다. 그리고, SAR 제어메모리 처리블록(15)은 수신 OAM셀에 대한 위치 정보를 가진 수신 OAM 셀 정보를 SAR제어메모리 처리블록 정합부(5)를 통해 송/수신 메모리 중재부(4)로 전달하고, 송/수신 메모리 중재부(4)는 패킷 메모리에 대한 엑세스 권한을 부여하고, 패킷메모리 정합부(2)에 수신 OAM 셀 정보를 전달한다. 그러면, 패킷 메모리 정합부(2)는 패킷메모리(11)에서 해당되는 수신 OAM 셀을 읽어, CPU정합부(1)의 수신메모리에 저장하고, 이를 CPU에게 통보한다. 이에 의해 중앙처리장치(CPU)에서는 CPU 정합부(1)의 수신메모리에 저장된 OAM 셀을 읽어 간다.
다음, 송신할 OAM 셀을 처리하는 과정을 살펴보면, 다음과 같다.
중앙처리장치(CPU)가 송신할 OAM 셀을 CPU정합부(1)의 송신메모리에 저장한 다음, 이를 통보하면, 송/수신 메모리 중재부(4)는 송신할 OAM 셀을 읽어, 패킷메모리 정합부(2)에 전달하여, 패킷메모리(11)에 저장되도록 한다. 그리고, 송신할 OAM 셀 정보를 SAR제어메모리처리블록(15)으로 전달한다. 그러면, SAR 송신블록(14)에서는 송/수신 메모리 중재부(4)를 통해 패킷 메모리에 대한 엑세스 권한을 획득한 다음에, 패킷 메모리(11)로부터 송신할 OAM 셀을 읽어 전송한다.
본 발명에 있어서, CPU정합부(1), SAR수신블록 정합부(6), SAR송신블록 정합부(7), SAR제어메모리처리블록 정합부(5), IP 룩업처리블록 정합부(3)에서 각각 외부 패킷 메모리(11)를 엑세스하기 위하여 버스 사용요구신호를 보내면, 송/수신 메모리 중재부(4)에서는 해당 정합부에 내부에서 정한 우선 순위에 따라 버스 사용 허락신호를 보내준다. 그리고, 버스 사용을 요구한 각각의 블록에서는 버스 사용 허락신호를 수신하면, 버스 사용 중 신호를 송/수신 메모리 중재부(4)로 보내고, 버스를 사용한다.
이러한 동작에 대한 타이밍도가 도2에 도시되어 있다.
도2에서 도시된 바와 같이, 버스 사용요구신호가 발생되면, 송/수신 메모리 중재부에 의해 우선 순위에 따라 버스 사용허락신호가 발생되고, 그러면 버스 사용허락신호를 수신한 블록에서는 버스 사용 중 신호를 발생한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, SAR 송수신 블록 정합기능, 패킷메모리의 정합기능 및 IP 룩업 처리블록 정합기능을 제공하며, 이들 정합기능 사이의 메모리 중재 기능을 제공하여, MPLS 에지 라우터에서 성능의 중요한 요인이 되는 IP 패킷 헤더에 대한 메모리 액세스 기능과 송/수신 패킷메모리 처리 기능을 병행함으로써, 622Mbps의 고속처리를 가능하도록 하고 하나의 소자를 사용하여 구현함으로써 제조 단가를 줄일 수 있는 효과가 있다.

Claims (3)

  1. 멀티프로토콜 레이블 스위칭(MPLS) 망의 에지 라우터에서의 분리/재결합(SAR) 패킷 메모리 제어장치에 있어서,
    외부의 중앙처리장치(CPU)에서 패킷 메모리 및 제어장치의 상태/제어 기능을 모니터링하고, 상기 중앙처리장치와의 인터페이스 기능을 제공하는 중앙처리장치 정합수단;
    상기 패킷 메모리에 패킷 데이터 및 IP 헤더를 기록하거나 읽어내는 패킷메모리 정합수단;
    상기 패킷 메모리 정합수단에 의해 읽혀진 IP 헤더를 IP룩업처리블록으로 전달하고, 상기 IP룩업처리블록에 의해 갱신된 IP 헤더를 상기 패킷 메모리 정합수단으로 전달하는 IP 룩업처리블록 정합수단;
    분리/재결합 제어메모리 처리블록과의 정합 기능을 제공하는 분리/재결합 제어메모리처리블록 정합수단;
    패킷 수신블록과의 정합기능을 제공하는 패킷 수신블록 정합수단;
    패킷 송신블록과의 정합기능을 제공하는 패킷 송신블록 정합수단; 및
    상기 각 정합수단을 통해 외부의 상기 패킷 수신블록, 상기 패킷 송신블록, 상기 IP룩업처리블록에서 상기 패킷 메모리를 엑세스하고자 할 때, 우선 순위에 따라 상기 패킷 메모리에 대한 엑세스를 중재하여, 상기 MPLS망의 에지 라우터에서 IP 패킷 헤더에 대한 메모리 엑세스 기능과 상기 패킷 메모리 처리 기능을 병행하여 고속처리하는 송/수신 메모리 중재수단
    을 포함하는 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의 분리/재결합 패킷 메모리 제어장치.
  2. 제 1 항에 있어서,
    상기 중앙처리장치 정합수단은,
    상기 중앙처리장치와의 인터페이스 기능을 제공하는 중앙처리장치 인터페이스 중재수단;
    상기 중앙처리장치 인터페이스 중재수단을 통해 입력된 명령 데이터를 디코딩하는 디코딩수단;
    상태 및 제어 데이터를 저장하는 상태/제어 레지스터;
    송신될 데이터를 저장하는 송신 메모리;
    수신된 데이터를 저장하는 수신 메모리; 및
    상기 송/수신 메모리 중재수단과의 인터페이스 기능을 제공하는 메모리 중재부 인터페이스수단
    을 포함하는 것을 특징으로 하는 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의 분리/재결합 패킷 메모리 제어장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 송/수신 메모리 중재수단은,
    미리 결정되어 상기 중앙처리장치에 의해 전달된 우선 순위에 따라, 상기 패킷 메모리에 대한 엑세스를 중재하는 것을 특징으로 하는 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의 분리/재결합 패킷 메모리 제어장치.
KR1019990061167A 1999-12-23 1999-12-23 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치 KR100340039B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061167A KR100340039B1 (ko) 1999-12-23 1999-12-23 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061167A KR100340039B1 (ko) 1999-12-23 1999-12-23 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치

Publications (2)

Publication Number Publication Date
KR20010057766A KR20010057766A (ko) 2001-07-05
KR100340039B1 true KR100340039B1 (ko) 2002-06-12

Family

ID=19628818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061167A KR100340039B1 (ko) 1999-12-23 1999-12-23 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치

Country Status (1)

Country Link
KR (1) KR100340039B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481623B1 (ko) * 2002-10-15 2005-04-11 전자부품연구원 이기종 프로토콜간 큐.오.에스를 보장하는 홈 게이트웨이스위치 구조
KR101673119B1 (ko) 2016-07-29 2016-11-04 주식회사 세연 파티션 패널의 제조방법 및 이를 이용한 파티션

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566996B1 (ko) * 2004-11-12 2006-04-04 엘지전자 주식회사 엠피엘에스 네트워크에서 엘이알의 패킷 데이터 쉐이핑장치 및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970019236A (ko) * 1995-09-20 1997-04-30 유기범 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법(apparatus for receiving/sending ipc message in the switching system using atm and method)
KR970056385A (ko) * 1995-12-21 1997-07-31 양승택 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
JPH1093589A (ja) * 1996-08-14 1998-04-10 Fujitsu Ltd データパケットを受け取りパケット交換回路に配信するデータユニット及びそのデータユニットを含む交換機
KR19980061779A (ko) * 1996-12-31 1998-10-07 유기범 병렬버스구조를 갖는 패킷 핸들러
KR19980069059A (ko) * 1997-02-26 1998-10-26 유기범 교환기에서의 정합용 통합 패킷 핸들러 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970019236A (ko) * 1995-09-20 1997-04-30 유기범 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법(apparatus for receiving/sending ipc message in the switching system using atm and method)
KR970056385A (ko) * 1995-12-21 1997-07-31 양승택 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
JPH1093589A (ja) * 1996-08-14 1998-04-10 Fujitsu Ltd データパケットを受け取りパケット交換回路に配信するデータユニット及びそのデータユニットを含む交換機
KR19980061779A (ko) * 1996-12-31 1998-10-07 유기범 병렬버스구조를 갖는 패킷 핸들러
KR100221303B1 (ko) * 1996-12-31 1999-09-15 유기범 병렬버스구조를 갖는 패킷 핸들러
KR19980069059A (ko) * 1997-02-26 1998-10-26 유기범 교환기에서의 정합용 통합 패킷 핸들러 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481623B1 (ko) * 2002-10-15 2005-04-11 전자부품연구원 이기종 프로토콜간 큐.오.에스를 보장하는 홈 게이트웨이스위치 구조
KR101673119B1 (ko) 2016-07-29 2016-11-04 주식회사 세연 파티션 패널의 제조방법 및 이를 이용한 파티션

Also Published As

Publication number Publication date
KR20010057766A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
US6147999A (en) ATM switch capable of routing IP packet
EP1131923B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
US5675576A (en) Concestion control system and method for packet switched networks providing max-min fairness
US6122279A (en) Asynchronous transfer mode switch
US6185213B1 (en) Packet transfer control method and node device using plurality of dedicated cut-through paths
EP0724374B1 (en) ATM network control apparatus
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
JP2962276B2 (ja) Ａｔｍコネクションレス通信網におけるセッション管理方式及びコネクション管理方式
US6967927B1 (en) Method of transmitting data flows over an ATM network and device for implementing the method
US20030152182A1 (en) Optical exchange method, apparatus and system for facilitating data transport between WAN, SAN and LAN and for enabling enterprise computing into networks
KR100340039B1 (ko) 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치
US7447207B2 (en) Method of and apparatus for transporting SCSI data over a network
Cisco Configuring Tag Switching
KR100384996B1 (ko) 비동기 전송모드 셀 스위칭 기능을 이용한 패킷 교환기 구조 및 그 처리방법
US6603768B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
KR100415585B1 (ko) 고속 라우터 시스템의 비동기 전달모드 접속장치
JP3715541B2 (ja) Ａｔｍ接続装置
KR950012325B1 (ko) Atm셀 연결 경로 제어장치
KR100317990B1 (ko) 랜 에뮬레이션 클라이언트 다중 엔터티 처리장치 및 방법
KR20030078294A (ko) 멀티 프로토콜 레이블 스위치 내 레이블 스위치의 인터넷패킷 계수 장치
KR100372524B1 (ko) 에이티엠 교환 시스템의 트래픽 폭주 제어 방법
KR100440579B1 (ko) 비동기전송모드 기반 멀티프로토콜레이블스위칭 시스템의가상채널 머징 제어기에서의 패킷처리방법
KR100606341B1 (ko) 에이티엠 교환 시스템의 가입자 장치에서의 포트번호설정방법
Lindgren Host Interfacing and Connection Management in the DTM Gigabit Network
KR20010063836A (ko) 인터넷프로토콜 패킷의 분리/재결합 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee