KR970056385A - 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법 - Google Patents

에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법 Download PDF

Info

Publication number
KR970056385A
KR970056385A KR1019950053203A KR19950053203A KR970056385A KR 970056385 A KR970056385 A KR 970056385A KR 1019950053203 A KR1019950053203 A KR 1019950053203A KR 19950053203 A KR19950053203 A KR 19950053203A KR 970056385 A KR970056385 A KR 970056385A
Authority
KR
South Korea
Prior art keywords
memory
packet
data
signal
transmission
Prior art date
Application number
KR1019950053203A
Other languages
English (en)
Other versions
KR0153924B1 (ko
Inventor
강선
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950053203A priority Critical patent/KR0153924B1/ko
Publication of KR970056385A publication Critical patent/KR970056385A/ko
Application granted granted Critical
Publication of KR0153924B1 publication Critical patent/KR0153924B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/166—IP fragmentation; TCP segmentation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5

Abstract

본 발명은 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법에 관한 것으로서, 패킷 메모리(1)의 시작 어드레스 및 현재 어드레스, 패킷 데이타의 길이 등에 관한 테이블을 저장하여 출력하는 송/수신 제어 테이블 수단(12); CPU(2)와 정합하는 CPU 인터페이스 수단(13); 상기 CPU 인터페이스 수단(13)을 통해 제어 신호를 입출력하고, 패킷 데이타 송수신을 위한 제어 신호에 의해 패킷 메모리(1)와 패킷 데이타를 송수신하는 메모리 인터페이스 수단(11); 상기 메모리 인터페이스 수단(11)으로부터 송신 데이타 있음 신호를 수신하여 패킷 데이타를 수신하고, 셀 헤더를 부가하여 송신한 후, 송신이 완료되면 송신 읽기 완료 신호를 상기 메모리 인터페이스 수단(11)에 출력하는 송신 패킷 분리 수단(20); 및 외부로부터 패킷 데이타를 수신하여 셀 헤더를 분리한 후 어드레스를 출력하여 패킷 데이타를 상기 메모리 인터 페이스 수단(11)에 출력하는 수신 패킷 재결합 수단(30)을 구비하여 동시에 가능한 커넥션 수가 고정되어 있을 경우 외부의 제어 메모리 없이 간단하게 구현될 수 있으며, 패킷 메모리의 크기를 원하는 대로 최대 65536 바이트까지 사용자가 정의하여 사용함으로써 데이타의 길이에 제한이 없고, 구현 방법이 간단하여 AAL Type 5를 사용하는 가변 비트의 다양한 서비스 수용 시 데이타 처리 능력을 향상시킴과 동시에 칩의 게이트 수를 줄이고 구현 시간 단축할 수 있는 효과가 있다.

Description

에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 패킷 데이타 분리/재결합 장치의 개략적인 구성도.
제2도는 본 발명의 일실시예에 따른 패킷 데이타 분리/재결합을 위한 전체 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어부 20 : 송신 패킷 분리부
30 : 수신 패킷 재결합부

Claims (4)

  1. 각 커넥션 별로 필요한 패킷 메모리(1)의 시작 어드레스 및 현재 어드레스, 패킷 데이타의 길이 등에 관한 테이블을 저정하여 출력하는 송/수신 제어 테이블 수단(12); CPU(2)로부터 제어 신호와 데이타를 수신하여 이를 해석하여 출력하고, 상기 CPU(2)에 송신할 제어 신호를 입력받아 송신하는 CPU 인터페이스 수단(13); 상기 CPU 인터페이스 수단(13)을 통해 제어 신호를 입출력하고, 상기 송/수신 제어 테이블 수단(12)의 데이타를 액세스하여 패킷 데이타 송수신을 위한 제어 신호에 의해 패킷 메모리(1)와 패킷 데이타를 송수신하는 메모리 인터페이스 수단(11); 상기 메모리 인터페이스 수단(11)으로부터 송신 데이타 있음 신호를 수신하여 데이타를 읽기 위한 메모리 버스를 인가받아 상기 메모리 인터페이스 수단(11)에 어드레스를 출력하여 패킷 데이타를 수신하고, 셀 헤더를 부가하여 송신한 후, 송신이 완료되면 송신 읽기 완료 신호를 상기 메모리 인터페이스 수단(11)에 출력하는 송신 패킷 분리 수단(20); 및 외부로 부터 패킷 데이타를 수신하여 수신 데이타가 있음 신호를 상기 메모리 인터페이스 수단(11)에 출력하고, 메모리 버스 사용 허가를 알리는 수신 쓰기 인가 신호를 상기 메모리 인터페이스 수단(11)으로부터 수신하여 셀 헤더를 분리한 후 어드레스를 출력하여 패킷 데이타를 상기 메모리 인터 페이스 수단(11)에 출력하는 수신 패킷 재결합 수단(30)을 구비한 것을 특징으로 하는 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치.
  2. 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치에 적용되는 패킷 데이타 분리/재결합 방법에 있어서, 메모리 버스 요구 신호와 메모리 버스 사용중 신호를 초기화 하고, 수신 데이타가 있으면 수신 데이타를 패킷 메모리(1)에 쓸 수 있도록 메모리 버스를 인가받은 후, 메모리 사용 중 신호를 어서트하여 메모리 사용 중 임을 알리고, 송/수신 제어 테이블(12)에서 해당되는 커넥션에 대한 현재 어드레스를 읽어와 47바이트의 데이타를 패킷 메모리(1)에 쓰고, 47증가된 어드레스를 테이블의 현재 어드레스로 갱신한 후, 수신 절차가 완료되면 수신 데이타가 패킷 데이타의 마지막 데이타이고, 수신 패킷 데이타에 오류가 없으면 수신 데이타가 유효함을 송/수신 제어 테이블(12)에 써서 알려주는 제 1 단계(100 내지 210); 및 송신할 데이타가 있으면, 송신 읽기 요구 신호와 송신 읽기 중 신호를 통해 메모리 버스를 인가받아, 메모리 사용중 신호를 어서트하여 메모리 사용 중임을 알리고, 송/수신 제어 테이블(12)에서 해당되는 커넥션에 대한 시작 어드레스와 패킷의 길이를 읽어 이를 이용해 패킷 메모리(1)로 부터 데이타를 읽어 48바이트의 셀 페이로드 형태로 분리한 후, 송/수신 제어 테이블(12)로부터 패킷에 대한 커넥션 정보를 읽어 와 5바이트의 셀 헤더를 만든 후, 분리된 셀 페이로드에 셀 헤더를 덧붙여 53 바이트의 ATM셀 헤더를 생성하고, 읽기 수행이 완료되면 송신 절차가 완료 되었음을 알리는 제 2 단계(220 내지 280)를 포함하는 것을 특징으로 하는 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 방법.
  3. 제2항에 있어서, 상기 제1단계(100내지 210)는, 휴지 상태에서 메모리 버스 요구 신호와 메모리 버스 사용 중 신호를 니게이트 하여 초기화하고, 수신 패킷 재결합 수단(30)에서 패킷 메모리(12)에 재결합시킬 데이타가 있는가를 확인하는 제 3 단계(100, 110); 상기 제3 단계(110, 110)에서 데이타가 있으면 수신 쓰기 요구 신호와 수신 쓰기 중 신호를 각각 메모리 버스 요구 신호와 메모리 버스 사용중 신호로 매핑하여 수신 데이타를 패킷 메모리(1)에 쓸 수 있도록 메모리 사용을 요구한 후, 메모리 사용 인가 신호를 수신 대기하는 제 4 단계(120 내지 140); 상기 제 4 단계(120 내지 140)에서 CPU(2)로부터 메모리 버스인가 신호를 수신하면(140), 메모리 사용중 신호를 어서트 하여 메모리 사용 중임을 알리고, 송/수신 제어 테이블(12)에서 해당되는 커넥션에 대한 현재 어드레스를 읽어 와 47바이트의 데이타를 패킷 메모리(1)에 쓰고, 47증가된 어드레스를 테이블의 현재 어드레스로 갱신한 후, 수신 절차의 한 사이클이 완료 되었음을 메모리 사용중 및 메모리 요구 신호를 니게이트하여 알리고 수신 데이타가 패킷 데이타의 마지막 데이타 인가를 판단하는 제 5 단계(150 내지 180); 및 상기 제 5 단계(150 내지 180)에서 패킷 데이타의 마지막이면 패킷의 오류 여부를 확인하여 수신 패킷 데이타에 오류가 없으면 수신 데이타가 유효함을 송/수신 제어 테이블(12)에 써서 알리고, 오류가 발생한 경우는 수신 데이타의 오류 발생을 알리고, 수신 패킷 데이타를 폐기하거나 오류가 있는 패킷으로 꼬리표를 달아 전송하는 제 6 단계(190 내지 210)를 포함하는 것을 특징으로 하는 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 방법.
  4. 제2항에 있어서, 상기 제 2 단계(220 내지 280)는, 패킷 메모리(1)로부터 송신 패킷 분리 수단(20)에 전달할 데이타가 있으면, 송신 읽기 요구 신호와 송신 읽기 중 신호를 각각 메모리 버스 요구 신호와 메모리 버스 사용중 신호로 매핑하여 송신 패키시 데이타를 읽을 수 있도록 메모리 사용을 요구한 후, 메모리 버스 인가 신호를 수신 대기하는 제 7 단계(220 내지 250); 및 상기 제 7 단계(220 내지 250)에서 CPU(2)로 부터 메모리 사용의 허가를 나타내는 메모리 버스 인가 신호를 수신하면, 메모리 사용 중 신호를 어서트 하여 메모리 사용 중임을 알리고, 송/수신 제어 테이블(12)에서 해당되는 커넥션에 대한 시작 어드레스와 패킷의 길이를 읽어온 후. 이를 이용하여 패킷 메모리(1)로부터 데이타를 읽어 48바이트의 셀 페이로드 형태로 분리하고, 이 때 송/수신 제어 테이블(12)로 부터 패킷에 대한 커넥션 정보도 함께 읽어 와 5바이트의 셀 헤더를 만든 후. 분리된 셀 페이로드에 셀 헤더를 덧붙여 53 바이트의 ATM셀 헤더를 생성하여 출력하고, 읽기 수행이 완료되면 송신 절차가 완료 되었음을 메모리 사용 중 및 메모리 요구 신호를 니게이트하여 알리는 제 8 단계(260 내지 280)를 포함하는 것을 특징으로 하는 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053203A 1995-12-21 1995-12-21 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법 KR0153924B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053203A KR0153924B1 (ko) 1995-12-21 1995-12-21 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053203A KR0153924B1 (ko) 1995-12-21 1995-12-21 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970056385A true KR970056385A (ko) 1997-07-31
KR0153924B1 KR0153924B1 (ko) 1998-11-16

Family

ID=19442216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053203A KR0153924B1 (ko) 1995-12-21 1995-12-21 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0153924B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034483A (ko) * 1998-11-30 2000-06-26 전주범 내장형 케이블모뎀의 데이터 패킷 전달방법
KR100340039B1 (ko) * 1999-12-23 2002-06-12 오길록 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치
KR100800958B1 (ko) * 2001-10-04 2008-02-04 주식회사 케이티 토큰 버켓을 이용한 트래픽 플로우 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034483A (ko) * 1998-11-30 2000-06-26 전주범 내장형 케이블모뎀의 데이터 패킷 전달방법
KR100340039B1 (ko) * 1999-12-23 2002-06-12 오길록 멀티프로토콜 레이블 스위칭 망의 에지 라우터에서의분리/재결합 패킷 메모리 제어장치
KR100800958B1 (ko) * 2001-10-04 2008-02-04 주식회사 케이티 토큰 버켓을 이용한 트래픽 플로우 제어 방법

Also Published As

Publication number Publication date
KR0153924B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US7570646B2 (en) Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode
KR950022494A (ko) 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US6711167B1 (en) ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor
KR970056273A (ko) 데이타 교환 시스템에 있어서, 분산 경로 제어를 이용한 데이타 송수신 방법
US7529260B2 (en) Packet transmission apparatus, packet transmission system and packet transmission method
US6788700B1 (en) Interfacing between a network interface and a bus
KR970056385A (ko) 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
US5748917A (en) Line data architecture and bus interface circuits and methods for dual-edge clocking of data to bus-linked limited capacity devices
CN112187669B (zh) 一种数据交互方法、装置、设备及可读存储介质
US6694386B1 (en) Data transfer apparatus that performs retransmission control and transfers data in real time
KR100261887B1 (ko) Pci 버스를 이용한 데이터 인터페이스 방법
KR0164104B1 (ko) 멀티미디어 클라이언트용 에이티엠 셀 처리 장치
US6870853B1 (en) Device and method for converting data sequences between FR format and ATM format
KR100855155B1 (ko) 이동통신 시스템의 ａｔｍ 프로토콜 변환 장치
CA2257012C (en) Frame-relay frame transmission circuit
KR970019236A (ko) 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법(apparatus for receiving/sending ipc message in the switching system using atm and method)
KR100248548B1 (ko) 큐빗 칩과 알리25씨 칩을 이용한 비동기 전송 모드 데이터 셀의생성 및 캡쳐 회로
KR100258704B1 (ko) Idt77201 칩을 이용하여 사용자 셀을 atm 셀로 분할하는방법
KR100216774B1 (ko) Atm 시스템 테스트 장치
KR100197431B1 (ko) 에이티엠 가상 채널 교환기의 다중 프로토콜 구현방법
KR100235295B1 (ko) 호스트 접속장치의 피씨아이(pci) 버스 제어장치 및 제어방법
JP2803648B2 (ja) Ａｔｍデータ伝送装置間における再送処理方式
KR950022491A (ko) 디지틀 이동통신 제어국의 패킷 데이타 교환 처리 방법
KR100333672B1 (ko) 비동기 전달 모드 근거리 통신망 시스템의 계층적 셀 헤더 처리 장치
KR970056373A (ko) Atm-mss의 셀 조립 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040630

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee