KR100216774B1 - Atm 시스템 테스트 장치 - Google Patents

Abstract

본 발명은 BISDN(Broadband Integrated Services Digital Network)에서 사용되는 ATM(Asynchronous Transfer Mode) 전송 시스템을 테스트하기 위한 장치에 관한 것으로, 특히 일반 PC의 확장슬롯에 장착하여 용이하게 ATM 시스템의 정상 여부를 테스트하도록 하는 ATM 시스템 테스트 장치에 관한 것이다.

일반적으로 ATM 시스템이 올바로 동작하는지를 검사하거나 새로운 전송 시스템을 개발하여 이 시스템의 정상 동작 여부를 검사하기 위해서는 ATM 시스템 테스트 장치를 사용해야 한다. 그러나 기존의 ATM 시스템 테스트 장치는 매우 고가이어서 많은 비용이 소요되고, 그 장치를 사용하려면 고도의 숙련된 기술이 요구되어 테스트 작업을 효율적으로 수행할 수 없게 되는 문제점이 있다.

본 발명은 ATM 시스템이 정상적으로 동작 하는지의 여부를 간단하게 판단할 수 있는 장치로서 일반적인 PC의 확장슬롯에 간단하게 장착해서 ATM 시스템을 테스트 할 수 있으므로, 고가의 ATM 시스템 테스트 장비를 사용하지 않아도 되고 고도의 전문적인 기술과 복잡한 작동방법을 필요로 하지 않아 용이하게 효율적으로 ATM 시스템 테스트를 할 수 있게 된다.

Description

ATM 시스템 테스트 장치

제1도는 본 발명에 따른 ATM 시스템 테스트 장치의 전체 구성도.

제2도는 제1도에 도시된 ATM 시스템 테스트 장치에서 ATM 시스템을 테스트하기 위해 발생시키는 ATM 셀 포맷이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 제어부 20 : 송신 FIFO

30 : 수신 FIFO 40 : 송신셀 처리부

50 : 수신셀 처리부 60 : 물리계층 처리부

70 : 송신 광모듈 80 : 수신 광모듈

90 : 셀헤더 91 : 유료부하 공간(Payload)

92 : PEC 93 : 셀 시작 비트

94 : 셀 종료 비트 95 : 셀 에러 비트

본 발명은 BISDN(Broadband Integrated Services Digital Network)에서 사용되는 ATM(Asynchronous Transfer Mode, 이하 ATM) 시스템을 테스트하기위한 장치에 관한 것으로, 특히 일반 PC(Personal Computer, 이하 PC)의 확장슬롯에 장착하여 용이하게 ATM 시스템의 정상 여부를 테스트하도록 하는 ATM 시스템 테스트 장치에 관한 것이다.

일반적으로 ATM 시스템이 올바로 동작하는지를 검사하거나 새로운 ATM 시스템을 개발하여 이 시스템의 정상 동작 여부를 검사하기 위해서는 ATM 시스템 테스트 장치를 사용해야 한다. 그러나 기존의 ATM 시스템 테스트 장치는 매우 고가이어서 많은 비용이 소요되고, 그 장치를 사용하려면 고도의 숙련된 기술이 요구되어 테스트 작업을 효율적으로 수행할 수 없게 되는 문제점이 있다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 고안된 것으로, 일반적으로 쉽게 접할 수 있는 PC의 확장슬롯에 연결하여 용이하게 효율적으로 ATM 시스템의 동작으로 테스트 할 수 있는 장치를 제공하는데에 목적이 있다.

상기와 같은 목적을 달성하기 위해, PC에서 발생시킨 ATM 셀을 입력되는 순서대로 저장했다가 출력하는 송신 FIFO와; ATM 시스템에서 입력되는 ATM 셀을 수신하여 출력하는 수신 FIFO와; 상기 송신 FIFO로부터 전송 받은 ATM 셀에 에러체크를 위한 CRC(Cyclic Redundancy Check, 이하 CRC)비트를 PEC에 삽입하여 출력하는 송신셀 처리부와; 입력받은 ATM 셀의 CRC 비트에 의거하여 에러 체크 처리하여 에러발생 여부를 ATM 셀의 에러비트 표시해서, 상기 수신 FIFO로 전송하는 수신셀 처리부와; 전송 받은 매핑된 셀을 ATM 시스템으로 송신하는 송신 광모듈과; 상기 ATM 시스템으로부터 인가되는 셀을 수신하여 전송하는 수신 광모듈과; 상기 송신셀 처리부로부터 전송받은 ATM 셀을 물리계층에 적합한 형태로 매핑하여 상기 송신 광모듈측에 출력하고, 상기 수신 광모듈로부터 전송 받은 매핑된 셀에서 ATM 셀을 추출하여 상기 수신셀 처리부에 전송하는 물리계층 처리부와; PC로부터 인가되는 ATM 셀을 상기 FIFO측에 출력하고, 상기 수신 FIFO로 부터 인가되는 ATM 셀을 상기 PC측에 출력하고, 상기 물리계층 처리부의 동작을 제어하는 제어부로 구성됨을 특징으로 한다.

이하 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

본 발명의 따른 ATM 시스템 테스트 장치는 제1도에 도시된 바와 같이 제어부(10), 송신 FIFO(20), 수신 FIFO(30), 송신셀 처리부(40), 수신셀 처리부(50), 물리계층 처리부(60), 송신 광모듈(70), 수신 광모듈(80)을 포함하여 구성된다.

제2도는 ATM 시스템을 테스트하기 위해 PC에서 생성하는 ATM 셀의 구조를 도시한 것으로, 해당 ATM 셀은 제어셀과 데이터 셀로 이루어지는데, 데이터 셀은 5바이트의 헤더(90), 47 바이트의 유료부하 공간(91) 및 1 바이트의 PEC(Payload Error Control, 이하 PEC)으로 구성되고, 제어셀은 셀의 시작비트와 종료비트 및 에러비트로 구성된다.

제1도의 구성에 있어서, 송신 FIFO(20)는 제어부(10)측으로부터 전송 받은 ATM 시스템을 순서대로 받아 차례대로 송신셀 처리부(40)으로 출력하고, 수신 FIFO(30)는 수신셀 처리부(50)측으로부터 전송받은 ATM 시스템을 순서대로 받아 차례대로 제어부(10)에서 PC측으로 출력한다. 송신셀 처리부(40)는 송신 FIFO(20)로부터 전송받은 ATM 셀에 CRC비트를 삽입하여 물리계층 처리부(60)측으로 출력한다. 수신셀 처리부(50)는 물리계층 처리부(60)로부터 추출된 ATM 셀을 전송받아 해당 ATM 셀에 포함된 CRC 비트를 읽어 에러를 체크하여 에러가 발생되면 해당 ATM 셀의 에러비트에 1을 세트함으로써 에러표시를 하고, 셀의 종료를 알리는 셀 종료비트를 1로 세트하여 수신 FIFO(30)로 출력한다. 물리계층 처리부(60)는 송신셀 처리부(40)로부터 전송 받은 ATM 셀을 송신 광모듈(70)로 전송하기 위해 ATM 셀을 매핑하여 송신 광모듈(70)로 출력하고, 수신 광모듈(80)로부터 전송받은 매핑된 셀로부터 ATM 셀을 추출하여 수신셀 처리부(50)로 출력한다. 송신 광모듈(70)은 물리계층 처리부(60)로부터 전송된 매핑된 셀은 전송 선로를 경유하여 ATM 시스템측으로 출력하고, 수신 광모듈(80)은 ATM 시스템으로부터 전송 선로를 통해 인가되는 셀을 수신받아 물리계층 처리부(60)로 출력한다. 제어부(10)는 PC에 의하여 만들어진 ATM 셀을 PC로부터 전송받아 이 ATM 셀을 송신 FIFO(20)로 전송하고, 수신 FIFO(30)의 상태를 조사하여 수신 FIFO(30)에 수신셀 처리부(50)로부터 전송된 ATM 셀이 있으면 이 ATM 셀을 PC로 출력하고, 물리계층 처리부(60)내의 레지스터를 초기화하고, PC와 ATM 시스템 테스트장비와의 인터페이스를 해준다.

한편 PC에서 생성되는 ATM 시스템의 동작을 테스트하기 위한 셀의 구조가 제2도에 도시되어 있는 바, 5바이트의 헤더(90)는 ATM 시스템내에서 전송처리되는 셀들 중 동일한 가상 채널에 속하는 셀들을 식별하기 위한 용도로 사용된다. 47바이트의 유료부하 공간(91)은 사용자 정보구간으로서 PC에서 생성한 임의의 데이터를 포함하고 있으며, PEC(92)는 송신셀 처리부(40)에서 수행하는 유료부하공간의 CRC 처리결과를 나타내는 비트를 포함한다. 셀 시작 비트(93)는 셀이 시작됨을 나타내기 위한 용도로 사용되고 셀 종료비트(94)는 셀이 종료됨을 나타내기 위한 용도로 사용되며, 셀 에러 비트(95)는 수신셀 처리부(50)에 의해 수행된 에러 체크결과를 표시하는 용도로 사용된다.

이상과 같이 구성된 본 발명에 따른 ATM 시스템 테스트 장치는 다음과 같이 동작한다. 먼저, PC에서 ATM 시스템 테스트를 위하여 ATM 셀을 발생하여 제어부(10)측에 출력하면, 제어부(10)에서는 송신 FIFO(20)에 이 ATM 셀을 저장한다. 송신 FIFO(20)에 저장된 ATM 셀은 입력된 순서대로 송신셀 처리부(40)로 인가되고, 송신셀 처리부(40)는 송신 FIFO(20)로부터 인가받은 ATM 셀의 PEC(92)에 에러체크를 위한 CRC비트를 삽입시킨다. 이와 같이 CRC비트가 삽입된 ATM 셀은 물리계층 처리부(60)로 인가되고, 물리계층 처리부(60)가 송신셀 처리부(40)로부터 인가받은 해당 ATM 셀을 물리계층에 적합한 형태로 매핑시켜 송신 광모듈(70)로 셀을 출력하면, 송신 광모듈(70)은 전송 받은 셀을 외부 ATM 시스템측으로 출력한다. 한편, 송신 광모듈(70)로부터 출력된 셀은 ATM 스위칭 경로 또는 다른 장비를 경유하여 다시 되돌아오는데, 해당 셀을 수신 광모듈(80)이 다시 수신하여 물리계층 처리부(60)로 출력한다. 이때, 물리계층 처리부(60)에서는 수신 광모듈(80)로부터 전송된 매핑된 셀에서 ATM 셀을 추출한 후 수신셀 처리부(50)로 출력한다. 수신셀 처리부(50)는 물리계층 처리부(60)로부터 인가받은 ATM 셀의 PEC(92)에 기록된 에러 체크를 수행하는데, 에러가 발생한 경우에는 해당 ATM 셀의 에러 비트(95)에 1을 세팅하여 주어 에러가 발생되었음을 표시한다. 또한 수신셀 처리부(50)는 끝을 알리는 셀 종료 비트(94)를 1로 세트해 준 후, 수신 FIFO(30)에 셀을 출력한다. 그러면, 제어부(10)에서는 수신 FIFO(30)의 상태를 검사하여, 수신 FIFO(30)에 ATM 셀이 저장되어 있는지의 여부를 검사해서 만약 수신 FIFO(30)에 셀이 있으면 그 ATM 셀을 PC로 전송한다. 이때, PC는 제어부(10)로부터 인가되는 ATM 셀의 에러 비트(95)를 검사하여 그 비트가 0으로 되어있으면 그 ATM 셀은 올바르게 수신된 것으로 판단하고, 그 비트가 1로 세트되어 있으면 그 셀은 ATM 시스템에서의 전송과정에서 에러가 발생한 것임을 판별할 수 있다. 즉, PC는 자신이 출력했던 ATM 셀이 에러 없이 정상적으로 재입력되는지의 여부를 판별하여 해당 정보를 작업자에게 알려 줌으로써 ATM 시스템의 정상 동작 여부를 용이하게 효율적으로 테스트 할 수 있게 한다.

이상에서 설명한 바와 같이, 본 발명은 ATM 시스템이 정상적으로 동작 하는지의 여부를 간단하게 판단할 수 있는 장치로서 일반적인 PC의 확장슬롯에 간단하게 장착해서 ATM 시스템을 테스트 할 수 있으므로, 고가의 ATM 시스템 테스트 장비를 사용하지 않아도 되고 고도의 전문적인 기술과 복잡한 작동방법을 필요로 하지 않아 용이하게 효율적으로 ATM 시스템 테스트를 할 수 있게 된다.

Claims (1)

1. ATM 시스템의 정상동작 여부를 테스트하는 ATM 시스템 테스트 장치에 있어서, PC에서 발생시킨 ATM 셀을 입력되는 순서대로 저장했다가 출력하는 송신 FIFO(20)와; ATM 시스템으로부터 입력되는 ATM 셀을 순서대로 저장했다가 PC로 출력하는 수신 FIFO(30)와; 상기 송신 FIFO(20)로부터 전송 받은 ATM 셀에 에러체크를 위한 CRC비트를 PEC(92)에 삽입하여 출력하는 송신셀 처리부(40)와; 입력받은 ATM 셀의 CRC 비트에 의거하여 에러 체크 처리하여 에러발생 여부를 ATM 셀의 에러비트(95)에 표시해서, 상기 수신 FIFO(30)로 전송하는 수신셀 처리부(50)와; 전송 받은 매핑된 셀을 ATM 시스템으로 송신하는 송신 광모듈(70)과; 상기 ATM 시스템으로부터 인가되는 셀을 수신하여 전송하는 수신 광모듈(80)과; 상기 송신셀 처리부(40)로부터 전송받은 ATM 셀을 물리계층에 적합한 형태로 매핑하여 상기 송신 광모듈(70)측에 출력하고, 상기 수신 광모듈(80)로부터 전송 받은 매핑된 셀에서 ATM 셀을 추출하여 상기 수신셀 처리부(50)에 전송하는 물리계층 처리부(60)와; PC로부터 인가되는 ATM 셀을 상기 송신 FIFO(20)측에 출력하고, 상기 수신 FIFO(30)로부터 인가되는 ATM 셀을 상기 PC측에 출력하고, 상기 물리계층 처리부(60)의 동작을 제어하는 제어부(10)를 포함하는 것을 특징으로 하는 ATM 시스템 테스트 장치.