KR100212831B1

KR100212831B1 - Atm 어답터의 유토피아 송신접속장치

Info

Publication number: KR100212831B1
Application number: KR1019960007970A
Authority: KR
Inventors: 조상훈
Original assignee: 전주범; 대우전자주식회사
Priority date: 1996-03-22
Filing date: 1996-03-22
Publication date: 1999-08-02
Also published as: KR970068325A

Abstract

본 발명은 ATM어답터의 SAR계층과 물리계층을 UTOPIA방식으로 접속하기 위한 장치에 관한 것으로, 바이트 단위의 데이터를 송신인에이블 신호와 송신클럭에 따라 입력받아 저장함과 아울러 엠프티 플래그정보를 제공하고, 바이트단위로 데이터를 출력하는 송신속도 정합버퍼(51); 송신속도 정합버퍼의 출력 데이터를 일시 지연시키기 위한 송신 데이터 버퍼(52); CRC제어신호에 따라 4바이트의 헤더정보를 입력받아 CRC연산하여 헤더에러검사(HEC) 데이터를 발생하는 HEC 발생기(53); 선택제어신호에 따라 ATM 셀 시작으로부터 4번째 바이트까지는 데이터 버퍼의 출력을 선택하고, 이어서 5번째 바이트는 HEC 발생기의 출력을 선택한 후 여섯 번째 바이트부터 53번째 바이트까지는 다시 데이터 버퍼의 출력을 선택하여 ATM 셀 데이터를 바이트단위로 순차적으로 출력하는 선택수단; 송신클럭을 소정 수 카운터하여 이벤트신호를 발생하는 이벤트 카운터; 및 송신셀 시작신호와, 이벤트 카운터의 출력, 앰프티 플래그를 입력받아 리드버퍼신호와 CRC제어신호와 선택제어신호 및 스트로브신호를 발생하여 송신 접속기능을 제어하는 송신 제어신호 발생기로 구성되어 회로설계가 간단하고 동작이 안정되게 하는 효과가 있다.

Description

ATM 어답터의 유토피아(UTOPIA) 송신접속장치

제1도는 일반적인 ATM 어답터의 구성을 도시한 블록도.

제2도는 SAR계층의 물리계층을 본 발명을 적용하여 접속하기 위한 UTOPIA 접속장치를 도시한 블록도.

제3도는 본 발명에 따른 UTOPIA 송신접속장치를 도시한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

3 : ATM 어답터 32 : SAR처리부

33 : 물리계층처리부 33-1 : 물리계층 송신처리부

34 : 물리접속부 35 : 송수신부

33-2 : 물리계층 수신처리부 40 : UTOPIA접속장치

42 : 송신접속부 44 : 수신접속부

51 : 송신속도 정합버퍼 52 : 송신 데이터버퍼

53 : HEC 발생기 54 : 멀티플랙서

55 : 이벤트 카운터 56 : 제어신호 발생부

본 발명은 컴퓨터 시스템과 같은 단말장치를 ATM 네트웍(ATM LAN 혹은 ATM WAN)에 접속하기 위한 ATM 접속장치에 관한 것으로, 더욱 상세하게는 분할 및 조립(Segmentation And Reassembly: 이하 SAR 이라 한다) 계층과 물리계층으로 구분된 ATM접속장치에서 유토피아(UTOPIA) 접속이 지원되지 않은 물리계층을 SAR계층에 접속하기 위한 UTOPIA 접속장치에 관한 것이다.

일반적으로, ATM기술은 임의의 크기를 갖는 메세지를 53 바이트의 크기를 갖는 복수개의 ATM 셀(cell)로 분할한 후 전송매체를 통해 전송하는 통신기술로서, 고속 및 광대역 통신(B-ISDN)에 적합하며 특히 컴퓨터 네트웍분야에서 FDDI(Fiber Distributed Data Interface)를 대체할 차세대 통신기술로서 널리 각광을 받고 있다.

이와 같은 ATM 기술을 이용하여 네트웍(ATM LAN 혹은 ATM WAN 등)을 구성할 경우에 호스트 시스템(혹은, 단말기)을 ATM 네트웍에 접속하기 위하여 ATM 접속장치(이를 ATM 어답터 혹은 ATM카드라 한다)가 필요한데, 이 ATM 접속장치는 호스트 시스템이 전송하고자할 임의의 메시지를 소정의 AAL프로토콜(AAL1, AAL2, AAL3/4, AAL5)에 따라 분할하여 ATM 셀을 형성하거나 수신된 ATM 셀을 재조립하여 메시지를 복원하는 SAR(Segmentation And Reassembly)계층과, SAR계층으로부터 입력받은 ATM 셀을 부호화하여 전송매체를 통해 송신하거나 전송매체로부터 수신된 ATM 셀을 복호화하여 SAR 계층으로 전달하는 물리계층으로 크게 구분된다.

이때 ATM 접속장치(이하, ATM 어답터라 한다)를 다양한 전송매체에 사용할 수 있도록 융통성을 부여하기 위하여 SAR계층과 물리계층 사이에 표준적인 접속 프로토콜을 정해 놓고, 물리계층이 다양한 형태로 구현되더라도 이 프로토콜만 따르면 SAR 계층과 쉽게 접속할 수 있도록 하였다.

UTOPIA(the Universal Test Operations PHY Interface for ATM)는 ATM 기술을 조기에 사용하기 위하여 업체 및 연구소들이 결성한 'ATM포럼'이 앞서 설명한 바와 같이, SAR계층과 물리계층을 접속하기 위하여 정한 표준 인터페이스 방식이다.

그런데, ATM 어답터를 구현하기 위해 필요한 SAR계층의 기능들은 이미 집적회로(이를 SAR칩이라 한다)로 제조되어 시판되고 있으며, 이와는 별도로 물리계층 들을 위한 다양한 집적회로(이를 물리계층칩이라 한다)들도 이미 널리 사용되고 있다.

따라서 집적회로를 제조하는 회사마다 다양한 형태 및 기능을 갖는 ATM 관련 칩셋(chip set)을 제공하는데, 예컨대 AMD사에서 시판하는 TAXI 칩과 같은 일부 물리계층의 칩들은 UTOPIA 접속 기능이 없는 것이 있다.

즉, ATM기술을 기반으로 한 SAR계층의 처리부는 UTOPIA 접속이 가능하나 UTOPIA 접속 표준이 완성되기 이전부터 널리 사용되어 온 범용의 물리계층칩들은 UTOPIA 접속이 제공되지 않고, 따라서 SAR계층의 칩들에 TAXI등과 같은 칩들을 접속하기 위해서는 별도의 UTOPIA접속장치가 요구된다.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로, UTOPIA 접속기능이 없는 물리계층의 칩을 SAR계층에 인터페이스하기 위한 ATM 어답터의 UTOPIA 송신접속장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, SAR처리부는 물리계층처리부로 분리되어 구현된 ATM 어답터에서 UTOPIA 접속기능이 없는 물리계층처리부를 상기 SAR처리부에 접속하기 위하여 상기 SAR처리부로부터 물리계층처리부로의 UTOPIA 송신접속장치와 물리계층처리부로부터 SAR처리부로의 UTOPIA 수신접속장치가 구비된 UTOPIA 접속장치에 있어서, 상기 UTOPIA 송신접속장치가,

상기 SAR처리부로부터 바이트 단위의 테이터를 송신인에이블(/TxEnb)신호와 송신클럭(TxClk)에 따라 입력받아 저장함과 아울러 엠프티 플래그(Empty flag) 정보를 제공하고, 리드버퍼(/rd_fifo)신호에 의해 바이트단위로 데이타를 출력하는 송신속도 정합버퍼; 상기 송신 속도 정합버퍼의 출력 데이터를 일시 지연시키기 위한 송신 데이터 버퍼; CRC제어신호에 따라 송신속도 정합버퍼로부터 4바이트의 헤더정보를 입력받아 CRC연산하여 헤더에러검사(HEC)데이타를 발생하는 헤더에러검사(HEC) 발생기; 선택제어신호에 따라 ATM 셀 시작으로부터 4번째 바이트까지는 상기 데이터 버퍼의 출력을 선택하고, 이어서 5번째 바이트는 상기 헤더에러검사(HEC) 발생기의 출력을 선택한 후 여섯 번째 바이트부터 53번째 바이트까지는 다시 상기 데이터 버퍼의 출력을 선택하여 ATM 셀 데이터를 바이트단위로 순차적으로 출력하는 선택수단; 송신 클럭을 소정 수 카운터하여 이벤트 신호를 발생하는 이벤트 카운터; 및 송신시스템(TxSOC)신호와, 상기 이벤트 카운터의 출력, 상기 앰프티 플래그를 입력받아 상기 송신속도 정합버퍼를 읽기 위한 상기 리드버퍼(/rd_fifo) 신호와 상기 헤더에러검사(HEC) 발생기를 제어하기 위한 상기 CRC제어신호와 상기 선택수단을 제어하기 위한 상기 선택제어신호 및 스트로브(STRB)신호를 발생하여 송신 접속기능을 제어하는 송신 제어신호 발생기가 구비된 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

본 발명이 적용될 수 있는 일반적인 ATM 어답터(adapter)는 제1도에 도시된 바와 같이, 호스트 시스템(1); 호스트 시스템과 접속을 위한 버스 인터페이스부(31); SAR계층 처리부(32); 물리계층 처리부(33)로 구성되어 있고, 물리계층 처리부(33)는 물리계층 접속부(34)와 송수신부(transiver:35)로 구성되어 있다. 여기서, SAR계층 처리부(32)는 하나의 SAR 칩(chip)으로 구현될 수도 있고, 물리계층 처리부(33)도 하나의 물리계층 칩(chip)으로 구현될 수도 있다.

그리고 호스트 시스템(1)은 영상 데이터 혹은 DBASE 데이터 등과 같이 임의의 메세지 혹은 패킷을 네트웍을 통해 전송하고자 하는 컴퓨터 혹은 영상 처리시스템으로서 예컨대, 웍 스테이션 등이다.

버스 인터페이스부(31)는 호스트 시스템과 ATM 어답터(3)를 입출력 버스(2)를 통해 인터페이스하기 위한 것으로, 입출력버스로는 SBus, PCI, EISA 등이 산업 표준으로 널리 사용되고 있으며 호스트 시스템이 웍 스테이션일 경우 SBus가 일반적으로 사용된다.

이때, ATM 어답터(3)를 호스트 시스템에 접속하는 방식으로는 프로그램 I/O(Programed I/O), 버스 마스터(Bus Master), 공유 메모리(Shared Memory) 등과 같은 방식이 있는데, 이들의 특징을 간략히 정리하면 다음 표 1과 같다.

제1도에 있어서, SAR계층 처리부(32)는 버스 인터페이스부(31)를 통해 입력되는 호스트 시스템의 메시지 혹은 패킷을 53바이트의 ATM 셀로 분할(segmentation)하고, 물리계층 처리부(33)로부터 수신되는 ATM 셀을 분석하여 에러가 발생되었는지를 검사함과 아울러 재조립(reassembly)하여 메세지 혹은 패킷을 복원한 후 버스 인터페이스(31)를 통해 상위 계층으로 전달한다.

그리고 물리계층 처리부의 물리계층 접속부(34)에서는 병렬로 입력되는 ATM 셀을 수신하여 스크램블링(scrambling) 및 라인 코딩(line coding)을 수행하여 직렬로 변환하거나, 직렬로 수신된 비트 스트림을 디코딩한 후 디스크램블링(descrambling)하여 병렬로 변환한다. 물리계층 처리부의 송수신부(35)에서는 직렬로 입력되는 비트 열을 광신호로 변환하여 광케이블로 송신하거나 전송매체에 적합한 전기적인 신호로 변조하여 동축 케이블을 통해 송신하고, 광케이블로부터 수신된 광신호를 전기적인 신호로 변환하여 비트 열로서 출력하거나 동축 케이블을 통해 수신된 전기적인 신호를 복조하여 비트 열로서 출력한다.

이와 같이 구성되는 ATM 어답터에서 SAR 처리부와 물리계층 처리부 사이에는 UTOPIA방식으로 접속하도록 권장되고 있다.

UTOPIA 접속방식은 앞서 설명한 바와 같이, ATM 포럼이 제안한 물리계층과 SAR계층 사이의 표준 접속방식으로서, SAR계층으로부터 물리계층으로의 송신시 접속신호는 TxData[7:0], TxSOC, /TxEnb, /TxFull, TxClk가 있고, 물리계층으로부터 SAR계층으로의 수신시 접속신호는 RxData[7:0], RxSOC, /RxEnb, /RxEmpty등이 있다.

여기서, TxData[7:0]는 SAR계층으로부터 물리계층으로 전달되는 바이트단위의 ATM 셀 데이터(이하 ATM셀 송신데이터라고 하며, 간단히 송신데이터라고도 한다)이고, TxSOC는 SAR계층이 물리계층에 ATM 셀의 시작(SOC: Start Of Cell)임을 알리기 위한 신호(이하, 송신셀 시작신호라 한다)로서, 이 신호가 '하이'일 경우에는 송신데이터(TxData[7:0])로 입력되는 바이트 데이터가 ATM 셀의 첫 번째 바이트임을 알려준다. /TxEnb는 SAR계층이 물리계층에 송신데이터(TxData[7:0])로 전달되는 데이터가 유효한 셀 데이터임을 알려주기 위한 것으로, 송신데이터(TxData[7:0])에 유효한 셀(valid cell)데이터가 있을 동안 '로우' 상태를 유지하고, /TxFull는 물리계층이 SAR계층에 송신데이터가 꽉차(Full) 더 이상 데이터를 받아들일 수 없다는 것을 알려주기 위한 신호(이하, 송신 충만신호라 한다)으로서 '로우'일 때 활성화된다. TxClk는 송신 클럭을 나타낸다.

또한, RxData[7:0]는 물리계층으로부터 SAR계층으로 전달되는 바이트단위의 ATM셀 데이터(이하 ATM셀 수신데이터라고하며, 간단히 수신데이터라고도 한다)이고, RxSOC는 물리계층이 SAR계층에 ATM셀의 시작(SOC: Start Of Cell)임을 알리기 위한 신호(이하, 수신셀 시작신호라 한다)로서, 이 신호가 '하이'일 경우에는 수신데이터(RxData[7:0])로 출력되는 바이트 데이터가 ATM 셀의 첫번째 바이트임을 알려준다. /RxEnb는 물리계층이 SAR계층에 수신데이터(RxData[7:0])로 전달되는 데이터가 유효한 셀 데이터임을 알려주기 위한 것으로, 수신데이터(RxData[7:0])에 유효한 셀(valid cell) 데이터가 있을 동안 '로우' 상태를 유지하고, /RxEmpty은 물리계층이 SAR계층에 수신 데이터가 비어(Empty) 더 이상 전송할 데이터가 없다는 것을 알려주기 위한 신호(이하, 수신버퍼 범신호라 한다)로서 '로우'일 때 활성화된다.

한편, 본 발명에 따라 UTOPIA 접속기능이 없는 TAXI칩을 SAR계층에 접속하기 위한 UTOPIA 접속장치(40)는 제2도에 도시된 바와 같이, 송신 접속부(42); 수신 접속부(44)로 구성되고, 이 UTOPIA 접속장치(40)는 SAR계층의 처리부(32)와 물리계층의 처리부(33) 사이에 위치하여 이들을 연결하고 있다.

여기서, SAR처리부(32)로부터 송신처리부(42)로는 송신데이터(TxData[7:0]), 송신셀 시작(TxSOC), 송신 인에이블(/TxEnb), 송신클럭(TxClk) 신호가 입력되고, 송신접속부(42)로부터 SAR처리부(32)로는 송신충만(/TxFull) 신호가 입력된다. 또한 수신접속부(44)로부터 SAR처리부(32)로는 수신데이타(RxData[7:0]), 수신셀 시작(RxSOC), 수신 버퍼 빔(/RxEmpty) 신호가 입력되고, SAR처리부(32)로부터 수신접속부(44)로는 수신인에이블(/RxEnb) 신호가 입력된다.

그리고, 송신접속부(42)로부터 물리계층 송신처리부(33-1)로는 송신데이터를 바이트 단위로 전달하기 위한 D[7:0]와 송신 데이터를 래치시키기 위한 STRB 신호가 입력되고, 물리계층 수신처리부(33-2)로부터 수신접속부(44)로는 D[7:0], DSTRV 신호가 입력된다. 이때 물리계층 송신처리부(33-1)로부터 송신접속부(42)로 ACK 신호가 입력되어 스트로브(STRB) 신호와 어크(ACK) 신호에 의해 비동기방식으로 데이터를 전달할 수도 있으며, 데이터 스트로브(DSTRB)는 물리계층 수신처리부(33-2)가 수신 데이터를 수신접속부(44)로 전달하기 위한 신호이다.

따라서 SAR처리부(32)와 UTOPIA 접속장치(40) 사이의 접속은 UTOPIA 방식으로 이루어지고, UTOPIA 접속장치(40)와 물리계층처리부(33) 사이의 접속은 물리계층처리부의 특성에 맞게 적절히 이루어진다.

한편, 본 발명에 따른 UTOPIA 송신 접속장치는 제3도에 도시된 바와 같이, 송신속도 정합버퍼(51), 송신 데이터 버퍼(52), HEC 발생기(53), 멀티플랙서(54), 이벤트 카운터(55), 제어신호 발생부(56)로 구성되어 있다. 여기서, 멀티플랙서(54)는 선택수단의 구현예이다.

그리고, 송신속도 정합버퍼(51)는 통상 FIFO로서 구현되어 SAR처리부(32)로부터 송신인에이블(/TxEnb)신호가 '로우'일 때 송신클럭(TxClk)(즉, /wr_Txbuff)에 따라 바이트 단위로 데이터(Txdata[7..0])를 저장하고, 송신할 데이터가 있다는 것을 알려주기 위하여 엠프티_플래그(empty_flag)신호를 셋하며, 리드버퍼(/d_fifo)신호에 따라 데이터를 출력한다. 이때 송신속도 정합버퍼(51)는 입력되는 데이터의 속도와 출력되는 데이터의 속도를 적절히 완충해주므로써 전송속도 정합기능을 제공한다.

송신 데이터 버퍼(52)는 송신속도 정합버퍼(51)로부터 출력되는 52바이트의 ATM 셀 데이터(4바이트의 헤더와 48바이트의 유료부하)를 순차적으로 저장하였다가 멀티플랙서(54)로 출력하고, 헤더에러제어(HEC) 발생기(53)는 CRC제어신호에 따라 송신속도 정합버퍼(51)가 출력하는 4바이트의 헤더(GFC, VCI, VPI, PT, CLP 등의 정보가 실림)를 CRC 연산하여 헤더를 구성하는 5번째 바이트(HEC)를 생성한다.

즉, 통상 53바이트의 ATM 셀은 5바이트의 헤더와 48바이트의 유료부하로 이루어지고, 5바이트의 헤더중 4바이트는 GFC, VCI, PT, CLP 등과 같은 정보가 실려 있으며, 나머지 1 바이트는 4 바이트의 헤더에 대한 CRC 값(HEC: Header Error Control)에 할당된다. 그런데 4 바이트의 헤더와 48 바이트의 유료부하는 상위 계층으로부터 입력되나, HEC를 위한 1바이트는 빈 채로 입력되므로 HEC 발생기(54)에서 4 바이트의 헤더에 대해 CRC연산을 수행하여 HEC를 생성한 후 멀티플랙서(54)로 출력한다.

멀티플랙서(54)는 선택(sel)제어신호에 따라 ATM 셀의 시작(SOC)으로부터 4바이트의 송신 데이터 버퍼(52)의 출력(즉, SAR계층으로부터 입력된 4바이트의 헤더)을 선택하고, 이어서 5번째 바이트는 HEC 발생기(53)의 출력을 선택하며 6번째 바이트로부터 나머지 53바이트까지는 다시 송신 데이터 버퍼(52)의 출력(즉, SAR계층으로부터 입력된 48바이트의 유료부하)을 선택하므로써 하나의 ATM 셀의 데이터를 바이트 단위로 출력한다.

이벤트 카운터(55)는 송신클럭(TxClk)을 소정 수를 반복 카운트하여 이벤트( event)신호를 발생하는데, 예컨대 본 발명의 실시예에서 이벤트 카운터(55)는 송신클럭(TxClk)에 동기되어 0부터 55까지를 반복하여 카운트한다.

제어신호 발생부(56)는 카운트값이 0일 때마다 송신속도 정합버퍼(51)의 엠프티플래그(empty_flag)를 검사하여 만일 송신할 데이터가 있으면(즉, 엠프티플래그가 '하이'이면) 리드버퍼(/rd_fifo)신호를 발생하여 바이트단위로 데이터를 읽어 송신하도록 하고, 동시에 CRC제어신호를 HEC 발생기(53)로 출력하여 ATM 셀이 시작되고 나서 처음부터 4바이트의 헤더에 대해 CRC 연산을 하게 되고, 송신 데이터 버퍼(52)의 출력이나 HEC 발생기(53)의 출력 중 하나를 선택하기 위한 선택제어(sel)신호를 발생하며, 물리계층으로 데이터 전송을 위하여 스트로브(STRV)신호를 출력한다. 또한, 제어신호 발생부(56)는 물리계층으로 전송하는 속도가 느려 버퍼가 충만하게 되면, SAR계층으로 /TxFull신호를 출력하여 데이터 전송의 중지를 요청하고, 물리계층 송신처리부(33-1)가 TAXI일 경우에는 송신제어명령을 위한 송신제어(Txcl)신호를 발생하여 물리계층으로 출력한다.

즉, 물리계층 송신처리부가 AMD사의 TAXI 'Am7968'이라면 약 100Mbps의 전송속도를 가지며 데이터 버스(DI[7:0]), 명령신호선(Txcl), 스트로브(STRB), 억크(ACK)등과 같은 신호선에 의해 접속된다. 그리고 통신제어를 위한 Am7968의 명령이 다수 있으나, 본 발명의 실시예에서는 동기신호인 제이케이(JK)명령과 셀의 시작을 나타내는 티티(TT)명령 만을 사용한다. 따라서 본 발명의 실시예에서 100Mbps TAXI 접속의 데이터 프레임은 JK(Sync신호)-TT(시작신호)-53바이트 ATM 셀 데이터-JK(Sync신호)순으로 전송된다. 만일, 전송할 셀 데이터가 없으면(즉, empty_flag가 '로우'이면) 송신처리부(33-1)가 수신단에서 동기를 잃어버리지 않도록 동기신호를 계속 내보내도록 JK 명령을 내 보낸다.

따라서, 제어신호 발생부(56)는 이벤트 카운터(55)에서 카운터값이 0일 경우에는 엠프티 플래그(empty)를 조사하고, 조사결과 엠프티 플래그가 '하이'이면, 카운터값 1에서 JK명령을 송신하고, 카운터값 2에서 TT명령을 송신하며, 이어서 카운터값 3부터 55까지는 53바이트의 셀 데이터를 출력하게 한다(이때 스트로브(STRV)신호를 구동한다). 만일 카운터값 0에서 엠프티 플래그가 '로우'이면 계속 JK 명령을 수신한다.

이상에서 설명한 바와 같이, 본 발명에 따른 UTOPIA 접속장치는 SAR계층으로는 UTOPIA방식의 접속을 제공하고, 물리계층으로는 물리계층처리부의 특성에 맞게 신호 및 데이터를 제공하므로써 UTOPIA방식의 접속기능이 없는 물리계층의 칩들을 SAR 계층에 접속할 수 있게 한다.

더욱이, 본 발명에 따른 UTOPIA 송신 접속장치는 송신속도 정합버퍼를 두어 SAR처리부와 물리계층처리부 사이의 전송속도 차이를 완화시킴과 아울러 이벤트 카운터를 이용함으로써 회로설계가 간단하고 동작이 안정되게 하는 효과가 있다.

Claims

분할 및 조립(SAR)처리부와 물리계층처리부로 분리되어 구현된 ATM 어답터에서 유토피아(UTOPIA) 접속기능이 없는 물리계층처리부를 상기 분할 및 조립(SAR)처리부에 접속하기 위하여 상기 분할 및 조립(SAR)처리부로부터 물리계층처리부로의 유토피아(UTOPIA) 송신접속장치와 물리계층처리부로부터 분할 및 조립(SAR)처리부로의 유토피아(UTOPIA) 수신접속장치가 구비된 유토피아(UTOPIA) 접속장치에 있어서, 상기 유토피아(UTOPIA) 송신접속장치가, 상기 분할 및 조립(SAR)처리부로부터 바이트 단위의 테이터를 송신 인에이블(/TxEnb)신호와 송신클럭(TxClk)에 따라 입력받아 저장함과 아울러 엠프티 플래그(Empty flag)정보를 제공하고, 리드버퍼(/rd_fifo)신호에 의해 바이트단위로 데이터를 출력하는 송신속도 정합버퍼(51); 상기 송신속도 정합버퍼의 출력 데이터를 일시 지연시키기 위한 송신 데이터 버퍼(52); CRC제어신호에 따라 송신속도 정합버퍼로부터 4바이트의 헤더정보를 입력받아 CRC연산하여 헤더에러검사(HEC) 데이타를 발생하는 헤더에러검사(HEC) 발생기(53); 선택제어신호에 따라 ATM 셀 시작으로부터 4번째 바이트까지는 상기 송신 데이터 버퍼의 출력을 선택하고, 이어서 5번째 바이트는 상기 헤더에러검사(HEC) 발생기의 출력을 선택한 후 여섯번째 바이트부터 53번째 바이트까지는 다시 상기 데이터 버퍼의 출력을 선택하여 ATM 셀 데이터를 바이트단위로 순차적으로 출력하는 선택수단; 송신클럭을 소정 수 카운터하여 이벤트신호를 발생하는 이벤트 카운터; 및 송신셀 시작(TxSOC)신호와, 상기 이벤트 카운터의 출력, 상기 앰프티 플래그를 입력받아 상기 송신속도 정합버퍼를 읽기 위한 상기 리드버퍼(/rd_fifo)신호와 상기 헤더에러검사(HEC) 발생기를 제어하기 위한 상기 CRC제어신호와 상기 선택수단을 제어하기 위한 상기 선택제어신호 및 스트로브(STRB)신호를 발생하여 송신 접속기능을 제어하는 제어신호 발생부(56)가 구비된 ATM 어답터의 유토피아(UTOPIA) 송신접속장치.
제1항에 있어서, 상기 이벤트 카운터(55)는 송신클럭을 모듈로 55로 카운터하는 것을 특징으로 하는 ATM 어답터의 유토피아(UTOPIA) 송신접속장치.
제1항에 있어서, 상기 제어신호 발생부(56)는 이벤트 카운터(55)의 카운터값이 0일 경우에는 엠프티 플래그(empty)를 조사하고, 조사결과 엠프티 플래그가 '하이'이면, 카운터값 1에서 동기신호(JK) 명령을 송신하고, 카운터값 2에서 시작신호(TT) 명령을 송신하며, 이어서 카운터값 3부터 55까지는 53바이트의 셀 데이터를 출력하게 되며, 엠프티 플래그가 '로우'이면 계속 동기신호(JK) 명령을 송신하는 것을 특징으로 하는 ATM 어답터의 유토피아(UTOPIA) 송신접속장치.