KR100204489B1 - 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 - Google Patents
유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 Download PDFInfo
- Publication number
- KR100204489B1 KR100204489B1 KR1019960024733A KR19960024733A KR100204489B1 KR 100204489 B1 KR100204489 B1 KR 100204489B1 KR 1019960024733 A KR1019960024733 A KR 1019960024733A KR 19960024733 A KR19960024733 A KR 19960024733A KR 100204489 B1 KR100204489 B1 KR 100204489B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- layer
- sar
- data
- cell data
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000000638 solvent extraction Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 1
- RPOCQUTXCSLYFJ-UHFFFAOYSA-N n-(4-ethylphenyl)-2-(2-methyl-3,5-dioxothiomorpholin-4-yl)acetamide Chemical compound C1=CC(CC)=CC=C1NC(=O)CN1C(=O)C(C)SCC1=O RPOCQUTXCSLYFJ-UHFFFAOYSA-N 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/31—Flow control; Congestion control by tagging of packets, e.g. using discard eligibility [DE] bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
- H04L47/326—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames with random discard, e.g. random early discard [RED]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/111—Switch interfaces, e.g. port details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은, 고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM셀 데이터를 역다중화함과 더불어 상기 셀데이터의 폐기를 수행하는 디멀티플렉서(10)와; 이 디멀티플렉서(10)로부터 입력되는 상기 셀데이터를 저장하기 위해 논리적 FIFO로 구성되는 레지스터(12); 이 레지스터(12)로부터 입력되는 셀데이터를 다중화함과 더불어 상기 셀데이터의 전송을 수행하는 멀티플렉서(14); 상기 SAR계층으로부터 입력되는 ATM셀의 헤더데이터를 검출하여 아이들 셀의 헤더구조와 비교 후 비교신호를 출력하는 비교수단(16) 및; 이 비교수단(16)으로부터의 비교신호에 의해 상기 ATM셀 데이터의 폐기 및 전송이 수행되도록 하는 제어신호(Wr-Ptr, C_Val)를 상기 디멀티플렉서(10)와 제2제어수단(20)으로 출력하는 제1제어수단(18) 및; 이 제1제어수단(18)으로부터의 상기 제어신호(Wr-Ptr, C_val)에 의해 셀데이터의 전송신호(Rd_Ptr)를 상기 멀티플렉서(14)로 출력하는 제2제어수단(20)으로 구성된 것을 특징으로 한다.
Description
제1도는 종래 SAR계층과 물리 계층간의 유토피아 인터페이스를 나타낸 블록도.
제2도는 본 발명에 따른 고속의 SAR계층과 저속의 물리계층간의 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들 셀 제거 장치를 나타낸 블록도.
제3도는 아이들셀(idle cell) 제거부를 나타낸 블록도.
제4도는 본 발명에 따른 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치에 관한 동작흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 고속 SAR계층 2 : 아이들셀 제거부
3 : 저속 물리계층 송신부 4 : 저속 물리계층 수신부
5 : 저속 물리계층 10 : 디멀티플렉서
12 : 레지스터 14 : 멀티플렉서
16 : 비교기 18, 20 : 제어부
100 : SAR계층 101 : 물리계층 송신부
102 : 물리계층 수신부 110 : 물리계층
본 발명은 유토피아(UTOPIA) 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치에 관한 것으로, 특히 고속 SAR계층으로 부터 저속 물리계층으로 데이터가 전송되는 경우 SAR계층으로부터 물리계층으로 입력되는 셀중 아이들셀을 검출하여 제거함으로서, 고속 SAR계층과 저속 물리계층간의 정합이 용이하게 수행될 수 있도록 한 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치에 관한 것이다.
일반적으로, ATM 기술은 임의의 크기를 갖는 메시지를 53 바이트의 크기를 갖는 복수개의 ATM셀로 분할한 후 전송매체를 통해 전송하는 통신기술로서 고속 및 광대역통신(B-ISDN)에 적합하고, 특히 컴퓨터 네트워크 분야에서 FDDI(fiber distributed data interface)를 대체할 차세대 통신 기술로 각광을 받고 있다.
이와 같이, ATM 기술을 이용하여 네트워크, 예컨대 ATM LAN 또는 ATM WAN 등을 구성할 경우에 호스트 시스템 또는 단말기를 ATM 네트워크에 접속하기 위해서는 ATM 접속장치(ATM 어댑터 또는 ATM카드)가 필요한 바, 이 ATM 접속장치는 호스트 시스템이 전송하고자할 임의이 메세지를 소정의 AAL 프로토콜(예컨대, AAL1,AAL2,AAL3/4,AAL5)에 따라 분할하여 ATM 셀을 형성하거나 수신된 ATM 셀을 재조립하여 메시지를 복원하는 SAR(segmentation and reassembly)계층과, SAR계층으로부터 입력받은 ATM 셀을 부호화 하여 전송하는 물리계층으로 크게 구분된다.
또한, ATM 접속장치를 다양한 전송매체에 사용할 수 있도록 융퉁성을 부여하기 위해서, SAR계층과 물리계층 사이에 표준적인 접속 프로토콜을 정해 놓고 있어서, 물리계층이 다양한 형태로 구현되더라도 상기 프로토콜만 따르면, SAR 계층과 쉽게 접속할 수 있다.
한편, 유토피아(UTOPIA; the Universal Test and Operations Interface for ATM)는 ATM기술을 조기에 사용하기 위해 업체 및 연구소가 정한 표준 인터페이스 방식이고, 이는 ATM 포럼에서 앞서 설명한 바와 같이 SAR 계층과 물리계층의 접속을 수행하게 된다.
제1도는 종래 SAR 계층과 물리계층간의 유토피아 인터페이스를 나타낸 블록도로, 여기서 도면중 참조부호 100은 SAR 계층이고, 101은 물리계층 송신부이며, 102는 물리계층 수신부이고, 110은 물리계층을 나타내고 있다.
상기와 같은 ATM 접속장치를 구현하기 위해 필요한 SAR 계층의 기능은 이미 집적회로로 제조되어 시판되고 있으며, 이와는 별도로 물리계층을 위하 다양한 집적회로도 이미 널리 사용되고 있다.
따라서, 상기와 같은 SAR 계층과 물리계층간의 접속은 유토피아 인터페이스 표준을 만족하는 범용 칩을 이용하는 경우 쉽게 구현할 수 있지만, 서로 다른 속도, 즉 고속의 SAR칩과 저속의 물리계층칩간의 접속은 각칩이 유토피아 인터페이스 표준을 만족하더라도 상이한 속도로 동작하기 때문에 접속에 상당한 어려움이 발생하게 된다.
이 때, 고속 SAR칩에서 대역폭 할당을 조절하는 과정에서 생성되는 아이들 셀(idle cell)에는 실제 사용자의 정보가 포함되어 있지 않아, 이를 제거하더라도 정보가 손실되지는 않는다.
이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 고속 SAR 계층으로부터 저속 물리계층으로 데이터가 전송되는 경우, SAR 계층으로 부터 물리계층으로 입력되는 셀중 아이들셀을 검출하여 제거함으로서, 고속 SAR 계층과 저속 물리계층간의 정합이 용이하게 수행될 수 있도록 한 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치를 제공하는데 그 목적이 있다.
상기한 바의 목적을 달성하기 위한 본 발명은, 고속 분할 및 조립(SAR)계층으로부터 입력되는 ATM셀 데이터를 역다중화 함과 더불어 소정의 셀 제어신호에 따라 상기 셀데이터의 폐기를 수행하는 디멀티플렉서; 상기 디멀티플렉서로부터 입력되는 상기 셀데이터를 저장하는 레지스터; 상기 레지스터로부터 입력되는 셀데이터를 다중화 함과 더불어 상기 셀데이터의 전송을 수행하는 멀티플렉서; 상기 고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM셀의 헤더데이터를 검출하여 아이들셀의 헤더구조와 비교 후 비교신호를 출력하는 비교수단; 상기 비교수단으로부터의 비교신호에 의해 상기 ATM셀 데이터의 폐기 및 전송이 수행되도록 하는 상기 셀 제어신호를 출력하는 제1제어수단; 및 상기 셀 제어신호에 따라 소정 셀데이터 전송신호를 상기 멀티플렉서로 출력하는 제2제어수단으로 구성된 것을 특징으로 한다.
이때, 상기 레지스터는 복수개의 D플립플롭을 병렬로 구성하여, 8비트 단위로 데이터를 처리하도록 구성하여 보다 바람직하게 실시할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 예시도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 고속의 SAR 계층과 저속의 물리계층간의 유토피아 인터페이스에 있어서 분할 및 조립(SAR) 계층의 아이들셀 제거장치를 나타낸 블록도이다.
여기서, 유토피아 접속방식은 앞서 설명한 바와 같이, ATM 포럼이 제안한 물리계층과 SAR 계층간의 표준 접속방식으로 SAR 계층으로부터 물리계층으로 송신 시 접속신호는 TxData[7:0], TxSOC, /TxEnb, /TxFull, TxClk가 있고, 물리계층으로부터 SAR 계층으로의 수신 시 접속 신호는 RxData[7:0], RxSOC, /RxEnb, /RxEmpy 등이 있다.
그리고, TxData[7:0]는 SAR 계층으로부터 물리계층으로 전달되는 바이트 단위의 ATM 셀 데이터(이하, 송신데이터로 칭함)이고, TxSOC는 SAR 계층으로부터 물리계층으로 ATM 셀의 시작(SOC : start of call)임을 알리기 위한 신호인 바, 이 신호가 하이인 경우에는 송신데이터(TxData[7:0])로 입력되는 데이터가 ATM셀의 첫 번째 바이트임을 알려주게 된다.
또한, /TxEnb는 SAR 계층으로부터 물리계층으로 전달되는 송신데이터(TxData[7:0])가 유효한 셀 데이터임을 알려주기 위한 것으로, 상기 송신데이터(TxData[7:0])에 유효한 셀(valid cell) 데이터가 있는 동안 로우상태를 유지하고, /TxFull은 물리 계층으로부터 SAR 계층으로 전달되는 송신데이터가 가득 차서(full) 더 이상 데이터를 받아들일 수 없다는 것을 알려주기 위한 신호(이하, 송신충만신호로 칭함)로 로우일 때 활성화된다.
그리고, TxClk는 송신클록을 나타내고, RxData[7:0]는 물리계층으로부터 SAR 계층으로 전달되는 바이트 단위의 ATM 셀 데이터(이하, 수신데이터로 칭함)이며, RxSOC는 물리계층으로부터 SAR 계층으로 ATM셀의 시작임을 알리기 위한 신호인 바, 이 신호가 하이일 경우에는 수신데이터(RxData[7:0])로 출력되는 바이트 데이터가 ATM셀의 첫 번째 바이트임을 알려주게 된다.
또한, /RxEnb는 물리계층으로부터 SAR 계층으로 전달되는 수신데이터(RxData[7:0])가 유효한 셀 데이터임을 알려주기 위한 것으로, 수신데이터(RxData[7:0])에 유효한 셀데이터가 있는 동안 로우 상태를 유지하고, /RxEmpty는 물리계층으로부터 SAR 계층으로 전달되는 수신데이터가 비어(empty)있으므로 더 이상 전송할 데이터가 없다는 것을 알려주기 위한 신호로 로우일 때 활성화되게 된다.
제3도는 제2도에 도시된 아이들셀 제거부를 나타낸 블록도로, 먼저 디멀티플렉서(10)는 고속의 분할 및 조립(SAR) 계층으로부터 입력되는 ATM 셀 데이터를 역다중화함과 더불어 상기 셀데이터의 폐기를 수행하고, 레지스터(12)는 디멀티플렉서(10)로부터 입력되는 상기 셀데이터를 저장하게 된다.
멀티플렉서(14)는 상기 레지스터(12)로부터 입력되는 셀데이터를 다중화함과 더불어 상기 셀데이터의 전송을 수행하고, 비교기(16)는 상기 SAR 계층으로부터 입력되는 ATM셀의 헤더데이터를 검출하여 아이들 셀의 헤더구조와 비교한 후 비교신호를 출력하게 된다.
제1제어부(18)는 상기 비교기(16)로부터의 비교신호에 의해 상기 ATM셀 데이터의 폐기 및 전송을 수행하도록 하는 제어신호(Wr-Ptr, C_Val)를 상기 디멀티플렉서(10)와 제2제어부(20)로 출력하고, 이 제2제어부(20)는 상기 제1제어부(18)로부터의 상기 제어신호(Wr-Ptr, C_Val)에 의해 셀데이터 전송신호(Rd_Ptr)를 상기 멀티플렉서(14)로 출력하게 된다.
그리고, 상기 레지스터(12)는 5개 이상의 D플립플롭이 병렬로 접속되어 구성되면서 8비트의 단위로 처리하게 된다.
한편, SAR 계층으로부터 입력되는 셀의 헤더데이터가 비교기(16)를 통해 검사되면서 레지스터(12)에 저장되고, 상기 셀데이터가 아이들셀인 경우 제어신호(Wr_Ptr)가 원래의 값으로 변환되어 저장된 셀의 헤더데이터가 폐기된다. 그리고, 48바이트의 유료부하 데이터가 입력되는 경우 제어신호(Wr-Ptr)가 고정됨으로써 셀데이터가 폐기된 후, 다음 셀데이터의 입력에 대기하게 된다.
또한, 상기 셀데이터가 아이들셀이 아닌 경우에는 제1제어부(18)가 제2제어부(20)로 제어신호(Wr-Ptr, C_Val)를 출력하여 이를 알리고, 이후 제1제어부(18)와 제2제어부(20)가 상기 제어신호(Wr-Ptr, C_Val)에 의해 상기 레지스터(12)에 저장된 데이터의 수를 감지하면서 외부신호와 상호 교환을 수행하게 된다.
이 때, 5바이트의 셀헤더 데이터가 독출됨과 더불어 48 바이트의 유료부하 데이터가 독출되면서 53 바이트의 데이터가 물리계층으로 출력된다.
제4도는 본 발명에 따른 아이들셀 제거장치의 동작 흐름도로서, 고속 SAR 계층과 저속 물리계층간의 유토피아 인터페이스에서 SAR 계층으로부터 물리계층으로 전송되는 ATM셀의 아이들셀을 제거하는 과정을 도시한 것이다.
먼저, 제1단계(S1,S2)는 상기 물리계층으로부터의 제2송신충만 신호(/TxFull2)가 1인지의 여부를 판단하게 된다.
그리고, 제2단계(S3,S4)는 SAR 계층으로부터 출력되는 ATM셀의 헤더데이터를 레지스터에 저장함과 더불어 비교기로 입력한 후 헤더데이터를 검출하여 아이들 셀의 헤더구조와 비교함으로서 아이들 셀인지의 여부를 판단하게 된다.
제3단계(S5)는 상기 헤더데이터를 비교한 결과 이이들셀인 경우에는 제어신호(Wr-Ptr)에 의해 헤더데이터를 무효화시키고, 48바이트의 유료부하 데이터가 입력되는 동안 제어신호(Wr-Ptr)가 유지되어 자연적으로 폐기되도록 한다.
그리고, 제4단계(S6)는 상기 헤더데이터를 비교한 결과 아이들셀이 아닌 경우 1셀에 대한 사이클 동안 제2송신데이터 이네이블신호(/TxEnb2)를 0으로 함으로써 상기 헤더데이터와 48바이트의 유료부하 데이터를 물리계층으로 전송한다.
상기 제4단계(S6)는 상기 헤더데이터와 48바이트의 유료부하 데이터가 물리계층칩으로 시프트되는 중 상기 제1송신충만신호(/TxFull)를 0으로하여 데이터입력을 차단하면, 이후 입력되는 4바이트의 데이터가 상기 SAR계층으로부터 상기 레지스터로 더 입력되는데, 이를 레지스터에 모두 저장함으로써 데이터의 손실이 방지될 수 있다.
한편, SAR계층과 물리계층의 핸드세이크(handshake)방식이 상기 방법과 다른 경우에는 필요로 되는 레지스터의 수가 달라지게 되고, 상기 제1송신충만신호(/TxFull1)와 제2송신데이터 이네이블신호(TxEnb2)도 상기 방식과 다르게 동작한다.
핸드세이크방식에 따라 필요로 하는 레지스터의 수는 다음과 같다.
여기서, B는 바이트 단위로 전송되는 것을 의미하고, C는 셀 단위로 전송되는 것을 의미한다.
한편, 본원 청구범위의 각 구성요건에 병기된 도면참조부호는 본원발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
이상에서 설명한 바와 같이 본 발명에 의하면, 고속 SAR 계층으로 부터 저속 물리계층으로 데이터가 전송되는 경우 SAR 계층으로부터 물리계층으로 입력되는 셀중 아이들셀을 검출하여 제거함으로써 고속 SAR계층과 저속 물리계층간의 정합이 용이하게 수행될 수 있게 된다.
Claims (2)
- 고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM셀 데이터를 역다중화함과 더불어 소정의 셀 제어신호에 따라 상기 셀데이터의 폐기를 수행하는 디멀티플렉서(10); 상기 디멀티플렉서(10)로부터 입력되는 상기 셀데이터를 저장하는 레지스터(12); 상기 레지스터(12)로부터 입력되는 셀데이터를 다중화함과 더불어 상기 셀데이터의 전송을 수행하는 멀티플랙서(14); 상기 고속 분할 및 조립(SAR) 계층으로부터 입력되는 ATM셀의 헤더데이터를 검출하여 아이들 셀의 헤더구조와 비교후 비교신호를 출력하는 비교수단(16); 상기 비교수단(16)으로부터의 비교신호에 의해 상기 ATM셀 데이터의 폐기 및 전송이 수행되도록 하는 상기 셀 제어신호를 출력하는 제1제어수단(18); 및 상기 셀 제어신호에 따라 소정 셀데이터 전송신호를 상기 멀티플렉서(14)로 출력하는 제2제어수단(20)으로 구성된 것을 특징으로 하는 유토피아 인터페이스에 있어서 분할 및 조립(SAR)칩의 아이들셀 제거장치.
- 제1항에 있어서, 상기 레지스터(12)는 복수개의 D플립플롭을 병렬로 구성하여, 8비트 단위로 데이터를 처리하도록 구성하는 것을 특징으로 하는 유토피아 인터페이스에 있어서 분할 및 조립(SAR)칩의 아이들셀 제거장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024733A KR100204489B1 (ko) | 1996-06-27 | 1996-06-27 | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024733A KR100204489B1 (ko) | 1996-06-27 | 1996-06-27 | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980007210A KR980007210A (ko) | 1998-03-30 |
KR100204489B1 true KR100204489B1 (ko) | 1999-06-15 |
Family
ID=19464042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960024733A KR100204489B1 (ko) | 1996-06-27 | 1996-06-27 | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100204489B1 (ko) |
-
1996
- 1996-06-27 KR KR1019960024733A patent/KR100204489B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980007210A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917828A (en) | ATM reassembly controller and method | |
US5414707A (en) | Broadband ISDN processing method and system | |
EP1045557B1 (en) | ATM switching system | |
US5379295A (en) | Cross-connect system for asynchronous transfer mode | |
EP2109249A2 (en) | Fibre channel fabric | |
US5237569A (en) | Method and system for transmitting HDLC data via ATM network | |
EP0772371B1 (en) | Verification of network transporter in networking environments | |
EP1047280B1 (en) | Communication systems | |
US5796734A (en) | Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units | |
US6370138B1 (en) | ATM switch interface apparatus for frame relay network interworking | |
US6430197B1 (en) | Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus | |
KR0185868B1 (ko) | 유토피아 접면에서의 분할 및 조립 계층과 물리계층간의 속도정합방법 | |
KR100204489B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 | |
KR100204488B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법 | |
KR100212831B1 (ko) | Atm 어답터의 유토피아 송신접속장치 | |
KR100252502B1 (ko) | 비동기전달모드통신에서 유토피아 레벨1을 유토피아레벨2로변환하는 장치 | |
KR0185867B1 (ko) | 유토피아 인터페이스에 있어서 통합 버퍼를 갖춘 분할 및 조립 계층과 물리계층간의 접속장치 | |
KR100236605B1 (ko) | Atm 접속카드의 atm 망 접속을 위한 셀 다중화장치 | |
KR100212832B1 (ko) | Atm 어답터의 유토피아 수신접속장치 | |
JP2785005B2 (ja) | Fc/atm網相互変換装置における多重/分離方式 | |
KR100219232B1 (ko) | 유토피아 수신 접면에서의 선입선출방식 큐를 이용한 데이터 수신장치 | |
KR100369792B1 (ko) | 비동기전송모드 시스템의 셀 처리 장치 및 방법 | |
KR0129179B1 (ko) | Sscop부계층에서 pdu 해석회로 | |
KR0153908B1 (ko) | 비동기 전달모드 계층과 물리 계층간 접속 시스템 | |
KR100452506B1 (ko) | 비동기 전송방식의 물리계층간 인터페이스 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110302 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |