KR100428667B1 - 에이티엠 셀 스위칭 회로 - Google Patents

Abstract

본 발명은 고속 데이터를 스위칭 하는 비동기전송모드 교환장치의 스위칭 회로에 관한 것으로, 특히 최대 32 채널의 ATM 링크 스위칭이 가능한 동시에 상위링크에서 하위링크로 그리고 하위링크에서 상위링크로의 바이패스 또는 스위칭 하도록 하는 회로에 관한 것이며, 비동기전송모드 교환기의 셀 스위칭 회로에 있어서, 상기 비동기전송모드 셀신호를 정합상태로 수신하고 스위칭되는 셀신호를 정합상태로 송신하는 에이티엠 정합부와; 상기 셀 신호를 인가받아 전송되는 버스를 중재하는 버스 중재부와, 셀 헤드의 오류를 정정하는 헤드 정정부와, 상기 에이티엠 정합부로부터 수신되는 셀의 수신경로를 확인하는 수신경로확인부와, 상기 수신되는 셀의 전송 목적지 경로를 확인하는 송신경로확인부와, 전송되는 데이터를 유토피아 방식에 일치하도록 변환하는 유토피아변경부와, 송수신 버스의 운용상태를 시험하는 루프백부로 구성된 에이피시부와; 상기 에이피시부가 에이티엠 인터페이스부로부터 수신하는 비동기전송모드 셀의 수신경로 데이터를 저장하는 수신캠부와; 상기 에이피시부가 스위칭하여 송신하는 비동기전송모드 셀의 전송목적지에 대한 송신경로 데이터를 저장하는 송신캠부가 포함되어 이루어지는 특징에 의하여, 비동기전송모드 셀 스위칭 회로의 크기를 작게하는 동시에 가격을 저렴하게 하므로써, 제품을 소형으로 하고 싸게 하는 효과와, 스위칭 회로를 원활하게 확보하므로써, 제품의 공급을 확대하는 효과가 있다.

Description

에이티엠 셀 스위칭 회로{A CIRCUIT OF ATM CELL SWITCHING}

본 발명은 고속 데이터를 스위칭하는 비동기전송모드(ATM: AsynchronousTransfer Mode) 교환장치의 스위칭 회로에 관한 것으로, 특히 최대 32 채널의 ATM 링크 스위칭(Switching)이 가능한 동시에 상위링크에서 하위링크로 그리고 하위링크에서 상위링크로의 바이패스(By-pass) 또는 스위칭하도록 하는 회로에 관한 것이다.

비동기전송모드(ATM) 교환기는 다수의 가입자와 접속되어, 각 가입자가 해당 데이터 또는 신호를 선택된 불특정 상대방에게 전송하는 스위칭 장치로써, 일반적으로 비동기전송모드(ATM) 교환기는 약 3,000에서 30,000 채널의 음성신호를 스위칭에 의하여 동시 전송할 수 있으며, 가입자의 신호는 ATM Cell 이라고 하는 53 바이트(Byte) 크기의 데이터 단위로 구분되고, 기술의 발전에 의하여 수용 가능한 채널의 숫자는 계속 증가하고 있다.

상기와 같이 대량의 채널을 동시에 스위칭하는 회로는 비동기전송모드(ATM) 교환기에서 매우 중요한 것으로 부피가 크며, 가격이 비교적 매우 비싼 등의 문제가 있다.

이하 종래 기술에 의한 비동기전송모드의 스위칭 회로를 첨부된 도면을 참조하여 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술에 의한 비동기전송모드 교환기의 스위칭 회로 기능 구성도 이다.

상기 첨부된 도1 을 참조하면, 종래 기술에 의한 비동기전송모드 교환기의 스위칭 회로는, 비동기전송모드(ATM)의 셀(Cell)이 입력되면, 32 바이트(Byte) 중에서 처음의 5 바이트(Byte)로 이루어지는 헤드 바이트(Head Byte)의 데이터를 기록 저장하는 것으로 32 비트(Bit), 32 M 바이트(Byte) 용량의 CRAM(Control RAM)(10)과,

상기 CRAM(10)에 저장된 헤드 바이트를 분석하여 해당 ATM 셀 데이터가 스위칭(Switching)되어 전송되어야 할 물리적(Physical) 계층(Layer)의 전송경로 데이터를 기록 저장하는 것으로 64 비트(Bit), 8 M 바이트(Byte) 용량의 VCRAM(Virtual Container RAM)(20)과,

상기 VCRAM(20)에 저장된 데이터를 처리하여 해당 ATM 셀이 전송되는 경로의 주소(Address) 데이터를 기록 저장하는 것으로 8 비트(Bit), 8 M 바이트(Byte) 용량의 PRAM(Pointer RAM)(30)과,

상기 PRAM(30)에 저장된 해당 주소의 ATM 셀이 전송하여야 하는 실제 데이터를 입력받아 기록 저장하는 것으로 32 비트(Bit), 32 M 바이트(Byte) 용량의 BRAM(Buffer RAM)(40)과,

상기 비동기전송모드(ATM)의 셀신호를 해당 처리하여 상기 해당 메모리에 기록 저장하는 동시에 상기 메모리에 저장된 데이터를 읽고 처리하므로써 해당 주소의 ATM 셀신호를 해당 전송경로에 출력하는 APC(ATM Port Control)부(50)와,

상기 APC부(50)로부터 출력되는 ATM 셀신호를 정합(Matching) 상태로 해당 전송경로에 출력하는 ATM I/F부(60)로 이루어져 구성된다.

이하, 상기와 같은 구성의 종래 기술에 의한 비동기전송모드 셀 스위칭 회로를 상기 첨부된 도1 을 참조하여 상세히 설명한다.

비동기전송모드(ATM)의 셀(Cell) 단위 데이터는 53 바이트(Byte)로 이루어지며, 처음 5 바이트(Byte)는 헤드(Head) 정보가 기록되는 것으로, 발송지, 전송 목적지 등의 오버헤드(Over Head) 데이터가 기록된다.

상기와 같은 ATM 셀 데이터는 ATM I/F 부(60)를 통하여 정합 상태로 APC(50)부에 입력되고 처리되므로써, 상기 오버헤드 바이트 또는 헤드 바이트가 분리되며, 상기와 같이 분리된 오버헤드 또는 헤드 바이트는 CRAM(10)에 기록 저장된다.

상기 APC부(50)는 상기 CRAM(10)에 기록 저장된 헤드 데이터를 읽어 처리하므로써, 해당 ATM 셀 데이터가 스위칭(Switching)되어 전송되어야 할 물리적 계층(Physical Layer)의 전송 경로(Path) 데이터를 분석하고 상기 분석된 물리적 전송경로의 스위칭 데이터를 VCRAM(20)에 기록 저장한다.

상기 VCRAM(20)에 저장된 스위칭 데이터는 APC부(50)에 의하여 읽혀지는 동시에 처리되어 전송경로의 해당 포인터 주소(Pointer Address)를 분석하고, 상기 분석된 해당 포인터 주소 데이터는 PRAM(30)에 출력하여 기록 저장한다,

상기 PRAM(30)에 저장된 포인터 주소 데이터는, 다시 상기 APC부(50)에 의하여 읽혀지고 분석되므로써, 상기 전송되어야 할 ATM 셀의 해당 데이터를 상기 BRAM(40)에 기록 저장하게 된다.

상기 APC부(50)는 상기 PRAM(30)에 저장된 포인터 주소에 의하여 상기 BRAM(40)에 저장된, 전송되어야 할 데이터 신호를 읽고 상기 ATM I/F부(60)에 출력하며, 상기 ATM I/F부(60)는 상기 BRAM(40)으로부터 출력된 데이터를 정합(Matching) 상태로 입력하는 동시에 해당 전송경로에 매칭(Matching) 상태로 출력한다.

상기와 같은 종래 기술은 각 기능부 사이에 32 비트(Bit)의 데이터 라인이 접속되어 있고, 상기의 데이터 라인을 통하여 전송되는 데이터의 전송 주소를 위하여 4 비트(Bit)의 주소 라인(Address Line)이 접속되는 동시에, 5 비트(Bit)의 송수신 주소 라인(TX/RX Address Line)을 통하여 최대 32 채널의 링크(Link)를 스위칭(Switching) 한다.

상기와 같은 구성의 종래 기술에 의한 비동기전송모드 셀 스위칭 회로는 최대 데이터 처리 능력이 622 Mbps로써, 155Mbps의 STM-1급 송신패스 2개와 수신패스 2개, 즉, 총 4개의 송수신 패스로 이루어지고, 16 비트 단위의 유토피아(Utopia) L2 방식으로 ATM 셀을 정합하며, 패키지 칩(Customer IC)으로 구성되는 것으로, 가격이 비교적 고가이며, 부피가 크고, 조달에 비교적 많은 시간이 소요되어 많은 재고부담을 감수해야되는 문제가 있었다.

다시 설명하면, 종래 기술에 의한 스위칭 회로는 범용적인 회로로써, 상기와 같은 각 기능부를 효율적으로 사용하지 못하는 문제가 있고, 또한, 부피가 크고 가격이 비싸므로 가격대비 성능의 비율이 떨어지는 문제가 있다.

본 발명은 비동기전송모드 교환기의 32 채널 스위칭회로를 구현하는데 있어서, 데이터 전송 버스의 점유를 중재하고, 수신되는 데이터의 헤드 오류를 정정 및 유토피아를 변경할 수 있으며, 송수신 버스의 루프백(Loop Back) 시험을 하는 동시에 소형이며 가격이 싸게 하는 비동기전송모드 셀 스위칭 회로를 제공하는 것이 그 목적이다.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 비동기전송모드 교환기의 셀 스위칭 회로에 있어서, 상기 비동기전송모드 셀신호를 정합상태로 수신하고 스위칭되는 셀신호를 정합상태로 송신하는 에이티엠 정합부와;상기 셀 신호를 인가받아 전송되는 버스를 중재하는 버스 중재부와, 셀 헤드의 오류를 정정하는 헤드 정정부와, 상기 에이티엠 정합부로부터 수신되는 셀의 수신경로를 확인하는 수신경로확인부와, 상기 수신되는 셀의 전송 목적지 경로를 확인하는 송신경로확인부와, 전송되는 데이터를 유토피아 방식에 일치하도록 변환하는 유토피아변경부와, 송수신 버스의 운용상태를 시험하는 루프백부로 구성된 에이피시부와; 상기 에이피시부가 에이티엠 인터페이스부로부터 수신하는 비동기전송모드 셀의 수신경로 데이터를 저장하는 수신캠부와; 상기 에이피시부가 스위칭하여 송신하는 비동기전송모드 셀의 전송목적지에 대한 송신경로 데이터를 저장하는 송신캠부가 포함되어 이루어지는 구성을 특징으로 한다.

도1 은 종래 기술에 의한 비동기전송모드 교환기의 스위칭 회로 기능 구성도 이고,

도2 는 본 발명에 의한 비동기전송모드 셀 스위칭 회로의 기능 블록도 이다.

** 도면의 주요 부분에 대한 부호 설명 **

10 : CRAM 20 : VCRAM

30 : PRAM 40 : BRAM

50,70 : APC부 60,65 : ATM I/F부

71 : 버스중재부 72 : 헤드정정부

73 : 스위칭제어부 74 : 수신경로확인부

75 : 송신경로확인부 76 : 루프백부

77 : 유토피아변경부 80 : 수신캠부

90 : 송신캠부

이하, 본 발명에 의한 비동기전송모드 셀 스위칭 회로를 첨부된 도2를 참조하여 설명한다.

본 발명을 설명하기 위하여 첨부된 것으로, 도2 는 본 발명에 의한 비동기전송모드 셀 스위칭 회로의 기능 블록도 이다.

상기 도2 를 참조하면, 본 발명에 의한 비동기전송모드(ATM) 셀(Cell) 스위칭(Switching) 회로는, 비동기전송모드(ATM) 교환기의 셀 스위칭 회로에 있어서, 에이티엠 정합부(65)를 통하여 수신되는 비동기전송모드 셀(ATM Cell) 신호의 수신경로 데이터를 상기 교환기의 중앙제어부에 의하여 인가받고 저장하는 수신캠(RX CAM)부(80)와,

상기 에이티엠 정합부(65)를 통하여 수신되고 스위칭(Switching)되어 송신(TX)되는 비동기전송모드 셀의 최종 전송목적지에 대한 경로 데이터를 상기 교환기의 중앙제어부에 의하여 인가받고 저장하는 송신캠(TX CAM)부(90)와,

비동기전송모드 셀을 수신하여 전송되는 버스를 중재하고 헤드오류를 정정하며, 목적지까지의 전송경로를 설정하는 동시에 버스의 상태 시험 및 유토피아 정합을 위한 유토피아 변경을 하는 것으로, 수신되는 비동기전송모드(ATM) 셀(Cell)이 각 채널별로 다수인 경우, 소정의 설정된 채널 순서에 의하여 각 ATM 셀이 충돌 없이 차례로 수신되도록 수신버스의 점유 및 사용을 제어하는 버스중재부(71); 수신되는 비동기전송모드 셀의 53 바이트(Byte) 중에서 오버헤드(Over Head) 정보가 기록되는 5 바이트(Byte)의 헤드(Head) 바이트를 검색하여 오류(Error)를 정정하는 헤드정정부(HEC: Head Error Controller)(72); 수신(RX)되는 비동기전송모드(ATM) 셀(Cell)이 정상적인 경로(Path)를 통하여 수신되었는지를 확인하기 위하여 상기 수신캠부(80)로부터 해당 경로 데이터를 읽는 수신경로확인부(74); 스위칭되어 송신(TX)되는 비동기전송모드 셀(ATM Cell)의 최종 목적지 경로를 확인하기 위하여 상기 송신캠부(90)로부터 해당 경로 데이터를 읽는 송신경로확인부(75); 유토피아(UTOPIA) 방식에 의하여 전송되는 데이터 길이가 L1 방식 또는 L2 방식으로 상이할 경우 상기 데이터의 길이가 해당 유토피아 L1 또는 L2에 일치하도록 변환(Conversion) 하여 정합시켜주는 유토피아변경부(77); 데이터가 전송되는 데이터 송수신버스(TX/RX Bus)의 정상운용상태를 시험(Test)하는 루프백(Loop Back)부(76); 상기 각 기능부를 감시 및 제어하고, 각 ATM Cell의 해당 경로데이터에 의하여 ATM Cell을 최종 목적지로 전송되도록 경로설정을 하는 스위칭제어부(73)로 이루어지는 에이피시(APC)부(70)와,

상기 에이피시(APC)부(70)와 접속되어 비동기전송모드 셀을 정합(Matching) 상태로 송수신하는 에이티엠 정합(ATM I/F)부(65)가 포함되어 이루어지는 구성이다.

이하, 상기와 같은 구성의 본 발명에 의한 비동기전송모드 셀 스위칭 회로를 첨부된 도2를 참조하여 상세히 설명한다.

비동기전송모드 교환기의 해당 경로(Path)를 통하여 수신되는 53 바이트(Byte)의 ATM Cell 신호는 에이티엠 정합부(65)를 통하여 정합상태로 수신되고, 수신 버스(RX Bus)를 통하여 상기 에이피시(APC)부(70)에 인가된다.

이때, 상기 비동기전송모드 교환기의 중앙제어부는 상기 수신되는 ATM Cell 신호가 가입자로부터 수신된 경로와 스위칭되어 최종목적지로 전송될 경로의 정보를 상기 수신캠(Rx CAM)부(80) 및 송신캠(Tx CAM)부(90)에 각각 별도로 기록 저장한다.

상기 APC부(70)는 상기 수신버스(Rx Bus)를 통하여 수신되는 53 바이트(Byte)의 ATM Cell을 버스중재부(71)와 헤드정정부(72)에 동시 인가한다.

상기 버스중재부(71)에서는 총 32개의 경로(Path) 또는 채널(Channel)을 통하여 동시에 다수의 경로로부터 ATM Cell이 수신되는지를 검출한다.

상기 버스중재부(71)에 의하여 하나의 경로(Path)로부터 ATM Cell이 수신되는 것으로 검출되는 경우는, 스위칭제어부(73)의 제어에 의하여 상기헤드정정부(72)가 해당 ATM Cell을 수신하고, 다수의 경로(Path)로부터 다수의 ATM Cell이 동시에 수신되는 경우, 상기 스위칭 제어부(73)는 설정된 소정의 채널 우선순위에 의하여, 우선순위가 높은 채널 또는 경로를 통하여 수신되는 ATM Cell 신호를 먼저 상기 헤드정정부(72)에서 수신하도록 한다.

상기 헤드정정부(72)는 수신되는 53 바이트(Byte)의 ATM Cell 중에서 처음 5 바이트(Byte)의 헤드부분을 검출하여 오버헤드 데이터에 오류(Error)가 있는지를 확인하고, 오류가 있는 경우는 정정하며, 정정이 불가능한 경우는 해당 ATM Cell을 폐기 처리한다.

상기 헤드정정부(72)에 의하여 53 바이트의 ATM Cell 중에서, 오버헤드 데이터가 기록된 5 바이트의 헤드부분에 오류(Error)가 없거나 정정된 경우, 스위칭제어부(73)에 인가되고, 상기 스위칭제어부(73)는, 상기 헤드부분에 기록된 수신경로 확인 및 전송목적지에 의한 전송경로를 설정하기 위하여, 수신경로확인부(74) 및 송신경로확인부(75)에 해당 목적지 주소를 출력한다.

상기 수신경로확인부(74)는 상기 수신캠부(80)에 해당 수신신호의 수신주소를 입력하므로써, 신호가 수신되는 경로를 확인하여 주고, 송신경로확인부(75)는 상기 스위칭제어부(73)로부터 인가된 비동기전송모드 셀(ATM Cell)이 목적지까지 전송되기 위하여 경유하는 가상채널/가상경로(VC/VP: Virtual Channel/Virtual Path)를 확인하기 위하여, 상기 송신캠부(90)에 해당 신호의 전송목적지 주소를 인가하므로써, 상기 송신캠부(90)에 기록된 가상채널/가상경로 데이터를 읽어 상기 스위칭제어부에 출력한다.

상기와 같이 전송될 가상채널/가상경로가 확인된 해당 ATM Cell은 상기 스위칭제어부(73)에 의하여 스위칭(Switching) 되고, 상기 스위칭(Switching)된 경로 또는 채널을 통하여 전송한다.

상기와 같이 스위칭제어부(73)로부터 가상채널/가상경로로 스위칭되어 출력된 ATM Cell은 유토피아변경부(77)에 의하여 해당 유토피아로 변경된다,

즉, 일 예로써, 데이터를 전송하는 채널/경로의 유토피아(Utopia)가 16 비트(Bit)를 데이터 단위로 하는 L2 방식이며, 송신되는 ATM Cell은 8 비트(Bit) 데이터 단위의 Utopia L1 방식으로 입력되는 경우, 상기 Utopia L1을 Utopia L2 방식으로 변경하여 전송하며, 상기의 반대 방향인 Utopia L2를 Utopia L1 으로도 변경 할 수 있고, 본 발명에서는 Utopia L2 방식으로 전송되는 것으로 한다.

상기와 같이 유토피아변경부(77)에 의하여 데이터 단위의 길이가 수정되면, 송신버스(TX Bus)를 통하여 출력되고, 상기 ATM I/F부(65)에 의하여 정합상태로 입력되므로써, 해당 경로에 정합상태로 출력된다.

상기 스위칭제어부(73)는 상기와 같이 ATM Cell이 송수신 되는 송신버스(TX Bus)와 수신버스(RX Bus)의 운용 상태가 정상인지를 확인하기 위하여 해당 버스를 시험(Test)할 필요가 있는데, SAR 기능을 이용하여 IPC 시험을 한다.

상기 SAR기능에 의한 IPC 시험은, 스위칭제어부(73)에 의하여, 시험용 ATM Cell을 분리(Segmentation)하여 송신버스(TX Bus)를 통하여 출력하고, 상기 루프백부(76)를 통하여 수신하며. 상기 수신된 ATM Cell을 다시 조립(Reassembling)하므로써, 송신한 ATM Cell과 동일한지를 판단하므로써, 상기 송신버스가 정상적으로운용되는지를 확인하는 것이다.

수신버스(RX Bus)가 정상적으로 운용되는지를 확인하는 경우에도, 상기와 같은 방법을 사용하며, 송수신버스의 전체를 동시에 확인하는 경우는 송신버스 또는 수신버스 어느 한쪽으로 상기 시험용 ATM Cell 데이터를 분리하여 송신하고, 상기의 반대편 버스를 통하여 수신하여 다시 조립하므로써, 송수신버스가 모두 정상적으로 운용되는지를 확인하게 된다.

상기 송신버스(TX Bus)를 통하여 ATM Cell 데이터가 입력되는 경우는, 유토피아 변경부(77)를 경유하여 상기 스위칭제어부(73)에서 직접 입력하고, 상기 스위칭제어부(73)에 의하여 5 바이트의 헤드 데이터가 상기 송신경로확인부(75)에 출력된다.

상기 송신경로확인부(75)는 송신버스(Rx Bus)를 통하여 수신된 비동기전송모드 셀(ATM Cell) 신호가 스위칭(Switching)되어 전송되어야 하는 가상채널/가상경로(VC/VP)의 해당 데이터를 상기 송신캠부(90)로부터 읽고, 상기 읽은 가상채널/가상경로데이터를 상기 스위칭제어부(73)에 인가하므로써, 해당 경로로 스위칭되어 수신버스(RX Bus)로 출력되고, 상기 에이티엠 정합부(ATM I/F)(65)를 통하여 정합(Matching)된 상태로 해당 경로를 통하여 전송목적지로 전송된다.

따라서, 상기와 같은 구성의 본 발명은 메모리로써, 송신캠부(80)와 수신캠부(90)만을 사용하므로 크기 또는 부피가 작아지는 동시에 가격이 싸지는 장점이 있다.

또한, APC부(70)는 PGA(Programmable Gate Array) 또는 FPGA(Field PGA)를이용하여 자체 제작할 수도 있으므로, 가격이 비교적 싸게 소요되고 수급을 원활하게 하는 동시에 과중한 재고의 부담을 갖지 않아도 된다.

상기와 같은 본 발명은 상기 실시 예 및 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명의 기술분야에서 통상의 지식을 가진 자에 의하여 명백하다.

상기와 같은 구성의 본 발명 기술은, 비동기전송모드 셀 스위칭 회로의 크기를 작게하는 동시에 가격을 저렴하게 하므로써, 제품을 소형으로 하고 싸게 하는 효과가 있다.

또한, 스위칭 회로를 원활하게 확보하므로써, 제품의 공급을 확대하는 효과가 있다.

Claims (2)

1. 비동기전송모드 교환기의 셀 스위칭 회로에 있어서,

   상기 비동기전송모드 셀신호를 정합상태로 수신하고 스위칭되는 셀신호를 정합상태로 송신하는 에이티엠 정합부와;

   상기 셀 신호를 인가받아 전송되는 버스를 중재하는 버스 중재부와, 셀 헤드의 오류를 정정하는 헤드 정정부와, 상기 에이티엠 정합부로부터 수신되는 셀의 수신경로를 확인하는 수신경로확인부와, 상기 수신되는 셀의 전송 목적지 경로를 확인하는 송신경로확인부와, 전송되는 데이터를 유토피아 방식에 일치하도록 변환하는 유토피아변경부와, 송수신 버스의 운용상태를 시험하는 루프백부로 구성된 에이피시부와;

   상기 에이피시부가 에이티엠 인터페이스부로부터 수신하는 비동기전송모드 셀의 수신경로 데이터를 저장하는 수신캠부와;

   상기 에이피시부가 스위칭하여 송신하는 비동기전송모드 셀의 전송목적지에 대한 송신경로 데이터를 저장하는 송신캠부가 포함되어 이루어지는 구성을 특징으로 하는 비동기전송모드 셀 스위칭 회로.
2. 청구항 1에 있어서, 상기 에이피시부는,

   상기 비동기전송모드 셀을 수신하여 목적지로 전송되도록 경로 설정을 하고, 각 기능부를 감시 및 제어하는 스위칭제어부를 더 포함하여 이루어진 것을 특징으로 하는 비동기전송모드 셀 스위칭 회로.