KR100705569B1 - 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한신호 경로 검증 장치 및 그 방법 - Google Patents

Abstract

본 발명은 ATM 셀 버스와 연결된 AAL(ATM Adaptation Layer) 경로와 TSI(Time Slot Interchange)를 보유하는 유닛에서 AAL 경로상의 이상 유무를 다른 계측 장비를 이용하지 않고 유닛 내에서 자가 테스트 할 수 있는 장치 및 방법에 관한 것으로, 본 발명의 일 측면에 따른 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법은, 메시지 모드로 설정된 TSI에 지정된 검증치를 입력하고, 입력된 값이 상기 유닛의 외부 ATM 셀 버스에서 루프백 되어 상기 TSI로 수신되도록 AAL 검증 경로를 설정하는 단계; 와 상기 입력 검증치와 상기 루프백되어 수신되는 출력 검증치를 비교하여 AAL 경로의 정상 유무를 판단하는 단계를 포함한다.

Description

타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치 및 그 방법{Apparatus and Method for Testing Signal Path Using Data Memory in Time Slot Interchange Device}

도 1은 종래 기술에 따라 AAL1 경로의 정상 유무를 검증하기 위한 장치 연결 블록 구성을 나타낸 도면.

도 2는 본 발명에 따른 TSI 디바이스의 데이터 메모리 영역을 이용한 경로 검증 시험에 있어서 신호의 전달 경로를 나타낸 도면.

도 3은 본 발명에 따른 경로 시험에 있어서 TSI 디바이스의 동작 흐름을 나타낸 도면.

도 4는 본 발명에 따른 TSI 디바이스의 메시지 모드를 이용한 AAL1 경로 검증의 구체적인 절차의 바람직한 일 실시예를 나타낸 도면.

*도면의 주요 부분에 대한 부호의 설명*

100 : AAL&TSI 유닛 110 : AAL1 변환기

120 : TSI(Time Slot Interchange) 121 : 커넥션 메모리 영역

122 : 데이터 메모리 영역 200 : 변환 유닛

300 : ATM 계측 장치

본 발명은 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치 및 그 방법에 관한 것으로, 보다 구체적으로는 ATM 셀 버스와 연결된 AAL1(ATM Adaptation Layer 1) 경로와 TSI(Time Slot Interchange) 디바이스를 보유하는 유닛에서 AAL1 경로상의 이상 유무를 다른 계측 장비를 이용하지 않고 유닛 내에서 자가 테스트 할 수 있는 장치 및 방법에 관한 것이다.

ATM 교환은 저속도 통신이나 정보량이 적은 통신에서부터 고속 광대역 통신에 이르기까지 통신 중에도 대역폭을 자유롭게 변경할 수 있는 기술이다. ATM에서는 송신측의 단말에서 수신측의 단말로 보내는 정보를 48바이트씩 나누고 수신처 Label(표지)정보에 5바이트의 헤더를 덧붙여, 합계 53바이트의 고정길이를 가진 셀(CELL)이라고 하는 단위로 정보를 보낸다. 이것은 마치 48바이트 길이의 정보다발에 5바이트의 꼬리표가 붙은 것과 같다.

AAL(ATM Adaptation Layer)은 데이터 링크 계층의 서비스 의존형 서브 계층으로, 다양한 애플리케이션에서 데이터를 받아 그 데이터를 48 바이트 ATM 페이로드 세그먼트 형태로 ATM 계층에 올려놓는 역할을 한다. AAL은 CS와 SAR이라는 두 개의 서브 계층으로 구성돼 있다. AAL들은 사용된 송수신 타이밍, CBR을 사용하느냐 VBR을 사용하느냐 여부, 연결 지향 모드 데이터 전송에서 사용하느냐, 비연결(connectionless) 모드 데이터 전송에서 사용하느냐 여부 등을 기초로 서로 구분이 된다. ITU-T가 권장하는 네 가지 AAL 유형은 AAL1, AAL2, AAL3/4, AAL5 등이다.

AAL1은 ITU-T에서 권장하는 네 가지 AAL 중의 하나로, 압축하지 않은 비디오나 그 외의 등시성 트래픽과 같이 일정한 비트 속도를 요구하는 시간 지연에 민감한 연결 지향적 서비스에서 사용된다.

AAL2는 일부 등시성 비디오나 음성 트래픽과 같은, 가변 비트 속도를 지원하는 연결형 서비스에서 사용되며, AAL3/4는 비 연결형 방식 링크와 연결형 링크를 모두 지원하지만, 주로 ATM 네트워크를 통한 SMDS 패킷 전송에서 사용된다.

AAL5는 연결 지향적 VBR 서비스를 지원하며 전형적인 IP over ATM 트래픽이나 LANE 트래픽의 전송에서 주로 사용된다. AAL5는 SEAL을 사용하며 현재의 AAL 권고 중에서 가장 덜 복잡한 것이다. AAL5에서는 대역폭 오버헤드가 낮아지고 프로세싱 요구 조건이 보다 단순해진 대신, 대역폭 용량이나 오류 복구 기능은 줄어들었다.

지금까지의 교환방식으로는 패킷 교환 방식과 회선교환 방식이 사용되어 왔다. 먼저 회선교환은 일정한 속도로 장시간 통신하는 데는 적합하지만, 문제는 정보가 있든 없든 한번 정해진 타임 슬롯은 언제나 그 이용자가 사용해야 한다는 것이다. 바꾸어 말하자면, 일정한 정보량의 통신을 하고 있을 때 외에는 낭비될 수 있다는 것이다. 또 여러 가지로 통신속도가 다른 단말이나 통화 중에 통신속도를 바꾸어야 하는 통신의 경우, 그리고 정해져 있는 최저속도 보다 더 낮은 속도의 통신일 경우에도 적합하지 않다. 그래서 회선교환 방식은 전화망에서 사용되고 있을 뿐이다.

패킷 교환은 이용자로부터 전송되어 온 패킷을 일단 패킷 교환기 안의 프로세서에 넣고 헤더부를 소프트웨어로 해독하여 라우팅(어디로 보내면 좋은지 등의 통신 경로를 선택하는 일) 등을 행하는데, 패킷의 크기는 128 - 4,096 바이트 범위의 가변길이를 가지고 있어 정보의 성질이나 속도에 따라 임의로 설정할 수 있는 유연성을 가지고 있다.

그러나 패킷 교환은 정보를 소프트웨어로 해독, 처리하므로 프로세서의 성능에 따라 전송시간 등이 크게 제한된다. 또한 패킷 교환(X.25)에서는 오류 정정이나 오류 재전송 등의 절차를 마련해 놓고 그것을 각 교환기마다 처리하기 때문에 소프트웨어의 부담이 크다.

따라서 패킷 교환의 전송 능력은 수 Mbps정도이고, 어떤 네트워크 내에 집중적으로 데이터가 전송되어, 교환기 등에서 이들 데이터를 모두 처리하지 못하는 데이터의 폭주 시에는 전송시간의 변동이 매우 커지게 된다. 이러한 여러 가지 특징으로 패킷 교환은 데이터 통신에 이용되어 왔다.

ATM 교환은 패킷 교환방식과 마찬가지로 패킷(ATM에서는 이것을 CELL이라고 한다)을 사용하지만 그 길이가 53바이트로 고정되어 있다. 또한 회선 교환 방식처럼 통신경로나 타임 슬롯과 같은 번호를 미리 정하여 하드웨어를 통해 통신경로를 선택한다. 말하자면, ATM은 회선교환과 패킷 교환의 중간적 교환방식이다.

그럼, ATM 교환의 원리에 대해 간단히 살펴보기로 한다.

B-ISDN(Broadband-ISDN: 광대역 ISDN)에서는 저속에서 초고속까지의 광범위한 정보를 다룰 필요가 있는데, 그 방식으로 ATM 교환방식이 고려되고 있다. ATM교환 방식은 53바이트 고정 길이의 셀(Cell)이라고 하는 패킷을 기본으로 한다. 53바이트의 셀은 수신처 레이블 정보 등의 제어 정보나 라우팅 정보 등을 포함하는 5바이트의 헤더와 48바이트의 정보로 구성되어 있다.

ATM 교환은 회선 교환과 마찬가지로 사전에 접속회선마다 헤더 내 번호를 정해둔다. 즉 경로와 각 중계 구간에서 쓸 번호를 미리 정해두며, 이 번호는 가상 채널 식별자(VCI: Virtual Channel Identifier)라고 불린다. 각 데이터는 가상 패스 속에 다중화되어 있는 가상 채널을 이용하여 전송되는데, ATM 네트워크 속에서는 몇 가지 가상 패스가 설정되고, 그 가상 패스마다 실제로 데이터를 보내는 가상 채널이 몇 개쯤 설정된다.

이 때문에 셀의 헤더 부분에는 어떤 가상 패스를 사용하는지를 식별하기 위한 가상패스식별자와 가상 패스 중 어떤 가상 채널을 이용하여 데이터를 전송하는 것이 좋을지의 여부를 식별하기 위한 가상채널식별자를 두고 있다. 가상패스식별자와 가상채널식별자는 어떤 가상 패스와 가상 채널을 선택하여 상대와 통신할 것인가를 정하는 부분이기 때문에, 라우팅 비트(통신 경로를 선택하기 위한 비트)라고 불리기도 한다.

ATM 교환기에서는 셀 헤더만을 보고 하드웨어에 의해 라우팅하며, 어떤 순간에도 하나의 가상 채널 식별자를 둘 이상의 커넥션에서 쓸 수 없으므로 한 커넥션 이 종료된 다음에야 동일한 가상 채널 식별자를 다른 커넥션에서 이용할 수 있다.

ATM 교환 방식에서는 셀의 길이가 고정되어 있지만, 고속이면서 정보량이 많은 통신에서는 다량의 셀로, 반대로 저속이면서 정보량이 적은 통신에서는 소량의 셀로 통신한다. 즉 필요한 때 필요한 수만큼 셀을 전송함으로써 자유로운 대역의 통신을 가능하게 한다.

도 1은 종래 기술에 따라 AAL1 경로의 정상 유무를 검증하기 위한 장치 연결 블록 구성을 나타낸다.

도 1의 구성을 살펴보면, TSI(Time Slot Interchange : 타임슬롯 인터체인지) 디바이스와 AAL1 변환기를 포함하는 AAL&TSI 유닛(100)에 변환 유닛(200)이 접속되어 있으며, 변환 유닛(200)에 ATM 계측 장치(300)가 연결되어 있다. 즉, AAL&TSI 유닛(110)으로부터 ATM 셀 버스를 통해 수신되는 ATM 신호를 SDH(Sonet Digital Hierarchy) 계열의 STM1 또는 PDH (Plesiochronous Digital Hierarchy) 계열의 DS3(Digital Signal Level 3) 신호로 변환시키는 변환 유닛(120)을 중간 인터페이스 장치로 배치하고 변환 유닛(120)에 ATM 계측 장치(130)를 연결하는 구성을 취하고 있다.

AAL&TSI 유닛(100) 내부에 위치하는 AAL1 변환기는 외부 ATM 셀 버스 상을 오가는 ATM 신호와 내부의 TDM 신호를 상호 변환해 주는 역할을 담당하며, TSI 디바이스는 일종의 TDM 스위치의 역할을 한다.

변환 유닛(200) 내의 광/PDH 변환기, ATM 변환기, UNI(User Network Interface)는 SDH나 PDH를 ATM으로 변환하거나 ATM을 SDH나 PDH로 변환한다. 여기서, ATM 계측 장치(300)와 변환 유닛(200) 사이의 STM1 신호는 SDH 계열이고, DS3은 PDH 계열의 신호이다.

도 1에서 보는 바와 같이 일반적으로 셀 버스와 연결된 AAL1 경로와 TSI 디바이스를 가지고 있는 유닛 내의 AAL1 경로의 정상 유무를 검증하기 위해서는, 셀 버스에서 삽입/추출되는 AAL1 신호를 STM(Synchronous Transfer Mode 1) 또는 DS3으로 변환시켜 주는 또 다른 유닛(200)의 STM1 또는 DS3 포트에 ATM 계측 장치(300)를 연결한 후 AAL1 또는 TSI 디바이스에서 루프백(loopback)하여야 경로의 정상 여부의 확인이 가능하다.

도 1의 구성을 통해 살펴본 바와 같이, 종래에는 ATM 셀 버스와 AAL1로 연결된 경로와 TSI만을 가진 유닛의 AAL1 경로를 검증하려면 ATM 셀 버스와 STM1 또는 DS3으로 변환하는 별도의 인터페이싱 변환 유닛과 별도의 ATM 계측 장치가 필요하였다.

즉, AAL 경로 검증을 위해 부가적으로 사용되어야 하는 장치가 많아 번거로울 뿐만 아니라 비용적인 측면에서도 효과가 많이 떨어지는 단점을 지니는 것이 사실이었다. 여기서, 별도의 인터페이싱 변환 유닛이나 ATM 계측 장치를 사용하지 않고 해당 유닛의 AAL 경로를 검증하는 방법의 필요성이 나타나게 된다.

본 발명은 상기의 문제점을 해결하기 위해, 유닛 내의 AAL 경로의 정상 여부 를 검증하기 위해 별도의 ATM 계측 장치 또는 이를 위한 인터페이싱 장치의 사용 없이 해당 유닛에 포함된 TSI 디바이스를 이용해 AAL 경로의 이상 여부를 검증할 수 있도록 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치 및 그 방법을 제공함을 그 목적으로 한다.

본 발명의 일 측면에 따른 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법은, 메시지 모드로 설정된 TSI 디바이스에 지정된 검증치를 입력하고, 입력된 값이 상기 유닛의 외부 ATM 셀 버스에서 루프백되어 상기 TSI 디바이스로 수신되도록 AAL 검증 경로를 설정하는 단계; 와 상기 입력 검증치와 상기 루프백 되어 수신되는 출력 검증치를 비교하여 상기 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 상기 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 상기 AAL 경로가 정상이 아닌 것으로 판단하는 단계를 포함한다.

상기 AAL 검증 경로 설정 단계는, 상기 지정 검증치를 입력받은 상기 TSI 디바이스로부터 출력되는 신호를 수신한 상기 AAL 변환기가 상기 신호를 ATM 신호로 변환하여 외부의 ATM 셀 버스로 출력하는 단계; 상기 ATM 셀 버스로 출력된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하는 단계; 및 상기 AAL 변환기가 상기 ATM 셀 버스로부터 수신한 ATM 신호를 TDM 신호로 변환하고 상기 TSI 디바이스로 재 출력하는 단계를 포함한다.

상기 검증치는, 기 설정된 최소치에서 최대치까지 비트 단위로 순차적으로 증가하거나 감소하며 변화하도록 설정되며, 상기 TSI 디바이스의 커넥션 메모리 영 역에 기록되는 것을 특징으로 한다.

또한, 상기 검증치가 입력되는 TSI 디바이스 출력 어드레스는 타임 슬롯 단위로 설정되는 것을 특징으로 한다.

상기 AAL 경로 정상 유무 판단 단계는, 상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하는 단계; 상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하는 단계를 포함한다.

상기 AAL 검증 경로 설정 단계와 상기 AAL 경로 정상 유무 판단 단계는, 상기 검증치가 최대치에 이르고 TSI 디바이스 출력 어드레스가 종료 지점에 이르기까지, 상기 검증치와 상기 TSI 디바이스 출력 어드레스를 순차적으로 증가 또는 감소하면서 반복되는 것을 특징으로 한다.

상기 TSI 디바이스 출력 어드레스를 증가 또는 감소시키는 경우, 기존의 TSI 디바이스 출력 어드레스의 값은 초기화하는 것을 특징으로 한다.

본 발명의 다른 측면에 따른 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법은, 메시지 모드로 설정된 TSI 디바이스에 지정된 검증치를 입력하고, 입력된 값이 상기 AAL 변환기를 거쳐 상기 유닛의 외부 ATM 셀 버스로 전달하고, 상기 ATM 셀 버스로 전달된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하여, 상기 AAL 변환기를 통해 최종적으로 상기 TSI 디바이스에서 수신하도록 AAL 검증 경로를 설정하는 단계; 와 상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하고, 상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하여 상기 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 상기 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 상기 AAL 경로가 정상이 아닌 것으로 판단하는 단계를 포함한다.

본 발명의 또 다른 측면에 따른 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치는, 메시지 모드 상에서 기 설정되어 입력되는 검증치를 상기 AAL 변환기로 입력시키고 상기 AAL 변환기 및 외부 ATM 셀 버스를 거쳐 재 수신되도록 AAL 검증 경로를 설정하여 상기 AAL 검증 경로를 통해 재 수신되는 신호의 출력 검증치를 상기 입력 검증치와 비교하여 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 상기 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 상기 AAL 경로가 정상이 아닌 것으로 판단하는 TSI 디바이스(Time Slot Interchange Device)를 포함한다.

상기 TSI 디바이스는, 메시지 모드 상에서 상기 지정된 검증치가 기록되는 커넥션 메모리; 와 상기 커넥션 메모리로부터 상기 검증치를 입력받아 출력 어드레스로 유출하는 데이터 메모리를 포함한다.

상기 검증치는, 기 설정된 최소치에서 최대치까지 비트 단위로 순차적으로 증가하거나 감소하며 변화하도록 설정되는 것을 특징으로 한다.

상기 AAL 검증 경로는, 상기 지정 검증치를 입력받은 상기 TSI 디바이스로부터 출력되는 신호를 수신한 상기 AAL 변환기가 상기 신호를 ATM 신호로 변환하여 외부의 ATM 셀 버스로 출력하고, 상기 ATM 셀 버스로 출력된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하며, 상기 AAL 변환기가 상기 ATM 셀 버스로부터 수신한 ATM 신호를 TDM 신호로 변환하고 상기 TSI 디바이스로 재 출력되는 경로로 설정되는 것을 특징으로 한다.

상기 AAL 경로의 정상 유무 판단은, 상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하고, 상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하는 것을 특징으로 한다.

상기 AAL 검증 경로 설정과 상기 AAL 경로의 정상 유무 판단은, 상기 검증치가 최대치에 이르고 TSI 디바이스 출력 어드레스가 종료 지점에 이르기까지, 상기 검증치와 상기 TSI 디바이스 출력 어드레스를 순차적으로 증가 또는 감소하면서 반복되는 것을 특징으로 한다.

또한, 상기 TSI 디바이스 출력 어드레스를 증가 또는 감소시키는 경우, 기존의 TSI 디바이스 출력 어드레스의 값은 초기화하는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 도면을 살펴보면서 구체적으로 설명하기로 한다.

본 발명의 주요 내용은 TSI 디바이스 내의 데이터 메모리 영역을 이용하여 데이터 값의 변화가 AAL1 경로를 거쳐 정상적으로 반영되는지를 확인하여 AAL1 경로의 정상 유무를 판단하는 소프트웨어 프로세싱을 핵심으로 한다.

본 발명은 TSI 디바이스의 데이터 메모리 영역을 활용하여 메시지 모드로 전달한 데이터 값과 AAL1 경로를 경유하여 수신되는 데이터 값을 비교하여 경로의 정상 동작 유무를 결정하는 것을 중심으로 하여 서술할 것이나, AAL 신호 중 AAL1만을 그 대상으로 한 것은 아니며 단지 바람직한 실시예의 한 형태로 AAL1을 예로 드는 것뿐임을 밝혀두고자 한다.

도 2는 본 발명에 따른 TSI 디바이스 데이터 메모리 영역을 이용한 경로 검증 시험에 있어서의 신호의 전달 경로를 나타낸다.

AAL1 변환기(110)는 AAL&TSI 유닛(100) 내부의 TDM 신호와 ATM 셀 버스 상을 오가는 ATM 신호 사이의 변환을 담당하는 역할을 한다. 즉, ATM 셀 버스 상의 ATM 신호가 AAL&TSI 유닛(100)으로 입력되면 TDM 신호로 변환하여 내부 TSI 디바이스(120)로 전송하고, 반대로 AAL&TSI 유닛(100) 내부에서 흐르던 TDM 신호를 ATM 셀 버스로 출력하기 전에 ATM 신호로 변환해 준다.

TSI 디바이스(120)는 시분할 다중화 프레임 내에서 타임 슬롯의 상호 교환을 담당하는 일종의 TDM 스위치의 역할을 한다.

도 2의 구성에 따라 ATM 셀 버스를 통해 AAL1 트래픽이 루프백되어 돌아오도록 설정하고, TSI 디바이스에서 메시지 모드로 임의의 값을 기록한 후, TSI 디바이스로 입력되어 AAL1 변환기를 거치고, ATM 셀 버스에서 루프백되어 다시 TSI 디바이스로 수신되는 값과 이전의 전달된 값을 비교한다면, AAL1 경로의 정상 유무를 확인할 수 있다.

이러한 AAL1 경로 검증시 고려해야 할 사항으로는 아래와 같은 것들을 들 수 있다.

첫째, 경로 검증을 위해 TSI 디바이스로 입력하는 값은 최소치에서 최대치까지 비트 단위로 변화하는 값이어야 한다.

둘째, 전달(Transfer)된(Tx) 값과 수신(Rx)된 값을 비교하는 경우, AAL1 경로 지연 및 TSI 디바이스 동작 지연을 고려하여 일정 시간 후 확인해야 한다.

셋째, 타임 슬롯 단위로 전달한 후 수신된 값이 지정된 타임 슬롯으로만 유입되었는지 확인해야 한다. 즉, 다른 타임 슬롯 영역으로 동일 값이나 쓰레기(garbage) 값이 유입되었다면 AAL1 경로는 비정상 연결 및 비정상 동작한다고 판단한다.

도 3은 본 발명에 따른 경로 시험에 있어서 TSI 디바이스의 동작 흐름을 나타낸다.

TSI 디바이스(120)는 커넥션 메모리 영역(121)과 데이터 메모리 영역(122)을 포함하고 있다.

TSI 디바이스(120)는 N * 64 kbps 스위칭을 담당하는 TDM 스위치의 역할을 하며, TSI 디바이스(120)로부터 직렬 스트림으로 나타나는 데이터는 데이터 메모리 혹은 커넥션 메모리의 내용으로부터 출력되는 것이다.

TSI 디바이스(120)는 커넥션 모드와 메시지 모드를 지원한다. 커넥션 모드에서의 커넥션 메모리의 내용은 각각의 출력 스트림과 채널에 있어, 스위칭 되어야 할 소스 스트림과 채널(데이터 메모리에 저장된)을 의미한다. 한편, 메시지 모드에서는 마이크로프로세서 데이터가 채널당 스트림으로 출력되어 커넥션 메모리에 기록될 수 있다. 이 기능은 외부 회로나 다른 ST-BUS 장치에 제어 정보나 상태 정보를 전송함에 있어 유용하게 사용될 수 있다.

커넥션 메모리 영역(121)은 입력 값(입력 주소에 일대 일로 대응되도록 지정된 값)을 출력 주소에 기록함으로써 경로 연결되어, 지정 주소에 해당하는 데이터 메모리 영역(122)의 입력으로부터 유입되는 데이터가 데이터 메모리 영역의 출력 부분에서 유출될 수 있다. 이를 커넥션 모드라 하며 데이터 메모리 영역(122)의 출력 어드레스에 데이터 메모리 영역(122)의 입력 어드레스를 나타내는 값을 기록하게 된다.

커넥션 메모리 영역(121)에서 이용할 수 있는 또 다른 형태인 메시지 모드를 이용하면 커넥션 메모리 영역(121)에서의 임의의 입력 값을 데이터 메모리 영역(122)의 출력 어드레스로 유출할 수도 있다.

한편, 커넥션 메모리 영역(121)은 쓰기/읽기(Read/Write)가 가능하지만, 데이터 메모리 영역(122)은 읽기만(Read Only) 가능한 것이 특징이다.

또한, 데이터 메모리 영역(122)에서의 데이터의 저장은 모든 데이터 속도에 있어, 수신된 직렬 데이터가 일단 병렬 포맷으로 변환되고 순차적으로 데이터 메모리 영역(122)에 저장되는 순서로 이루어진다.

도 4는 본 발명에 따른 TSI 디바이스의 메시지 모드를 이용한 AAL1 경로 검증의 구체적인 절차의 바람직한 일 실시예를 나타낸다.

AAL1 경로 검증을 위해 우선 출력 어드레스와 검증치를 각각 검증을 위한 시작 어드레스와 검증 최소값으로 세팅하여 경로 검증 초기화를 수행한다(S401). 초기화를 수행한 후에는, 메시지 모드에서 TSI 디바이스(120)의 커넥션 메모리 영역(121)에 지정된 검증치를 기록한다(S402).

이 사이, TSI 디바이스(120)로 입력된 신호가 AAL1 변환기(110)를 거치고 ATM 셀 버스에서 루프백 되어 AAL1 변환기(110), TSI 디바이스(120)를 순차적으로 거쳐 출력된다. 이렇듯 루프백 되는 신호가 최종적으로 TSI 디바이스(120)로 출력되기까지는 일정 시간이 경과하게 되므로, 결과적으로 경로 검증을 위해 TSI 디바이스(120)로 입력한 입력 검증치(Tx 값)과 루프백 되어 수신되는 출력 검증치(Rx 값)를 비교하기 위해서는, 입력한 Tx 값에 대응하는 Rx 값이 수신되는 시간만큼을 기다려야 한다.

즉, 해당 Tx 값을 입력한 시점에서 경과한 시간과 전송 지연 시간(입력 Tx 값이 루프백 되어 수신되기까지의 시간)을 비교하여 경과 시간이 전송 지연 시간에 이르지 못한 경우에는, 비교 절차를 진행하지 않고 기다린다(S403).

시간이 흘러 경과 시간이 전송 지연 시간에 이른 경우에는, TSI 디바이스(120)로 수신되는 Rx 값과 애초에 TSI 디바이스(120)로 입력한 Tx 값을 비교한다(S404). 이때 비교하는 것은 해당 검증치의 지정된 타임 슬롯에서의 값이며, 그 외 영역에서의 값은 비교 대상이 되지 않는다.

Rx 값과 Tx 값이 다른 것으로 나타나면, 이는 AAL1 경로 상에 이상이 있어 입력된 신호가 제대로 루프백 되어 수신되지 않는 것을 의미하므로 에러 메시지 등을 표시하여 관리자에게 알려준다(S411). Rx 값과 Tx 값이 동일하다 하더라도, 지정된 타임 슬롯이 아닌 영역에서 Rx 값이 초기 값이 아닌 값으로 나타나는 경우(S405)에는 AAL1 경로 상에 문제가 있는 것을 의미하므로 역시 에러 메시지를 표시하여 관리자에게 알려준다(S411).

하나의 검증치에 대한 경로 검증을 마치고 나면, 어드레스와 검증치의 값을 순차적으로 증가시켜 상기 검증 절차(S402 ∼ S405)를 반복해야 한다. 즉, 검증치가 설정된 최대값 이상인지 확인하여(S406) 아직 최대값에 이르지 않은 경우에는, 검증치를 증가시킨다(S408). 또한 출력 어드레스도 최종 값(End)에 이르렀는지 확인하여(S407), 아직 그에 이르지 않은 경우 출력 어드레스 값을 증가시키고, 기존의 출력 어드레스로 세팅되었던 어드레스는 초기화시켜 준다(S409). 상기한 바와 같이 새로이 설정된 검증치와 출력 어드레스를 가지고 AAL1 경로에 대한 검증 절차를 반복한다(S402 ∼ S405).

모든 검증 절차가 완료되면 해당 검증 결과를 표시하고(S410), 절차를 종료한다. 한편, 도 4에 도시한 검증 절차에서는 검증을 위한 초기화 단계에서 출력 어드레스를 시작 어드레스로, 검증치를 일정 범위 내의 최소값으로 세팅하고 한 단계가 종료되면 출력 어드레스와 검증치를 증가시켜 가면서 단계를 반복하였다. 하지만 초기화 단계에서 출력 어드레스를 최종 어드레스로, 검증치를 최대값으로 설정하고, 검증치와 출력 어드레스 값을 순차적으로 감소시키면서 단계를 반복하는 방법도 가능하다 할 것이다. 이러한 방법은 절차 흐름을 반대로 하는 것일 뿐, 검증 결과는 동일하게 얻게 된다.

상기 살펴본 바와 같이, 본 발명에서 제시한 실시예는 AAL1 변환기를 포함하는 유닛에서 전개되고 있으나, 본 발명의 범위가 AAL1 신호에만 국한되는 것은 아니며 AAL2, AAL5 등에서도 충분히 적용 가능하다 할 것이다.

본 발명은 AAL 경로와 타임슬롯 인터체인지 디바이스가 존재하는 유닛의 상태를 시험을 위해 별도의 ATM 계측 장치나 인터페이싱 유닛 없이도 TSI 디바이스의 데이터 메모리를 이용해 소프트웨어적으로 AAL 경로를 검증하도록 함으로써, 별도의 계측 장치나 인터페이싱 유닛의 설치에 따른 제반 비용 및 시간을 절약하고, 소프트웨어적인 경로 검증에 따른 관리상의 편의를 도모할 수 있다는 이점을 가진다.

Claims (16)

1. TSI 디바이스(Time Slot Interchange Device)와 AAL(ATM Adaptation Layer) 변환기를 포함하는 유닛의 AAL 경로 검증 방법에 있어서,

   메시지 모드로 설정된 TSI 디바이스에 지정된 검증치를 입력하고, 입력된 값이 상기 유닛의 외부 ATM 셀 버스에서 루프백 되어 상기 TSI 디바이스로 수신되도록 AAL 검증 경로를 설정하는 단계; 와

   상기 입력 검증치와 상기 루프백 되어 수신되는 출력 검증치를 비교하여 상기 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 상기 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 상기 AAL 경로가 정상이 아닌 것으로 판단하는 단계를 포함하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
2. 제 1항에 있어서,

   상기 AAL 검증 경로 설정 단계는,

   상기 지정 검증치를 입력받은 상기 TSI 디바이스로부터 출력되는 신호를 수신한 상기 AAL 변환기가 상기 신호를 ATM 신호로 변환하여 외부의 ATM 셀 버스로 출력하는 단계;

   상기 ATM 셀 버스로 출력된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하는 단계; 및

   상기 AAL 변환기가 상기 ATM 셀 버스로부터 수신한 ATM 신호를 TDM 신호로 변환하고 상기 TSI 디바이스로 재 출력하는 단계를 포함하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
3. 제 1항에 있어서,

   상기 검증치는,

   기 설정된 최소치에서 최대치까지 비트 단위로 순차적으로 증가하거나 감소하며 변화하도록 설정되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
4. 제 1항에 있어서,

   상기 검증치는,

   상기 TSI 디바이스의 커넥션 메모리 영역에 기록되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
5. 제 1항에 있어서,

   상기 검증치가 입력되는 TSI 디바이스 출력 어드레스는 타임 슬롯 단위로 설정되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용 한 신호 경로 검증 방법.
6. 제 1항에 있어서,

   상기 AAL 경로 정상 유무 판단 단계는,

   상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하는 단계; 및

   상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하는 단계를 포함하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
7. 제 1항에 있어서,

   상기 AAL 검증 경로 설정 단계와 상기 AAL 경로 정상 유무 판단 단계는,

   상기 검증치가 최대치에 이르고 TSI 디바이스 출력 어드레스가 종료 지점에 이르기까지, 상기 검증치와 상기 TSI 디바이스 출력 어드레스를 순차적으로 증가 또는 감소하면서 반복되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
8. 제 7항에 있어서,

   상기 TSI 디바이스 출력 어드레스를 증가 또는 감소시키는 경우, 기존의 TSI 디바이스 출력 어드레스의 값은 초기화하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
9. TSI 디바이스(Time Slot Interchange Device)와 AAL(ATM Adaptation Layer) 변환기를 포함하는 유닛의 AAL 경로 검증 방법에 있어서,

   메시지 모드로 설정된 TSI 디바이스에 지정된 검증치를 입력하고, 입력된 값이 상기 AAL 변환기를 거쳐 상기 유닛의 외부 ATM 셀 버스로 전달하고, 상기 ATM 셀 버스로 전달된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하여, 상기 AAL 변환기를 통해 최종적으로 상기 TSI 디바이스에서 수신하도록 AAL 검증 경로를 설정하는 단계; 와

   상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하고, 상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하여 상기 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 상기 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 상기 AAL 경로가 정상이 아닌 것으로 판단하는 단계를 포함하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 방법.
10. AAL 변환기를 포함하는 유닛의 AAL 경로 검증 장치에 있어서,

    메시지 모드 상에서, 기 설정되어 입력되는 검증치를 상기 AAL 변환기로 입력시키고, 상기 AAL 변환기 및 외부 ATM 셀 버스를 거쳐 재 수신되도록 AAL 검증 경로를 설정하여, 상기 AAL 검증 경로를 통해 재 수신되는 신호의 출력 검증치를 상기 입력 검증치와 비교하여 지정된 타임 슬롯에서의 입력 검증치와 출력 검증치가 일치하지 않거나 지정된 타임 슬롯이 아닌 영역에서 초기값이 아닌 출력치가 나타나는 경우에는 AAL 경로가 정상이 아닌 것으로 판단하는 TSI 디바이스(Time Slot Interchange Device)를 포함하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
11. 제 10항에 있어서,

    상기 TSI 디바이스는,

    메시지 모드 상에서 상기 지정된 검증치가 기록되는 커넥션 메모리; 와

    상기 커넥션 메모리로부터 상기 검증치를 입력받아 출력 어드레스로 유출하는 데이터 메모리를 포함하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
12. 제 10항에 있어서,

    상기 검증치는,

    기 설정된 최소치에서 최대치까지 비트 단위로 순차적으로 증가하거나 감소하며 변화하도록 설정되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
13. 제 10항에 있어서,

    상기 AAL 검증 경로는,

    상기 지정 검증치를 입력받은 상기 TSI 디바이스로부터 출력되는 신호를 수신한 상기 AAL 변환기가 상기 신호를 ATM 신호로 변환하여 외부의 ATM 셀 버스로 출력하고, 상기 ATM 셀 버스로 출력된 신호를 루프백 시켜 상기 AAL 변환기로 재 입력하며, 상기 AAL 변환기가 상기 ATM 셀 버스로부터 수신한 ATM 신호를 TDM 신호로 변환하고 상기 TSI 디바이스로 재 출력되는 경로로 설정되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
14. 제 10항에 있어서,

    상기 AAL 경로의 정상 유무 판단은,

    상기 검증치를 입력한 시간부터 경로 시험을 위해 경과한 시간이 전송 지연 시간에 이르렀는지 판단하고,

    상기 경과 시간이 상기 전송 지연 시간에 이른 경우, 지정된 타임 슬롯 상에서 상기 입력 검증치와 상기 출력 검증치를 비교하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
15. 제 10항에 있어서,

    상기 AAL 검증 경로 설정과 상기 AAL 경로의 정상 유무 판단은, 상기 검증치가 최대치에 이르고 TSI 디바이스 출력 어드레스가 종료 지점에 이르기까지, 상기 검증치와 상기 TSI 디바이스 출력 어드레스를 순차적으로 증가 또는 감소하면서 반복되는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.
16. 제 15항에 있어서,

    상기 TSI 디바이스 출력 어드레스를 증가 또는 감소시키는 경우, 기존의 TSI 디바이스 출력 어드레스의 값은 초기화하는 것을 특징으로 하는 타임슬롯 인터체인지 디바이스의 데이터 메모리를 이용한 신호 경로 검증 장치.

Images