KR0168918B1

KR0168918B1 - 비동기 전달 모드 셀 송/수신 기능 시험방법

Info

Publication number: KR0168918B1
Application number: KR1019950034152A
Authority: KR
Inventors: 이미혜; 이호근; 송광석
Original assignee: 양승택; 한국전자통신연구원; 이준; 한국전기통신공사
Priority date: 1995-10-05
Filing date: 1995-10-05
Publication date: 1999-02-01
Also published as: KR970024738A

Abstract

본 발명은, ATM 스위치의 한 링크에서 수신된 셀들을 역다중화 시켜 ATM 셀의 VPI(Virtual Path Identifier) 필드를 이용하여 원하는 프로세서로 전송을 하고, 여러 프로세서로부터 수신된 셀들을 다중화하여 ATM 스위치 링크로 전송하고 자신에게 수신된 제어계 메세지를 이용하여 VPI 테이블을 수정하기도 하는 제어장치의 기본기능을 시험하기 위해 ATM 스위치 링크로부터 셀이 수신되지 않더라도 내부에서 시험용 ATM 셀을 생성하여 시험을 하는 방법을 제공하여, ATM 교환기에서 절대적으로 필요한 셀 다중화/역다중화 기를 시스템에 설치하기 전에 본 발명을 이용하여 그 기능을 충분히 시험함으로써 시스템에서 발생할 수 있는 문제점들을 사전에 예방할 수 있는 효과가 있다.

Description

비동기 전달 모드 셀 송/수신 기능 시험 방법

제1도는 일반적인 ATM 교환기 시스템의 내부 구조도.

제2도는 본 발명이 적용되는 ATM 셀 송신부의 블럭 구성도.

제3도는 본 발명이 적용되는 ATM 셀 수신부의 블럭 구성도.

제4도는 본 발명에 따른 ATM 셀 송/수신 기능을 시험하기 위한 셀 송수신부의 연결 구성도.

* 도면의 주요부분에 대한 부호의 설명

201 : ATM 스위치의 수신 정합부 202 : 시험용 송신 선입선출부

203 : 입력 데이타 선택부 204 : 시험용 송신 FIFO 유효 신호 알림부

205 : 쉬프트 레지스터 206 : VPI 테이블 저장부

207 : 프로세서 셀 전송부 208 : 로칼 프로세서

209 : 송신 프로세서 링크 210 : IPC 송신 프로세서 링크

301 : 프로세서 셀 수신부 302 : 출력 데이타 선택부

303 : 시험용 수신 선입선출부 304 : ATM 스위치 송신 정합부

305 : 수신 프로세서 링크 306 : IPC 수신 프로세서 링크

본 발명은 광대역 종합 정보 통신망의 구현을 위한 ATM(Asynchronous Tfer Mode) 교환기내의 분산된 프로세서들이 ATM 스위치 링크를 이용하여 제어계 메시지를 주고 받는 프로세서간의 통신을 중재하는 ATM 셀 송/수신 기능 시험방법에 관한 것이다.

ATM 스위치 링크는 데이타 전송율이 155 Mbps의 고속임에도 불구하고 일반적으로 제어계 프로세서간의 베시지 전송은 저속통신이다. 향수 저속통신을 원하는 프로세서가 늘어날 경우 프로세서 갯수만큼 ATM 스위치 포트를 할당 받는 것은 자원면에서 좋은편이 아니다. 즉 다수개의 저속 프로세서 통신망이 한 개의 스위치링크를 공유하여 사용하려면 다중화/역다중화 장치가 절대적으로 필요하게 된다. 그리고 이와 더불어 셀 다중화/역다중화 장치를 설치하기 전에 시스템의 문제점들을 사전 점검하기 위한 시험장치 및 방법의 개발이 요구되고 있다.

따라서, 본 발명은 상기와 같은 요구점을 해결하기 위하여 안출된 것으로서, ATM 교환기에 보드를 실장하기 전에 보드의 정상상태를 시험함에 있어, 소프트웨어적으로 원하는 형태의 시험셀을 선택하여, 시스템 동작상태가 아닌 오프-라인(off-line) 상태에서 시스템 동작시 수행해야 할 기능을 미리 확인할 수 있는 비동기 전달 모드 셀 송/수신 기능 시험방법을 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위하여 본 발명은, 시스템 동작시 수행해야 할 기능을 미리 확인하기 위한 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 송/수신 기능 시험방법에 있어서, 시혐용 ATM 셀을 생성하되, 시험하고자 하는 프로세서 링크를 유효화 시키는 비트 맵 데이타가 저장된 VPI(Virtual Path Identifier) 테이블 저장 수단의 어드레스를 ATM 셀의 VPI 필드 영역에 저장하는 제1단계 ; ATM 셀 및 라우팅 정보를 포함하여 유효 데이타를 모두 저장한 후, 시험용 송신 FIFO(First In First Out) 유효신호 알림수단을 활성화하여, 시험용 셀을 프로세서 링크로 전송하기 위하여 쉬프트 레지스터에 저장하는 제2단계; 전송되는 셀 내의 VPI 필드의 데이타를 근간으로 하여 VPI 테이블 저장수단에 저장된 라우팅 비트 맵 데이타를 셀 전송수단으로 전송하여 쉬프트 레지스터에 저장된 데이타가 프로세서 셀 전송수단을 거쳐 원하는 송신 프로세서 링크로 전송되게 하는 제3단계; 셀 수신수단의 해당 프로세서로 수신되는 시험용 셀이 수신되면, 상기 시험용 셀이 프로세서 셀 수신수단을 거쳐 출력 선택수단에 의해 선택되어 출력된 후, 시험용 수신 FIFO에 저장되게 하는 제4단계; 및 상기 시험용 셀을 전송한 후 일정 시간 후에 시험용 수신 FIFO를 억세스하여 전송한 셀 값과 비교하여 데이타 송신 및 수신 기능을 확인하는 제5단계를 포함한다.

또한, 본 발명은, 동작시에 내부 로칼 프로세서에 의해 VPI값에 따른 라우팅 비트 맵이 초기화되고, 수신된 ATM 셀의 VPI 필드값이 실질적으로 255인 경우, VPI테이블 수정용 메세지인 자신의 IPC(Interprocessor Communication) 데이타로 인식하여, 셀 송신수단의 프로세서 셀 전송수단을 거쳐 IPC 송신 프로세서 링크로 ATM 셀이 수신되면, 수신된 데이타에 따라 VPI테이블 저장수단을 수정하는 제6단계; 상기 시험용 ATM 셀을 이용하여VPI 테이블 수정을 요구한 후, 테이블을 읽어서 제대로 수정되었는지를 확인하는 제7단계; 및 ATM 스위치 링크로 셀이 전송되었는지를 확인하기 위해, 셀 수신수단의 IPC 수신 프로세서 링크에 VPI 필드를 실질적으로 255로 채운 시험용 ATM 셀을 실어 프로세서 셀 수신수단을 거쳐서 ATM 스위치 링크 송신수단으로 셀을 전송하여, 스트랩으로 연결된 ATM 스위치 링크 수신 수단으로 루프백(loop back)되어 돌아온 셀이 다시 상기 VPI 필드와 IPC 송신 프로세서 링크에 의해 수신이 되는지를 확인하는 제8단계를 더 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.

제1도는 일반적인 ATM 교환기의 내부 시스템의 구성도로서, ATM 스위치(101)와, 셀 송수신부(102), 프로세서(103)로 이루어져, 가입자(104)와의 연결 관계를 나타낸 것이다.

분산된 프로세서(103)는 동일 ATM 스위치(101)내에 있는 모든 자원을 각 기능별로 구분하여 제어를 한다. 제1도에서 분산된 프로세서가 각 서브시스템의 제어 및 상태 정보를 다른 프로세서에게 주고 받는 기능을 프로세서간 통신이라 한다. 제1도에서 각 기능별로 늘어난 프로세서에게 각각 스위치 링크(105)를 한 개씩 할당하는 것은 자원면에서 비효율적이다. 따라서, 본 발명이 적용되는 장치에서는 각 서브시스템에 속한 프로세서 군은 한 개의 셀 송신부/수신부(102)를 통하여 서로간의 메시지를 교환하도록 설계되어 있다.

제2도는 본 발명의 실현을 위해 시험용 ATM 셀을 생성하여 시험하고자 하는 프로세서 링크로 이를 송신하는 부분을 나타내며, 제3도는 역으로 해당 프로세서 링크로부터 ATM셀을 수신하는 부분을 나타내고, 제4도는 본 발명에 따른 시험을 수행하기 위한 셀 송수신부의 연결 구성도를 나타낸다.

본 발명은 셀 송신부(200)와 셀 수신부(300)에 적용되되, 이중 셀 송신부(200)는 스위치 링크와 정합하기 위한 ATM 스위치 수신 정합부(201)와, 시험용 ATM 셀 데이타 저장을 위한 시험용 송신 선입선출부(FIFO : First In First Out)(202)와, ATM 스위치 수신 정합부(201)와 선입선출부(202)로부터 입력된 데이타를 선택하는 입력 데이타 선택부(203)와, 선입선출부(202)의 데이타가 유효함을 알리기 위한 시험용 송신 FIFO 유효 신호 알림부(204)와, 입력 데이타 선택부(203)에서 선택된 유효 ATM 셀을 원하는 프로세서 링크로 라우팅하기 위해 VPI(Virtual Path Identifier)테이블을 이용하여 데이타를 전송하기 전까지 이를 임시로 저장하기 위한 쉬프트 레지스터(205), 원하는 프로세서 링크로의 라우팅을 위한 비트 맵 정보를 저장하고 있는 VPI 테이블 저장부(206)와, 쉬프트 레지스터(205)에서 쉬프트된 데이타를 프로세서 링크로 전송하는 프로세서 셀 전송부(207)와, 로칼 프로세서부(208)와, 4개의 송신 프로세서 링크(209)와, IPC 송신 프로세서 링크(21)로 이루어져 구현된다.

그리고, 셀 수신부(300)는 4개의 수신 프로세서 링크(305)와, IPC(Interprocessor Communication)수신 프로세서 링크(306)와, 프로세서로부터 ATM 셀을 수신하는 프로세서 셀 수신부(301)와, 여러 개의 프로세서 링크로부터 수신된 데이타 선택을 위한 출력 선택부(302)와, 출력 선택부(302)에서 선택된 프로세서로부터 수신된 ATM 셀 저장을 위한 시험용 수신 선입선출부(303)와, 스위치 링크와 정합하기 위한 ATM 스위치 송신 정합부(304)를 구비한다.

특히, 본 발명은 송신부(200)와 수신부(300)가 서로 스트랩을 이용하여 연결된 상태에서 실행된다.

본 발명에 따른 ATM 셀 송/수신 기능 시험절차를 상세히 설명하면 다음과 같 다.

먼저, 시험용 송신 선입선출부(202)를 이용하여 시험용 ATM 셀을 생성하는데, 이때 시험하고자 하는 프로세서 링크를 유효화 시키는 비트 맵 데이타가 저장된 VPI 테이블 저장부(206)의 어드레스를 ATM 셀의 VPI 필드 영역에 저장한다. 53바이트의 ATM 1셀 및 3바이트의 라우팅 정보를 포함하여 56바이트의 유효 데이타를 모두 저장한 후 스위치 링크로부터의 데이타와 시험용 데이타의 입력 선택을 위하여 시험용 수신 FIFO 유효 신호 알림부(204)를 활성화하여 시험용 셀(56바이트)이 프로세서 링크로의 전송을 위하여 쉬프트 레지스터(205)에 저장되고 전송되는 셀 내의 VPI 필드의 데이타를 근간으로 하여 VPI 테이블 저장부에 저장된 라우팅 비트 맵 데이타를 셀 전송부(207)로 전송하여 쉬프트 레지스터(205)에 저장된 데이타가 프로세서 셀 전송부(207)을 거쳐 원하는 송신 프로세서 링크(209)로 전송되게 한다.

이후, 미리 스트랩으로 시험하고자 하는 프로세서 링크의 송신부와 수신부가 연결되어 있는 상황이므로 셀 수신부(300)의 해당 프로세서로 시험용 셀이 수신되게 되는데 이는 해당 수신 프로세서 링크(305)에서 시험용 셀이 수신되고 프로세서 셀 수신부(301)를 거쳐 출력 선택부(302)에서 출력으로 선택된 후 시험용 수신 선입선출부(303)에 저장되게 된다. 시험용 셀을 전송한 후 일정시간후에 시험용 수신 선입선출부(303)를 억세스하여, 상기 전송한 시험용 셀 값과 시험용 수신 선입선출부(303)에서 억세스한 셀 값을 비교하여, 동일하면 데이타 송수신 기능이 정상임을 확인할 수 있고, 만일 동일하지 않다면, 데이타 송수신 기능이 비정상임을 확인할 수 있다.

그리고, VPI 테이블 저장부(206)는 이중 포트 메모리 구조로 구성되어 있으며 본 발명이 시험하고자 하는 장치가 기동시에 내부 로칼 프로세서(208)에 의해 VPI 값에 따른 라우팅 비트 맵이 초기화되고 수신된 ATM 셀의 VPI 필드값이 지시하는 255인 경우 VPI 테이블 수정용 메세지인 자신의 IPC 데이타로 인식하여 셀 송신부(200)의 프로세서 셀 전송부(207)를 거쳐 IPC 송신 프로세서 링크(210)로 ATM 셀이 수신되며 수신된 데이타에 따라 VPI 테이블 저장부를 수정한다. 시험용 ATM 셀을 이용하여 VPI 테이블 수정을 요구한 후 테이블을 읽어서 제대로 수정이 되었는지를 확인할 수 있다.

ATM 링크로의 셀 전송 확인은 셀 수신부(300)의 IPC 수신 프로세서 링크(306)에 VPI필드를 255로 채운 시험용 ATM 셀을 실으면 프로세서 셀 수신부(301)을 거쳐서 ATM 스위치 링크 수신부(304)로 셀을 전송하게 되어 스트랩으로 연결된 ATM 스위치 링크 수신부(201)로 루프백 되어 돌아온 셀이 다시 VPI 필드의 255에 의해 IPC 송신 프로세서 링크(210)에 의해 수신이 되는지를 확인한다.

이상에서 설명한 바와 같이 본 발명은, 시스템 동작상태가 아닌 오프-라인 상태에서 프로세서를 이용하여 소프트웨어적으로 원하는 형태의 시험 셀을 선택하여, 시험용 셀의 종류에 따라 내부 기능을 확인할 수 있고, 프로세서 링크 기능 확인 및 라우팅 태그의 3바이트 데이타를 이용하여 스위치 기능도 확인할 수 있다. 이렇게 , 시스템의 오프-라인 상태에서 ATM 셀 송수신 기능을 충분히 시험함으로써 시스템 동작시 발생할 수 있는 문제점들을 사전에 예방할 수 있는 효과가 있다.

본 발명은 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims

시스템 동작시 수행해야 할 기능을 미리 확인하기 위한 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 송/수신 기능 시험방법에 있어서, 시혐용 ATM 셀을 생성하되, 시험하고자 하는 프로세서 링크를 유효화 시키는 비트 맵 데이타가 저장된 VPI(Virtual Path Identifier) 테이블 저장 수단의 어드레스를 ATM 셀의 VPI 필드 영역에 저장하는 제1단계 ; ATM 셀 및 라우팅 정보를 포함하여 유효 데이타를 모두 저장한 후, 시험용 송신 FIFO(First In First Out) 유효신호 알림수단을 활성화하여, 시험용 셀을 프로세서 링크로 전송하기 위하여 쉬프트 레지스터에 저장하는 제2단계; 전송되는 셀 내의 VPI 필드의 데이타를 근간으로 하여 VPI 테이블 저장수단에 저장된 라우팅 비트 맵 데이타를 셀 전송수단으로 전송하여 쉬프트 레지스터에 저장된 데이타가 프로세서 셀 전송수단을 거쳐 원하는 송신 프로세서 링크로 전송되게 하는 제3단계; 셀 수신수단의 해당 프로세서로 수신되는 시험용 셀이 수신되면, 상기 시험용 셀이 프로세서 셀 수신수단을 거쳐 출력 선택수단에 의해 선택되어 출력된 후, 시험용 수신 FIFO에 저장되게 하는 제4단계; 및 상기 시험용 셀을 전송한 후 일정 시간후에 시험용 수신 FIFO를 억세스하여 전송한 셀 값과 비교하여 데이타 송신 및 수신 기능을 확인하는 제5단계를 포함하는 비동기 전달 모드 셀 송/수신 기능 시험 방법.
제1항에 있어서, 동작시에 내부 로칼 프로세서에 의해 VPI값에 따른 라우팅 비트 맵이 초기화되고, 수신된 ATM 셀의 VPI 필드값이 실질적으로 255인 경우, VPI테이블 수정용 메세지인 자신의 IPC(Interprocessor Communication) 데이타로 인식하여, 셀 송신수단의 프로세서 셀 전송수단을 거쳐 IPC 송신 프로세서 링크로 ATM 셀이 수신되면, 수신된 데이타에 따라 VPI테이블 저장수단을 수정하는 제6단계; 상기 시험용 ATM 셀을 이용하여VPI 테이블 수정을 요구한 후, 테이블을 읽어서 제대로 수정되었는지를 확인하는 제7단계; 및 ATM 스위치 링크로 셀이 전송되었는지를 확인하기 이해, 셀 수신수단의 IPC 수신 프로세서 링크에 VPI 필드를 실질적으로 255로 채운 시험용 ATM 셀을 실어 프로세서 셀 수신수단을 거쳐서 ATM 스위치 링크 송신수단으로 셀을 전송하여, 스트랩으로 연결된 ATM 스위치 링크 수신 수단으로 루프백(loop back)되어 돌아온 셀이 다시 상기 VPI 필드와 IPC 송신 프로세서 링크에 의해 수신이 되는지를 확인하는 제8단계를 더 포함하는 비동기 전달 모드 셀 송/수신 기능 시험 방법.