KR100490262B1 - 비동기 전송모드 적응 계층용 칩 테스트 방법 - Google Patents
비동기 전송모드 적응 계층용 칩 테스트 방법 Download PDFInfo
- Publication number
- KR100490262B1 KR100490262B1 KR10-2000-0065725A KR20000065725A KR100490262B1 KR 100490262 B1 KR100490262 B1 KR 100490262B1 KR 20000065725 A KR20000065725 A KR 20000065725A KR 100490262 B1 KR100490262 B1 KR 100490262B1
- Authority
- KR
- South Korea
- Prior art keywords
- aalx
- data
- fifo
- test
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5628—Testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 비동기 전송모드 적응 계층용 칩(AALx ASIC)을 테스트(test)하는 방법에 관한 것으로서, 비동기 전송모드 셀(ATM Cell:Asyncronous Transfer Mode Cell) 데이터 발생용 외부 장비를 사용하지 않고 FIFO 메모리를 이용해서 호스트(host)가 ATM 적응 계층용 칩(ATM Adaptation Layer Chip: AALx ASIC)을 테스트하는 방법에 관한 것이다.
본 발명에서는, 호스트가 테스트용 송신 메모리(Tx_FIFO)에 원하는 VCI,VPI 값을 포함한 셀 데이터를 순차적으로 기록해주고, 이 기록된 데이터를 AALx칩이 수신하여 가공 및 루핑(Looping)을 통한 AALx 형태 데이터 형식으로 변환하고, 변환된 데이터를 테스트용 수신 메모리(Rx_FIFO)에 기록해 주면, 호스트가 수신 메모리(Rx_FIFO)에 기록된 값을 읽어서 송신 메모리(Tx_FIFO)의 값고 비교한 결과로부터 데이터를 검증함으로써 AALx 전용 칩의 H/W 및 F/W를 테스트한다.
Description
본 발명은 비동기 전송모드 적응 계층용 칩(AALx ASIC)을 테스트(test)하는 방법에 관한 것으로서, AALx ASIC을 테스트함에 있어 비동기 전송모드 셀(ATM Cell:Asyncronous Transfer Mode Cell) 데이터 발생용 외부 장비를 사용하지 않고 테스트 전용의 FIFO 메모리를 이용해서 호스트(Host)가 ATM 적응 계층용 칩(ATM Adaptation Layer Chip: AALx ASIC)을 테스트하는 방법에 관한 것이다.
특히 본 발명은 호스트가 테스트용 송신 메모리(Tx_FIFO)에 원하는 VCI,VPI 값을 포함한 셀 데이터를 순차적으로 기록해주고, 이 기록된 데이터를 AALx칩이 수신하여 가공 및 루핑(Looping)을 통한 AALx 형태 데이터 형식으로 변환하고, 변환된 데이터를 테스트용 수신 메모리(Rx_FIFO)에 기록해 주면, 호스트가 수신 메모리(Rx_FIFO)에 기록된 값을 읽어서 그 데이터를 검증함으로써 AALx 전용 칩(AALx ASIC)을 테스트하는 수순으로 비동기 전송모드 적응 계층용 칩을 테스트하는 방법에 관한 것이다.
종래에 AALx 전용 칩(ASIC)을 테스트하는 방법은 외부 장비를 이용해서 ATM 셀 데이터를 생성하고, 외부 장비를 이용해서 생성된 ATM 셀 데이터를 인터페이스를 통해 AALx 전용 칩에서 수신하여 AALx 형태의 데이터로 가공 및 루핑 처리한 다음, 이 데이터를 다시 인터페이스를 통해서 외부 장비로 송신하여 검증함으로써 AALx 전용 칩의 F/W(Firm Ware)와 H/W(Hard Ware)를 검증하였다.
도1에 종래 방법에 따른 AALx 전용 칩 테스트 장비의 구성을 나타내었다.
AALx 칩(101)은 외부 인터페이스(FIFO)(102)를 통해서 ATM 셀 발생기(103)와 같은 외부 장비에 연결되고, 호스트(104)에도 연결되어 제어를 받게 되며, 또한 VP/VC 인터페이스(Virtual Path/Virtual Channel)로 연결되어 있다.
이와같이 구성된 테스트 장치에 따른 AALx 칩(101)의 테스트는 다음과 같이 수행된다.
먼저, ATM 셀 발생기(103)에서 발생된 ATM 셀의 형태를 가진 데이터가 외부 인터페이스(102)를 통해서 수신되고, 이 데이터는 AALx 칩(101)에서 AALx 형태로 처리하여 순수 데이터만을 메모리에 저장한다.
그리고 호스트(104)는 상기 저장된 데이터를 액세스하여 AALx 칩의 수신부분이 제대로 동작하고 있는지를 확인한다.
한편, AALx 칩(101)에서는 상기 데이터를 가공 및 루핑(looping)(101a)하여 ATM 셀 데이터를 만들고, 이렇게 만들어진 ATM 셀 데이터를 외부 인터페이스(102)를 통해서 외부 장비인 ATM 셀 발생기(103)로 송신하고, ATM 셀 발생기(103)는 상기 송신된 데이터를 수신하여 이 수신한 값이 정확한 데이터인지의 여부를 확인하는 방법으로 AALx 칩(101)의 송신부분이 잘 동작하고 있는지를 확인한다.
또한, 외부 인터페이스(102)를 통해 외부 장비(103)로부터 수신한 ATM 셀을 테스트 하고자 하는 AALx 칩(101)에서 원하는 값으로 VPI,VCI 변환하고, 이 변환된 데이터를 외부 인터페이스(102)를 통해서 외부 장비(103)로 보내주면, 외부 장비에서 상기 데이터가 제대로 수신되는지를 검사함으로써 AALx 칩(101)이 올바르게 동작하고 있는지의 여부를 판단할 수 있게 된다.
상기한 바와같이 종래에는 AALx 전용 칩(AALx ASIC)(101)의 F/W와 H/W를 검증하기 위해서 별도의 ATM 셀 발생기와 같은 외부 장비를 부가해야 하고, 이 외부 장비와의 인터페이스(FIFO)를 통해서 송수신되는 데이터에 대한 검증을 통해 AALx 칩(101)의 F/W와 H/W가 올바르게 작동하는지의 여부를 판단하는 방법이다.
따라서, 종래 기술에 따르면 AALx 전용 칩을 테스트하기 위해서는 반드시 ATM 셀을 송수신할 수 있는 외부장비가 필요한 문제점이 있다.
본 발명은 AALx 전용 칩을 테스트할 때 별도의 ATM 셀 발생기와 같은 외부 장비를 필요로 하지 않고, AALx 전용 칩(ASIC) 외부에 테스트 전용의 송신 메모리(Tx_FIFO)와 수신 메모리(Rx_FIFO)를 사용해서 호스트가 상기 FIFO 메모리에 데이터를 기록하거나 또는 여기에 기록된 데이터 처리에 대한 AALx 칩의 응답 데이터를 수신하여, AALx 칩이 올바르게 작동하고 있는지의 여부를 검증할 수 있도록 한 비동기 전송모드 적응 계층용 칩 테스트 방법을 제안한다.
본 발명의 비동기 전송모드 적응 계층용 칩(AALx ASIC) 테스트 방법은, 호스트에서 테스트용 송신 메모리(Tx_FIFO)에 원하는 VCI/VPI 값을 포함하는 셀 데이터를 순차적으로 기록하는 단계와, 상기 기록된 데이터를 AALx 전용 칩에서 수신하는 단계와, 상기 수신된 데이터를 가공 및 루핑(looping)시켜 AALx 형태의 데이터 형식으로 변환하는 단계와, 상기 변환된 데이터를 테스트용 수신 메모리(Rx_FIFO)에 기록하는 단계와, 호스트에서 상기 수신 메모리(Rx_FIFO)에 기록된 데이터를 읽어서 검증하는 단계로 이루어진 것을 특징으로 하는 AALx 전용 칩 테스트 방법이다.
본 발명의 비동기 전송모드 적응 계층용 칩 테스트 방법에서는, 테스트용 송신 FIFO와 수신 FIFO를 인터페이스로 하여 호스트를 AALx ASIC에 연결하고, 호스트에서 테스트용 송신 FIFO에 VPI,VCI를 포함하는 적당한 AALx 형태의 데이터를 기록해 주고, 이 값을 AALx 전용 칩이 적절하게 가공해서 다시 수신 FIFO에 기록해 주고, 호스트가 이 수신 FIFO에 기록된 값을 읽어서 송신 FIFO의 값과 비교한 결과로부터 AALx의 기능을 확인하는 방법으로서, 첨부된 도면을 참조하여 본 발명을 실시예로서 상세하게 설명하면 다음과 같다.
도2는 본 발명에 따른 AALx 전용 칩 테스트 장치의 구성을 나타낸 도면으로서, AALx 칩(201)은 외부 인터페이스(FIFO)(202)에 연결됨과 함께, 호스트(203)와 테스트용 송/수신 메모리(Tx_FIFO/Rx_FIFO)(204)를 통해서 연결되고, VP/VC 인터페이스(Virtual Path/Virtual Channel)로 연결되어 있다.
즉, 본 발명에서는 AALx 전용 칩을 테스트할 수 있도록 테스트용 송신 메모리(Test Tx_FIFO)(204a)와, 테스트용 수신 메모리(Test Rx_FIFO)(204b)를 두고, 이 테스트용 송수신 메모리를 이용해서 AALx ASIC의 H/W와 F/W를 검증하는 것이다.
상기 AALx 전용 칩 테스트 장치에 따른 본 발명의 AALx ASIC 테스트 순서를 도3에 나타내었다.
먼저, 첫번째 단계(301)에서 호스트(203)는 테스트를 위해서 원하는 VPI, VCI를 포함한 적당한 AALx 형태의 53바이트 데이터 값들을 프로그래밍하여 송신 메모리(Tx_FIFO)(204a)에 순차적으로 기록해 준다.
다음 단계(302)에서 AALx 전용 칩 즉, AALx ASIC(201)은 상기 송신 메모리(Tx_FIFO)에 호스트가 기록해 놓은 값을 수신하고, 수신된 AALx 형태의 데이터 값을 원하는 PCM값이나 순수한 페이로드(payload)의 값으로 변환시켜 준다(단계 303).
이 단계 까지가 송신부분(Tx Part)이며, 송신부분에서 변환시켜 준 상기 PCM값이나 페이로드 값을 읽어서 송신부분의 H/W와 F/W에 대한 검증을 할 수 있게 된다.
한편, AALx 전용 칩(201)의 최종단에서 상기 PCM값이나 페이로드 값을 루핑(201a)시키면, 이미 변환된 PCM값이나 순수 페이로드 값을 AALx 전용 칩(201)의 수신부분에서 다시 원하는 VPI,VCI가 부가된 AALx 형태로 변환하여 테스트용 수신 메모리(Rx_FIFO)(204b)에 기록해 주게 된다(단계 304).
이와같이 테스트용 수신 메모리(Rx_FIFO)(204b)에 하나의 셀이 다 기록되면 호스트(203)는 테스트용 수신 메모리(Rx_FIFO)에 기록된 값을 읽어서 상기 송신 메모리(Tx_FIFO)의 값과 같은지를 판별함으로써, AALx 전용 칩(201)의 H/W와 F/W를 검증할 수 있게 되는 것이다(단계 305).
상기한 바와같이 본 발명에 따르면, 테스트용 송신 FIFO에 VPI,VCI를 포함하는 적당한 AALx 형태의 데이터를 호스트가 기록해 주고, 이 값을 AALx 전용 칩이 적절하게 가공해서 다시 수신 FIFO에 기록해 주고, 호스트가 이 수신 FIFO에 기록된 값을 읽어서 송신 FIFO의 값과 비교한 결과로부터 AALx의 기능을 확인하는 비동기 전송모드 적응 계층용 칩 테스트 방법이다.
본 발명의 비동기 전송모드 적응 계층용 칩 테스트 방법은 별도의 ATM 셀 데이터 생성을 위한 외부 장비가 필요하지 않다.
또한, 본 발명의 비동기 전송모드 적응 계층용 칩 테스트 방법은 별도의 ATM 셀 데이터 생성을 위한 외부 장비없이, 테스트용 송신 FIFO 및 수신 FIFO를 이용해서 AALx 전용 칩(AALx ASIC)에 ATM 셀 데이터를 보내주고 또 AALx 전용 칩에서 처리된 데이터를 받아서 비교하는 동작으로 AALx 전용 칩의 H/W 및 F/W를 검증할 수 있게 된다.
도1은 종래의 외부 장비를 이용한 AALx 칩 테스트 방법을 설명하기 위한 칩 테스트 장비의 블럭도
도2는 본 발명의 AALx 칩 테스트 방법을 설명하기 위한 칩 테스트 장비의 블록도
도3은 본 발명의 AALx 칩 테스트 순서를 나타낸 플로우차트
Claims (1)
- 호스트에서 테스트용 송신 메모리(Tx_FIFO)에 원하는 VCI/VPI 값을 포함하는 셀 데이터를 순차적으로 기록하는 단계와;상기 기록된 데이터를 AALx 전용 칩이 수신하고, 상기 수신된 데이터를 가공 및 루핑(looping)시켜 AALx 형태의 데이터 형식으로 변환하며, 상기 AALx 형식으로 변환된 데이터를 테스트용 수신 메모리(Rx_FIFO)에 기록하는 단계와;상기 호스트에서 상기 수신 메모리(Rx_FIFO)에 기록된 데이터를 읽어서 상기 송신 메모리에 기록된 셀 데이터와의 비교를 수행한 후, 그 비교결과에 따라 AALx 전용 칩의 하드웨어 및 펌 웨어를 검증하는 단계를 포함하는 것을 특징으로 하는 AALx 전용 칩 테스트 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0065725A KR100490262B1 (ko) | 2000-11-07 | 2000-11-07 | 비동기 전송모드 적응 계층용 칩 테스트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0065725A KR100490262B1 (ko) | 2000-11-07 | 2000-11-07 | 비동기 전송모드 적응 계층용 칩 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020035923A KR20020035923A (ko) | 2002-05-16 |
KR100490262B1 true KR100490262B1 (ko) | 2005-05-17 |
Family
ID=19697548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0065725A KR100490262B1 (ko) | 2000-11-07 | 2000-11-07 | 비동기 전송모드 적응 계층용 칩 테스트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100490262B1 (ko) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980073571A (ko) * | 1997-03-17 | 1998-11-05 | 윤종용 | 비동기전송모드 교환기에서 시험셀을 루프백시키기 위한 장치 |
JPH10341237A (ja) * | 1997-06-10 | 1998-12-22 | Nec Corp | Atm通信装置 |
KR0168918B1 (ko) * | 1995-10-05 | 1999-02-01 | 양승택 | 비동기 전달 모드 셀 송/수신 기능 시험방법 |
KR19990015700A (ko) * | 1997-08-08 | 1999-03-05 | 이계철 | 비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈 |
KR20000013621A (ko) * | 1998-08-11 | 2000-03-06 | 윤종용 | 프레임 릴레이 호에 대한 비동기 전송 모드의 연속 체크 시험방법 |
KR20010009937A (ko) * | 1999-07-14 | 2001-02-05 | 서평원 | 에이티엠 다중화 시스템에서 에이디에스엘 가입자 정합 장치 |
-
2000
- 2000-11-07 KR KR10-2000-0065725A patent/KR100490262B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0168918B1 (ko) * | 1995-10-05 | 1999-02-01 | 양승택 | 비동기 전달 모드 셀 송/수신 기능 시험방법 |
KR19980073571A (ko) * | 1997-03-17 | 1998-11-05 | 윤종용 | 비동기전송모드 교환기에서 시험셀을 루프백시키기 위한 장치 |
JPH10341237A (ja) * | 1997-06-10 | 1998-12-22 | Nec Corp | Atm通信装置 |
KR19990015700A (ko) * | 1997-08-08 | 1999-03-05 | 이계철 | 비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈 |
KR20000013621A (ko) * | 1998-08-11 | 2000-03-06 | 윤종용 | 프레임 릴레이 호에 대한 비동기 전송 모드의 연속 체크 시험방법 |
KR20010009937A (ko) * | 1999-07-14 | 2001-02-05 | 서평원 | 에이티엠 다중화 시스템에서 에이디에스엘 가입자 정합 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20020035923A (ko) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2062855C (en) | Cyclic redundancy check operating method and a head error checker synchronizing unit in an asynchronous transfer mode switching method | |
US5237569A (en) | Method and system for transmitting HDLC data via ATM network | |
US5875177A (en) | Path test system for ATM switch | |
US7042911B2 (en) | Synchronization control device | |
JPH09107353A (ja) | ディジタル加入者線をディジタル伝送設備に結合するためのインタフェース回路及び方法 | |
JP3802166B2 (ja) | ネットワーキング環境におけるネットワーク・トランスポータの検証 | |
KR100490262B1 (ko) | 비동기 전송모드 적응 계층용 칩 테스트 방법 | |
US7194672B2 (en) | CRC verification apparatus with constant delay and method thereof | |
US4964142A (en) | Receiver synchronization in encoder/decoder | |
JP2874798B2 (ja) | 高速データ転送の方法とその装置 | |
US6700872B1 (en) | Method and system for testing a utopia network element | |
US7489694B2 (en) | Cell disassembly unit | |
KR100212831B1 (ko) | Atm 어답터의 유토피아 송신접속장치 | |
KR100453349B1 (ko) | 서로 다른 물리계층의 데이터 정합 장치 및 방법 | |
KR0153924B1 (ko) | 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법 | |
JP2848350B2 (ja) | Atm通信システム | |
JP3825847B2 (ja) | 通信装置 | |
KR100204488B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법 | |
JPH06224968A (ja) | Isdn lapb及びisdn lapdフレームの変換方法及びシステム | |
KR0164104B1 (ko) | 멀티미디어 클라이언트용 에이티엠 셀 처리 장치 | |
KR20010057815A (ko) | 에이티엠 교환 시스템의 셀 판독 동기 제어 장치 및 방법 | |
KR100726313B1 (ko) | 이머젠시 피브이시 제어기능이 구비된 이동통신시스템 및그 제어방법 | |
KR100204489B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 | |
KR100211065B1 (ko) | 복수의 고정비트율 데이터 송수신이 가능한 회로 | |
JP3013804B2 (ja) | 通信速度変換装置および方法ならびにその装置を用いたデータ通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090429 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |