JP3825847B2

JP3825847B2 - 通信装置

Info

Publication number: JP3825847B2
Application number: JP32445296A
Authority: JP
Inventors: 崇史小林
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-12-04
Filing date: 1996-12-04
Publication date: 2006-09-27
Anticipated expiration: 2016-12-04
Also published as: JPH10164104A

Description

【０００１】
【発明の属する技術分野】
本発明は通信装置に関し、特に、ＩＥＥＥ１３９４等の通信方式で画像データとそれに付随するデータとを伝送する通信装置に用いて好適なものである。
【０００２】
【従来の技術】
現在、ＩＥＥＥ１３９４−１９９５（以下、ＩＥＥＥ１３９４）に準拠したシリアルバスを用いて複数の機器を接続し、これらの機器間で通信を行うシステムが検討されている。
以下、このように構成されたシステム上の機器に対して、画像データとそれに付随するデータとを伝送する通信装置の構成の一例を図４を用いて説明する。
【０００３】
図４において、端子４０１に入力される１伝送パケット単位のデータは、例えば１伝送パケット分の圧縮画像データとそれに付随するデータとにより構成されている。このうち画像データは、１フレーム分の画像データの情報量を圧縮し、１０本のトラックに対して記録再生を行うディジタルＶＴＲから再生された圧縮画像データであり、１トラックには１５０個のデータブロックが記録されている。また、１伝送パケット分の画像データは、例えば６個のデータブロックから構成されている。
【０００４】
データ検知部４０２は、端子４０１から入力された１伝送パケット単位の圧縮画像データのＩＤデータ、例えばトラック番号の情報とブロック番号の情報とを調べることにより、各伝送パケット内に含まれるフレームの最初のデータブロックを検出する。
【０００５】
また、ヘッダ付加部４０３は、圧縮画像データに付随する諸々の情報をデータヘッダとして付加する。このデータヘッダ情報としては、例えば伝送パケットのデータサイズ、民生用ディジタルＶＴＲの規格の一つであるＳＤ規格の５２５−６０システムと６２５−６０システムとを区別するための情報、または後述するフレームタイミング用の時間データ等がある。
【０００６】
上記データ検知部４０２によって、入力された１伝送パケット毎のデータ中にフレームの最初のデータブロックが含まれていることが検出された場合には、サイクルタイマ４０７の値がフレームタイミング用時間データとして上記データヘッダ中に書かれる。サイクルタイマ４０７は、ＩＥＥＥ１３９４のプロトコルでisochronousデータをやり取りするノードに必要なタイマレジスタであり、通信路上の各ノードでこのタイマ値が略一致するように設定されている。
【０００７】
一方、入力された１伝送パケット毎のデータ中にフレームの最初のデータブロックが含まれていることが検出されなかった場合には、上記データヘッダ中のフレームタイミング用時間データが書かれるペイロードには、固定のデータが書かれる。
【０００８】
以上のようにしてヘッダ付加部４０３でデータヘッダの付加されたデータは、次にトランスミッタ４０４に与えられる。トランスミッタ４０４では、ＩＥＥＥ１３９４のプロトコルに必要なパケットヘッダ等が付加される。そして、物理レイヤ４０５を通してバスケーブル４０６にパケットが送出される。
【０００９】
上記バスケーブル４０６上には、図４と同様の構成を持つ通信装置が幾つか接続されている。そして、このバスケーブル４０６上に送出されたパケットは、物理レイヤ４０５を介してレシーバ４０８で受信され、復号化や画像表示等の処理が行われる。なお、受信したパケットを処理する構成部分については図示を省略してある。
【００１０】
図５に、上記図４で処理される１伝送パケット単位のデータの様子を示す。図５において、５０１は端子４０１により入力される１伝送パケット分の圧縮画像データであり、６個のデータブロックにより構成されている。５０２はその６個のデータブロック５０１に対してデータヘッダを付加したデータを示している。
【００１１】
ここで、このデータヘッダの中に含まれるペイロード５０３には、上記フレームタイミング用時間データあるいは固定のデータが書き込まれている。また、５０４はデータヘッダが付加された６個のデータブロックにパケットヘッダや図示していないＣＲＣ（Cyclic Redundancy Check ）等を付加したデータを示している。
以上、図４では図５に示したデータ５０４を１伝送パケット分のデータとして処理している。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来例では、ヘッダとして付加されるフレームタイミング用時間データは、データ検知部４０２でフレームの最初のデータブロックが検出された時点の時間データであり、この最初のデータブロックの検出に費やされる時間のばらつきがそのままフレームタイミング用時間データのばらつきになってしまうという問題があった。
【００１３】
また、この検出に費やされる時間を厳密に管理するとしても、その場合には端子４０１から正確なタイミングで１伝送パケット毎のデータを入力する必要がある。そのため、例えばディジタルＶＴＲの再生出力等を伝送したい場合に、システム設計の自由度がなくなってしまうという問題があった。
【００１４】
そこで、本発明は、画像データのフレームのタイミングを受信側に正確に通知できるようにすることを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る通信装置は、例えば、画像データのフレームのタイミングを示すフレームタイミングパルスを用いて時間データを生成する時間データ生成手段と、所定の時間分のオフセットを、前記時間データ生成手段で生成された前記時間データに付加するオフセット付加手段と、前記オフセット付加手段から出力された時間データを、１伝送パケット分のデータに付加する時間データ付加手段とを有することを特徴とする。
【００２５】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
（第１の実施形態）
図１に、本発明の第１の実施形態に係る通信装置の構成例を示す。図１の端子１０１からは、図４に示した従来例と同様に、圧縮された画像データが１伝送パケットずつ入力されている。また、これと同時に、画像データの１フレーム毎に立ち上がる１０８に示したようなフレームタイミングパルスが端子１０２より入力されている。
【００２６】
サイクルタイマ１０７の値はラッチ１０９に常に入力されており、フレームタイミングパルス１０８がこのラッチ１０９のコントロール端子（図示せず）に入力されると、その時点のサイクルタイマ１０７の値がラッチ１０９にラッチされる。なお、このサイクルタイマ１０７の値は、図４のサイクルタイマ４０７と同様に、バスケーブル１０６上に接続された複数ノードで略一致するように設定されている。
【００２７】
上記ラッチ１０９にラッチされた時間データは、従来例と同様に、ヘッダ付加部１０３により、画像データに付随する諸々の情報と共にフレームタイミング用時間データとしてデータヘッダに書き込まれる。なお、このときの画像データは、必ずしもフレームの最初のブロックを含む伝送パケットである必要はない。
【００２８】
また、フレームタイミングパルス１０８がラッチ１０９のコントロール端子に入力されず、サイクルタイマ１０７の値がラッチ１０９にラッチされていない期間は、上記データヘッダ中のフレームタイミング用時間データが書かれるペイロードには固定のデータが書かれる。
【００２９】
以上のようにしてヘッダ付加部１０３でデータヘッダの付加されたデータは、次にトランスミッタ１０４でＩＥＥＥ１３９４のプロトコルに必要なパケットヘッダ等が付加された後、物理レイヤ１０５を通してバスケーブル１０６にパケット毎に送出される。このバスケーブル１０６上に送出されたパケットは、図１と同様の構成を持つ受信側の通信装置内の物理レイヤ１０５を介してレシーバ１１０で受信され、復号化や画像表示等の処理が行われる。
【００３０】
以上のように本実施形態では、端子１０１から入力される画像データに基づいてフレームタイミング用の時間データを生成するのではなく、画像データとは別の端子１０２から入力される同期信号（フレームタイミングパルス１０８）に基づいてフレームタイミング用の時間データを生成している。
そのため、従来のように端子１０１から入力される画像データの入力タイミングにばらつきが生じたとしても、別の端子１０２から入力されるフレームタイミングパルス１０８によって常に正確なフレームタイミング用時間データを生成することができる。
【００３１】
（第２の実施形態）
図２に、本発明の第２の実施形態に係る通信装置の構成例を示す。なお、図２において、図１に示した符号と同一の符号を付したものは、同一の機能を有するものであるので、これについての詳細な説明は省略する。
【００３２】
この第２の実施形態では、フレームタイミングパルス１０８が入力されたときにサイクルタイマ１０７の値をラッチ１０９にラッチした時間データに対して、オフセット付加部２０１で固定のオフセット値を加えたものを、フレームタイミング用時間データとしてデータヘッダ中に書き込むようにしている。
【００３３】
このように構成した第２の実施形態によれば、１伝送パケット毎の画像データの入力タイミングがばらついていても、正確なフレームタイミング用時間データを生成することができるという第１の実施形態と同様の利点に加えて、以下のような利点も得ることができる。
【００３４】
すなわち、第２の実施形態では、フレームタイミングパルスが入力されたときにラッチ１０９にてラッチされた時点の時間に、各ノードへデータを伝送する際に費やされる時間よりも長い時間をオフセットとして加え、その結果をフレームタイミング用の時間データとしている。これにより、バスケーブル１０６に接続された受信側のノードはフレームパルスのタイミングを容易に検出し、生成することができる。
【００３５】
図３は、このことを詳しく説明するための図である。図３において、３０１は送信側のサイクルタイマの時間経過を表し、３０２は受信側のサイクルタイマの時間経過を表す。両者は略同じ値になっている。ここで、送信側において時刻３０３でサイクルタイマの値をラッチしたら、それにオフセット３０４を加えたデータ３０６をフレームタイミング用時間データとしてデータヘッダに書き込む。
【００３６】
このオフセット３０４は、送信側から受信側へのデータ伝送に費やされる時間３０５よりも大きな値に設定しておく。受信側では、送信側から送られてきたフレームタイミング用時間データ３０６と、受信側のサイクルタイマの値とが一致した時刻３０７を検出することにより、フレームパルスのタイミングを容易に得ることができる。
【００３７】
なお、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、本実施形態ではＩＥＥＥ１３９４−１９９５に準拠したシリアルバスを用いて構成されたシステムについて説明したが、該システムと同様な機能を有するシステムに適用することも可能である。したがって、上述の実施形態はあらゆる点において単なる例示に過ぎず、限定的に解釈してはならない。
【００３８】
【発明の効果】
本発明によれば、画像データのフレームのタイミングを受信側に正確に通知することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る通信装置の構成を示す図である。
【図２】本発明の第２の実施形態に係る通信装置の構成を示す図である。
【図３】本発明の第２の実施形態に係る通信装置の動作例を示す図である。
【図４】従来の通信装置の構成を示す図である。
【図５】伝送するデータパケットの構造例を示す図である。
【符号の説明】
１０１画像データ入力端子
１０２フレームタイミングパルス入力端子
１０３ヘッダ付加部
１０７サイクルタイマ
１０８フレームタイミングパルス
１０９ラッチ
２０１オフセット付加部

Claims

画像データのフレームのタイミングを示すフレームタイミングパルスを用いて時間データを生成する時間データ生成手段と、
所定の時間分のオフセットを、前記時間データ生成手段で生成された前記時間データに付加するオフセット付加手段と、
前記オフセット付加手段から出力された時間データを、１伝送パケット分のデータに付加する時間データ付加手段とを有することを特徴とする通信装置。
前記時間データ生成手段は、前記フレームタイミングパルスと、ＩＥＥＥ１３９４−１９９５に準拠したサイクルタイマとを用いて、前記時間データを生成することを特徴とする請求項１に記載の通信装置。