JP3189571B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP3189571B2
JP3189571B2 JP10750594A JP10750594A JP3189571B2 JP 3189571 B2 JP3189571 B2 JP 3189571B2 JP 10750594 A JP10750594 A JP 10750594A JP 10750594 A JP10750594 A JP 10750594A JP 3189571 B2 JP3189571 B2 JP 3189571B2
Authority
JP
Japan
Prior art keywords
data
packet
vtr
error
data packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10750594A
Other languages
English (en)
Other versions
JPH07297812A (ja
Inventor
眞 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10750594A priority Critical patent/JP3189571B2/ja
Publication of JPH07297812A publication Critical patent/JPH07297812A/ja
Application granted granted Critical
Publication of JP3189571B2 publication Critical patent/JP3189571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタルビデオデータ
やデジタルオーディオデータのような時系列なデータを
例えばP1394シリアルバス等の通信制御バス(以下
「バス」と略す)を用いて受信する際の異常事態に好適
なデータ処理装置に関するものである。
【0002】
【従来の技術】P1394シリアルバスのような制御信
号と情報信号とを混在させることのできるバスによって
複数の機器を接続し、これらの機器間で情報信号及び制
御信号を通信するシステムが考えられている。
【0003】図5にこのようなシステムの例を示す。こ
のシステムは機器A,B,C,D,Eを備えている。そ
して、機器A−B間、A−C間、C−D間、及びC−E
間は、P1394シリアルバスのツイストペアケーブル
により接続されている。これらの機器は、例えばデジタ
ルVTR、チューナー、モニター等である。各機器はツ
イストペアケーブルから入力される情報信号及び制御信
号を中継する機能を持っているので、このシステムは図
6のような各機器が共通のバスに接続されているシステ
ムと等化である。
【0004】バスを共有している機器A〜E間における
データ伝送は所定の通信サイクル(例えば125μse
c)ごとに時分割多重によって行なわれる。バス上にお
ける通信サイクルの管理は通信システムを管理する所定
の機器、例えば機器Aが通信の同期、すなわち通信サイ
クルの開始時であることを示す同期パケット(サイクル
スタートパケット:以下「CQ」という)をバス上の他
の機器へ伝送することによってその通信サイクルにおけ
るデータ伝送が開始される。
【0005】バス上における時間情報は個々の機器の持
つ時計レジスタによって管理される。各々の機器の時計
レジスタは、図7に示す自己サイクル(125μse
c)ごとにCQによりリセットされる。そして、自己サ
イクル中では各々の機器のクロックをカウントすること
によって時間情報を生成する。したがって、通信サイク
ルが理想的に125μsecごとに繰り返された場合、
図7のようにCQと自己サイクルは同時に始まり、同時
に終了する。
【0006】1通信サイクル中において伝送されるデー
タ形式は、デジタルビデオデータやデジタルオーディオ
データなどの同期型データ(以下「Isoデータ」とい
う)と、接続制御コマンド等の非同期型データ(以下
「Asyncデータ」という)の2種類である。これら
2種類のデータの伝送は下記(1)〜(6)のプロトコ
ルにしたがって行われる。
【0007】(1)図8(a) のように、CQが伝送さ
れた後にデータの伝送を行なう。 (2)図8(a)のように、CQの後に伝送されるべき
データ形式の優先順位は、Isoデータの方がAsyn
cデータより高い。
【0008】(3)図8(a) のように、Isoデータ
2の通信終了時に次の自己サイクルが始まっている場合
には、AsyncデータよりCQを優先するので、As
yncデータ2 はその通信サイクルでは伝送できず、次
以降の通信サイクルにおいて伝送しなければならない。
【0009】(4)CQの最大遅れ時間は、システムに
おいてあらかじめ定められているAsyncデータの最
大長によって決まる(例えば41μsec)。 (5)図8(b)のように、バス上での異常によって例
えばCQ2が損失した場合、各機器はCQ2を正常に受
信できなくなり、その結果バス上にはその通信サイクル
中にはパケットが伝送されなくなる。そこで、通信シス
テムを管理する機器は次の自己サイクルの始まりと同時
に次の通信サイクルのためのCQ3を伝送する。
【0010】(6)受信側の機器において、CQ又はデ
ータパケットの少なくとも一方が正常に受信できなかっ
た場合には、受信側の機器でそのデータパケットに相当
するエラーコードを生成して、それを正常なデータパケ
ットの代わりとする。ここで、CQが正常に受信できな
かった場合には、前記(5)で説明したようにCQが損
失した場合がある。また、データパケットが正常に受信
できなかった場合には、送信側でCQが損失した結果デ
ータパケットが送信されないために受信できなかった場
合と、受信したけれども正しいパケットではない(ヘッ
ダーエラー等)ため結果的に受信できなかった場合と、
受信したパケットのデータ部にエラーがあった場合があ
る。
【0011】以上のプロトコルにしたがってデータを伝
送する場合、図8(a) のように、通信サイクルの開始
合図であるCQが来てから、1つのIsoデータパケッ
ト及び1つのAsyncデータパケットの伝送が終了す
るまでの1つの通信サイクルは125μsecで終ると
は限らない。
【0012】次に、以上説明した通信システムにおい
て、Isoデータとして、デジタルVTRが出力したデ
ジタルビデオデータ及びデジタルオーディオデータ(以
下「VTRデータ」という)を他のデジタルVTRへ送
信する場合について説明する。
【0013】まず、VTRデータのようなブロック単位
で処理されるデータをブロック周期とは非同期の通信サ
イクルを持つ通信システムを介して伝送する場合には、
図9のようにデジタルVTR21,22内にデータを一
時的に保持するFIFO27,28が一般的に必要とな
る。
【0014】図9において、デジタルVTR21のVT
RデータをデジタルVTR22へ伝送する場合、まずデ
ジタルVTR21内のVTR本体23で生成したVTR
データをVTR−通信システム間インターフエイス(以
下「インターフエイス」を「I/F」と記載する)25
を介してFIFO27に一時保存する。そして、FIF
O27に蓄えられたデータを通信サイクルにしたがっ
て、次々と通信制御用I/F29からバスを介してデジ
タルVTR22へ伝送する。デジタルVTR22では、
通信サイクル毎に受けとったデータパケットを通信制御
用I/F30を介して順々にFIFO28に蓄え、最終
的にVTR本体24がVTR−通信システム間I/F2
6を介してFIFO28からデータを受けとることにな
る。
【0015】
【発明が解決しようとする課題】図10のような所定長
(例、120クアドレット=480バイト)のパケット
単位化されたVTRデータを前述の通信システムを用い
て伝送する場合を考える。
【0016】VTRデータの通信中に、ある通信サイク
ルにおいて、バス上の異常によって受信側のデジタルV
TR22内の通信制御用I/F30で正常にデータパケ
ットを受信できず、同デジタルVTR22内のFIFO
28にエラーコードを書き込むのは、主に以下の2つの
場合である。
【0017】(1)受信したデータパケットがデータC
RCエラーとなった場合 (2)ある通信サイクルにおいて、データパケットを受
信できなかった(損失した)場合
【0018】上の二つの場合には、デジタルVTR22
内の通信制御用I/F30はFIFO28に対してエラ
ーコード(1クアドレット)を書き込む。しかし、受信
側のデジタルVTR本体24側の処理の簡素化を考慮す
ると、バスから受信したデータパケットがCRCエラー
であったり、データパケットが損失したという異常事態
においても、本来のデータパケットに替わるエラーコー
ドを1クアドレット生成してVTR本体24に転送する
よりも、形式的には通常のパケットと同じフォーマット
の120クアドレットを転送する方が、VTR本体24
にとっては都合が良い。
【0019】ところが、デジタルVTR22内の通信制
御用I/F30がデータCRCエラー又はデータパケッ
トの損失を認識できるタイミングは、場合によっては通
信サイクルの最後になってしまうため、通信制御用I/
F30において、何らかの原因によって正常に受信でき
なかったパケット(120クアドレット)に替わるエラ
ーパケット(120クアドレット)を生成し、FIFO
28に書き込むのは、以下に説明するように時間的に困
難である。
【0020】まず、上の(1)及び(2)の各々の場合
に、通信制御用I/F30が、受信したデータパケット
にデータCRCエラー又はパケット損失を検出するの
は、その通信サイクル中においてどのタイミングか、そ
のアルゴリズムをそれぞれ述べる。
【0021】(1)受信したデータパケットがデータC
RCエラーとなった場合 P1394制御通信システムのプロトコル上、一通信サ
イクルに通信できるIsoデータパケットのパケットフ
ォーマットは図11の通りである。VTRデータでは、
1パケットが120クアドレットとなる。
【0022】図11に示すように、パケットフォーマッ
トは、1クアドレット目がデータ長、チャンネル番号、
パケットの種類、順番等を示すヘッダー、2クアドレッ
ト目がヘッダーCRC、3〜122クアドレット目まで
がVTRデータ、123クアドレット目がデータCRC
になっており、この順序で伝送される。よって受信側
で、その通信サイクル中において、受信したパケットが
データCRCエラーかどうかが認識できるのは、最後の
クアドレット(データCRCクアドレット)を受信した
後である。
【0023】すなわち、受信側のデジタルVTR22が
VTRデータパケットを受信している間は、そのデータ
パケットがデータCRCエラーかどうかはわからない。
換言すれば、デジタルVTR22内の通信制御用I/F
30は、受信中のVTRデータパケットを一度FIFO
28に書き込み終了した後、初めてFIFO28に書き
込んだVTRデータパケットがデータCRCエラーかど
うか判断できる。そして、FIFO28に書き込んだV
TRデータパケットがデータCRCエラーになった場合
には、そのデータパケットはそのままVTR本体24に
転送するわけにいかないので、通信制御用I/F30は
一度書き込んだFIFO28内の1データパケット分を
取り消す。そして通信制御用I/F30はFIFO28
内のデータパケットを取り消した後、データCRCエラ
ーの処置を行う。
【0024】データの伝送が図7に示したような理想的
な通信サイクルで行われた場合、受信側のデジタルVT
R22内の通信制御用I/F30が、受信したパケット
のデータCRCエラーを確認できるタイミングは、図1
2に示すようになる。例えば通信サイクルにおいて受
信したVTRデータパケット2がデータCRCエラーと
なった場合、デジタルVTR22内の通信制御用I/F
30がデータCRCエラーを判定できるのは、VTRデ
ータパケット2の受信が終了したタイミングT1であ
る。
【0025】図12のような理想的な場合には、デジタ
ルVTR22内の通信制御用I/F30において、デー
タCRCエラーとなったVTRデータパケット2(12
0クアドレット)に替わるエラーパケット(120クア
ドレット)を生成し、FIFO28に書き込むことがで
きる。そしてVTR本体24は、それを通常のパケット
として120クアドレットをFIFO28から読み出す
ことができる。
【0026】図12の例は、各通信サイクルが理想的
に、プロトコルで規定された125μsec毎に新しい
通信サイクルが始まり、なおかつIsoデータの転送が
1チャンネルのみで、VTRデータパケット2の最後の
クアドレットがデジタルVTR22に届いた後、同通信
サイクル中に充分に時間が残っている例である。
【0027】しかし、実際の通信サイクルは図12の通
りに理想的になるとは限らない。実際の通信中には以下
のような事態が容易に起こり得る。 (a)Isoデータの通信中に自己サイクル(125μ
sec)が終了すると、本来その通信サイクルではその
Isoデータの通信の後に通信するべきAsyncデー
タは通信できずに、次の通信サイクルが始まる、という
P1394のプロトコルの規定
【0028】(b)1通信サイクル中にIsoデータの
通信が複数あり(バス上に複数チャンネルのIsoデー
タの通信が存在し)、たまたま自分が受信すべきIso
データが複数のチャンネルの中で最後のパケットである
【0029】上記(a),(b)の2つの状況が重な
り、なおかつ受信したパケットがデータCRCエラーで
あった場合には、受信側のテジタルVTR22内の通信
制御用I/F30が受信したデータパケットがデータC
RCエラーということを認識できるタイミングは図13
の通りになる。図13に示すように、デジタルVTR2
2がチャンネル2のVTRデータを受信している場合に
は、VTRデータパケット2のデータCRCエラーを認
識するタイミングT2は、理想的な場合の次の通信サイ
クルが始まった後であるため、プロトコル上そのデー
タパケットの通信が終わるとすぐに、次の通信サイクル
”が始まる。
【0030】すなわち、図12の場合と比べ、その通信
サイクル”が始まってすぐに次のIsoデータを受信
しなければならない場合も考えられるので、T2のタイ
ミングから同通信サイクル”が終了する間に、デジタ
ルVTR22内の通信制御用I/F30が本来受信すべ
きVTRデータパケット2(120クアドレット)に替
わるエラーパケット(120クアドレット)を生成し、
FIFO28に書き込むことは時間的に不可能である。
【0031】(2)ある通信サイクルにおいて、データ
パケットを受信できなかった場合 受信側において、本来正常なデータパケットを受信する
べき通信サイクル中に、データパケットを損失するとい
った異常事態になるのは、以下の2つの場合である。
【0032】(2)−1)CQとデータパケット両方を
受信できなかった これは、ある通信サイクルにおいて、送信側及び受信側
の機器が共にCQを何らかの理由でバス上で損失した場
合である。送信側でCQを損失した場合には、その通信
サイクルにおいては、データパケットを送信しないの
で、受信側でもデータパケットを受信することはできな
い。
【0033】(2)−2)CQは正常に受信できたが、
データパケットはできなかった これは、送信側のみCQが何らかの理由でバス上で損失
した場合である。すなわち受信側においては、この場
合、CQは正常に受信しているのに、データパケットを
受信できないという事態が起こる。
【0034】P1394の通信プロトコルの規定による
と、送信側及び受信側の各機器は、バス上にデータが全
く存在しない状態が所定時間以上続いた場合にそれをフ
ェア−ギャップgpとして検出する。また、送信側の機
器はバス上にIsoデータが全く存在しなくなってから
フェア−ギャップgpに相当する時間後にAsyncデ
ータを送出する。そして、受信側の機器はある通信サイ
クル内でフェア−ギャップgpが検出された後にIso
データを受信することはありえない。したがって、受信
側の機器が本来Isoデータパケットを受信すべき通信
サイクルにおいて、何らかの理由でIsoデータパケッ
トを受信できなかったことを知るのは、本来受信すべき
Isoデータパケットを受信する前に、フェア−ギャッ
プgpを検出したときである。
【0035】(2)−1),2)のどちらかの場合に、
受信側のデジタルVTR22内の通信制御用I/F30
がある通信サイクルにおいてデータパケットを損失した
ということを検出するタイミングは、データの伝送が理
想的な通信サイクルで行われた場合には図14の通りで
ある。
【0036】図14において、もし通信サイクルにお
いてVTRデータパケット2を受信するはずが、VTR
データパケット2を正常に受信する前にフェア−ギャッ
プgpを検出した場合には、受信側のデジタルVTR2
2はその通信サイクルにおいてVTRデータパケット
2を受信できなかったと認識することができる。なお、
この図はVTRデータパケット2を受信したもののヘッ
ダー等にエラーがあり結果的にパケットが受信できなか
った場合であるが、送信側でCQ2が損失した場合に
は、VTRデータパケット2が送信されないので、この
図よりも早いタイミングでフェア−ギャップgpが検出
される。
【0037】そして、図14において通信サイクル内
のタイミングT3で、デジタルVTR22がVTRデー
タパケット2の損失を認識した場合には、通信制御用I
/F30において、損失したVTRデータパケット2
(120クアドレット)に替わるエラーパケット(12
0クアドレット)を生成し、FIFO28に書き込むこ
とができる。そしてVTR本体24は、それを通常のパ
ケットとして120クアドレットをFIFO28から読
み出すことができる。
【0038】しかし、(1)のデータCRCエラーが検
出された時の場合と同じく、実際の通信サイクルは図1
4のように理想的になるとは限らない。前記(a),
(b)の状況が重なり、なおかつIsoデータパケット
を正常に受信できなかった場合には、受信側のテジタル
VTR22内の通信制御用I/F30がVTRデータパ
ケットの損失認識できるタイミングは図15の通りにな
る。図15に示すように、デジタルVTR22がチャン
ネル2のVTRデータを受信している場合には、VTR
データパケット2の損失を認識するタイミングT4は、
理想的な場合の次の通信サイクルが始まっているた
め、プロトコル上そのデータパケットの通信が終わると
すぐに、次の通信サイクル”が始まる。
【0039】すなわち、図13の場合と比べ、その通信
サイクル”の中でVTRデータパケット損失(データ
パケットを受信する前にフェア−ギャップgpが検出さ
れた)を受信側が認識するタイミングT4はかなり遅
く、つぎの通信サイクル”始まってすぐに次のIso
データを受信しなけらばならない場合も考えられるの
で、その時点T4から通信サイクル”が終了するまで
の時間内(ここでは通信サイクル”の終了タイミング
と同じ)に、デジタルVTR22内の通信制御用I/F
30が本来受信すべきVTRデータパケット2(120
クアドレット)に替わるエラーパケット(120クアド
レット)を生成し、FIFO28に書き込むことは時間
的に不可能である。
【0040】以上説明したように、(1)、(2)の場
合において、実際の通信状況を考慮した場合、受信すべ
きデータパケットがデータCRCエラー又は損失した場
合、受信側のデジタルVTR22内の通信制御用I/F
30がFIFO28に本来正常に受信すべきVTRデー
タパケット(120クアドレット)に替わるエラーパケ
ット(120クアドレット)を生成しFIFO28に書
き込むことは時間的に不可能である。
【0041】本発明は、このような問題点に鑑みてなさ
れたものであって、データパケットの受信側の機器にお
いて、データパケットがCRCエラーとなった場合又は
データパケットを損失した場合に、エラーパケットをF
IFOに書き込まなくても受信側の機器本体に対してエ
ラーパケットを転送できるようにしたデータ処理装置を
提供することを目的とする。
【0042】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、通信サイクル毎に所定数のデータパケッ
トを伝送する通信システムにおける受信側のデータ処理
装置であって、データパケットを正常に受信できなかっ
たときに、データの一時保存手段にエラーコードを書き
込むと共に、この一時保存手段の読み出し側でエラーコ
ードの検出によりエラーパケットを生成することを特徴
とするものである。
【0043】ここで、データパケットを正常に受信でき
なかった状態には、(1)受信したデータパケットがデ
ータエラーとなった場合、(2)データパケットを損失
した場合、等がある。
【0044】また、エラーフラグをパケット長に応じて
所定回数生成することによりエラーパケットを生成す
る。
【0045】
【作用】本発明によれば、受信側の機器内において、あ
る通信サイクル内でデータパケットを正常に受信できな
かったときでも、機器本体に対して通常のデータパケッ
ト同じフォーマットのエラーパケットを転送することが
できる。
【0046】
【実施例】まず、本発明の原理を説明する。前述したよ
うに、実際の通信状況を考慮した場合、受信すべきデー
タパケットがデータCRCエラー又は損失した場合、受
信側のデジタルVTR22内の通信制御用I/F30が
FIFO28に本来正常に受信すべきVTRデータパケ
ット(120クアドレット)に替わるエラーパケット
(120クアドレット)を生成しFIFO28に書き込
むことは時間的に不可能である。
【0047】しかし、通信制御用I/F30は、受信す
べきデータパケットがデータCRCエラー又は損失した
場合、VTR本体24にデータエラーであることを伝え
るために、エラーコード(1クアドレット)をFIFO
28に書き込むことは、時間的に可能である。
【0048】また、デジタルVTR22内のFIFO2
8の読み出し側である、VTR−通信システム間I/F
26がデータCRCエラー及びデータパケット損失の場
合に、本来受信すべきデータパケットの替わりとなるエ
ラーパケット(120クアドレット)を生成してVTR
本体24に転送することは、FIFO28の一時データ
保持という機能特性より、時間的には可能である。
【0049】したがって、受信側のデジタルVTR22
内のFIFO28の読み出し側であるVTR−通信シス
テム間I/F26が、FIFO28に書き込まれたエラ
ーコード(1クアドレット)を読んだ際に、VTR本体
24に対して形式的には通常のパケットと同じフォーマ
ットであるデータパケット(120クアドレット)を生
成して転送することによって、受信側のデジタルVTR
22内のVTR本体24側の処理の簡素化を図ることが
可能となる。
【0050】そこで、本実施例は、受信側のデジタルV
TR22においてデータCRCエラー又はデータパケッ
ト損失という異常事態が起きたときに、FIFO28の
書き込み側である通信制御用I/F30はエラーコード
(1クアドレット)を書き込み、FIFO28の読み出
し側であるVTR−通信システム間I/F26が本来受
信すべきデータパケットに替わるエラーパケット(12
0クアドレット)を生成し、VTR本体24に転送す
る。
【0051】以下図1及び図9を参照しながら本実施例
の構成及び動作を詳細に説明する。ここでは、送信側の
デジタルVTRから受信側のデジタルVTRに対して、
パケット単位化されたVTRデータを、1通信サイクル
に1データパケットずつ送信する場合について説明す
る。本実施例で用いるVTRデータの1パケット分の大
きさは120クアドレットである。また1クアドレット
は4バイトである。
【0052】図1に示したブロック図は、受信側のデジ
タルVTR22内の通信制御用I/F30、FIFO2
8及びVTR−通信システム間I/F26の中で、本発
明の説明に必要な回路のみ示した図である。そして、通
信制御I/F30内の本発明の説明に必要な回路をパケ
ット書き込み回路1とし、VTR−通信システム間I/
F内26の本発明の説明に必要な回路をパケット読み出
し回路2とする。
【0053】主な情報の流れは以下の通りである。送信
側のデジタルVTR21がVTRデータパケットをバス
13に送出する。そして、受信側のデジタルVTR22
では、バス13に送出されたVTRデータパケットをメ
ディアアクセス制御部3により一通信サイクルに一パケ
ット受信する。正常に受信できたVTRデータパケット
はパケット書き込み回路1を用いてFIFO28に書き
込む。FIFO28への書き込みは1回の書き込みで1
クアドレット書き込む。したがって、1データパケット
につき120回のFIFO書き込み要求bを出してFI
FO28に書き込みを行う。また、読み出し側も同様に
1回のFIFO読み出し要求mで1クアドレットをFI
FO28から読み出す。
【0054】一方、パケット読み出し回路2がVTR本
体24の要求に応じてFIFO28内のデータパケット
を読み出す。もしパケット書き込み側でデータCRCエ
ラー又はデータパケット損失の異常事態を検出すると、
エラーコード(1クアドレット)をFIFO28に書き
込み、パケット読み出し側ではFIFO28内のエラー
コードを読み出して、VTR本体24からの要求に応じ
てエラーパケット(エラーフラグ)を生成して転送す
る。
【0055】次に、図1のブロック図の動作を詳しく説
明する。まず、FIFO28への書き込み側では、
(1)受信したデータパケットがデータCRCエラーの
場合、(2)本来受信すべき通信サイクルにおいてデー
タパケットを受信することができなかった場合、の二つ
の場合によって処理の方法が変わってくる。
【0056】一方FIFO28の読み出し側では、FI
FO28に書き込まれたエラーコードを読み出した後か
らの処理なので、上記の(1),(2)の場合を問わず
同一処理をする。
【0057】したがって、上記の(1),(2)の場合
について、まずFIFO28への書き込み側の動作を説
明する。 (1)受信したデータパケットがデータCRCエラーで
あった場合 まず、送信側のデジタルVTR21から送信されたVT
Rデータパケットはバス13を通って、メディアアクセ
ス制御部3に到達する。メディアアクセス制御部3は受
信したパケット毎にパケット書き込み回路1にアクセス
命令aを送る。パケット書き込み回路1はアクセス命令
aを受けると、データパケットが到達したことを知り、
アクセス命令aをそのままFIFO28への書き込み要
求として、FIFO28にデータパケットを書き込む。
【0058】データCRC判定回路5は、受信したデー
タパケットの最後のクアドレットを見て、もしそれがデ
ータCRCエラーを示すものであれば、エラーコード書
き込み回路8に対してデータCRCエラー報告cを送出
する。
【0059】この時点において、データCRCエラーと
なったデータパケットはFIFO28に既に書き込まれ
ているため、エラーコード書き込み回路8は、FIFO
28内のデータCRCエラーとなったデータパケットを
取り消す要求fを出す。それと同時に、エラーコード書
き込み回路8は、エラーコード(1クアドレット)を生
成して、FIFO書き込み要求bを出すと同時にエラー
コード伝送路14を通じてエラーコードをFIFO28
に書き込む。その後、パケット書き込み回路1は次の通
信サイクルを待つ状態に入る。
【0060】(2)本来受信すべき通信サイクルにおい
てデータパケットを受信することができなかった場合 本来データパケットを受信すべき通信サイクルにおい
て、正常なデータパケットを受信した場合には、そのア
クセス命令aがパッケット損失検知回路7に送られ、ア
クセス命令aを受けたパケット損失検知回路7は、その
通信サイクルではデータパケットが受信できたと知り、
その通信サイクル内に受信すべきデータパケットを受信
した後、フェア−ギャップ検知回路6からフェアーギャ
ップ検知報告dを受けても、パケット損失検知回路7は
その通信サイクル中は何もしない。
【0061】ところが、パケット損失回路7が、ある通
信サイクルにおいてメディアアクセス制御部5からのア
クセス命令aよりも先に、フェア−ギャップ検知回路6
からフェア−ギャップ検知報告dを受けた場合には、
「フェア−ギャップがバス上で検知された後は、その通
信サイクル内にIsoのデータパケットが通信されるこ
とはありえない」というプロトコルより、パケットが到
達しなかったことを知り、エラーコード書き込み回路8
にパケット損失報告eを出す。
【0062】パケット損失報告eを受けたエラーコード
書き込み回路8は、エラーコード(1クアドレット)を
生成して、FIFO書き込み要求b出すと同時にエラー
コード伝送路14通じてエラーコードをFIFO28に
書き込む。
【0063】次にパケット読み出し側の動作を説明す
る。ある通信サイクルにおいて、FIFO28に正常に
データパケット(120クアドレット)が書き込まれた
場合には、パケット読み出し回路2内のデータ読み出し
タイミング回路9は、VTR本体24からのデータ要求
pに応じて、FIFO28にFIFO読み出し要求mを
出し、FIFO28内のデータパケットを受信伝送路1
5を通じて、VTR本体24に転送する。
【0064】VTR本体24からのデータ要求pによっ
て読み出されたFIFO28内のデータ(1クアドレッ
ト)はデータ判別回路10によって、そのデータ(1ク
アドレット)がエラーコードか又は正常なパケット内の
データかが判別され、正常だった場合にはFIFO28
内のデータがVTR本体24に転送される。
【0065】なお、本実施例で用いるFIFO28から
は常に次のデータ(1クアドレット)がパケット読み出
し回路2に見えているものである。すなわち、ある通信
サイクルが始まった時には、その時点でFIFO28に
データが書き込まれていれば、前の通信サイクルの最後
のFIFO読み出し要求mにより、その通信サイクルで
VTR本体24に転送すべきデータパケットの先頭クア
ドレットがパケット読み出し回路2に見えている。そし
て、VTR本体からデータ要求pが来てデータ読み出し
タイミング回路9がFIFO28に読み出し要求mを出
すと、次のクアドレットがFIFO28からパケット読
み出し回路2に見えていることになる。
【0066】正常なパケットを読み出してVTR本体に
転送する場合のタイミング例を図2、図3に示す。ま
た、正常なデータパケットを120クアドレット読み出
した次のデータがエラーコードである例を図3に示す。
【0067】ここで、VTR本体24からのデータ要求
pにタイミングを合わせるために、FIFO28から読
み出したデータパケットをラッチ回路4を通し、VTR
本体24へ転送する。この読み出しタイミングnはデー
タ判別回路10からの判別結果報告kが正常であった場
合に、データ読み出しタイミング回路9によって決定さ
れる。
【0068】パケット書き込み回路1によって、エラー
コード(1クアドレット)がFIFO28に書き込まれ
た場合には、前述したFIFOの特性より、エラーコー
ド(1クアドレット)が前の通信サイクルの最後のFI
FO読み出し要求mにより、パケット読み出し回路2内
のデータ判別回路10に見えている。(図3には正常な
パケットを120クアドレット転送したすぐ後のデータ
としてエラーコードがパケット読み出し回路2に見えて
いる例を示す)
【0069】エラーフラグgをVTR本体24に転送し
なければならない通信サイクルの前の通信サイクルで、
120クアドレットデータをVTR本体24に転送した
直後の時点からデータ判別回路10はFIFO28内の
エラーコードを見ることができて、次の通信サイクルで
VTR本体24からデータ要求pが来る前に、データ判
別回路10はその次の通信サイクルではエラーフラグg
を転送する必要があることが判る(図3の120クアド
レット読み出し後のデータ参照)。
【0070】そしてFIFO28から見えているエラー
コードがデータ判別回路10によってエラーと判別され
た判別結果報告kはデータ読み出しタイミング回路9に
送られる。エラーの判別結果報告kを受けたデータ読み
出しタイミング回路9は、クアドレットカウンタ11に
リセット命令iを出す。そしてVTR本体24からのデ
ータ要求pに応じて、データ読み出しタイミング回路9
は、エラーフラグ生成回路12に、VTR本体24にエ
ラーフラグgを送るように要求する。エラーフラグ生成
回路12は、この要求を受けると、VTR本体24に対
してエラーフラグgを出す。
【0071】この処理はクアドレットカウンタ11のカ
ウンタ値hが120(本来正常に受信すべきパケット=
120クアドレットより)になるまで繰り返される。ク
アドレットカウンタ11は、ある一定時間が経つと、カ
ウンタ値hをカウントアップし、もしカウンタ値hが1
20になると、エラーフラグ生成回路12はエラーフラ
グgの送出を終える。(図3参照)
【0072】120回エラーフラグを転送している間
は、データ読み出しタイミング回路9からは、FIFO
読み出し要求mは出されない(エラーコードは1クアド
レットであるから)。VTR本体24からのデータ要求
pが来た際にデータ読み出しタイミング回路9は、FI
FO読み出し要求mを出す。すなわちそのFIFO読み
出し要求mによって、次の通信サイクルにVTR本体2
4に転送すべきデータパケットの先頭のクアドレットが
見えることになる。
【0073】エラーコードが見えた場合のパケット読み
出し回路2の主なタイミングを図4に示す。
【0074】
【発明の効果】本発明によれば、データパケットの受信
側の機器において、データパケットがデータエラーとな
った場合又はデータパケットを損失した場合に、通常の
データパケットと同じ形式のエラーパケットを一時保存
手段に書き込まなくても、受信側の機器本体に対してエ
ラーパケットを転送できる。したがって、受信側の機器
本体側の処理の簡素化が実現できる。
【図面の簡単な説明】
【図1】本発明のデータ処理装置の実施例を示すブロッ
ク図である。
【図2】FIFOの読み出し側において正常なパケット
の先頭を読み出すときのタイミングの例を示す図であ
る。
【図3】FIFOの読み出し側において正常なパケット
の最後を読み出すときのタイミングの例を示す図であ
る。
【図4】エラーコードがFIFOに書き込まれたときの
FIFO読み出しのタイミングを示す図である。
【図5】本発明を適用する通信システムの例を示す図で
ある。
【図6】図5の通信システムを等化的に記載した図であ
る。
【図7】本発明を適用する通信システムにおけるバス上
の理想的なデータの状態の例を示す図である。
【図8】本発明を適用する通信システムにおける実際の
バス上のデータの状態の正常例及び異常例を示す図であ
る。
【図9】本発明を適用するデジタルVTRの基本的構成
を示す図である。
【図10】図9のデジタルVTRで伝送するデータの構
成の例を示す図である。
【図11】同期型パケットのフォーマットを示す図であ
る。
【図12】受信側の機器がデータCRCを認識できるタ
イミングの例を示す図である。
【図13】実際のバス上のデータの状態及び受信側の機
器がデータCRCエラーを認識できるタイミングの例を
示す図である。
【図14】理想的なバス上のデータの状態及び受信側が
データパケットの損失を認識できるタイミングの例を示
す図である。
【図15】実際のバス上のデータの状態及び受信側がデ
ータパケット損失を認識できるタイミングの例を示す図
である。
【符号の説明】
1…パケット書き込み回路、2…パケット読み出し回
路、5…データCRC判定回路、6…フェア−ギャップ
検知回路、7…パケット損失検知回路、8…エラーコー
ド書き込み回路、10…データ判別回路、11…クアド
レットカウンタ、12…エラーフラグ生成回路、28…
FIFO

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 通信サイクル毎に所定数のデータパケッ
    トを伝送する通信システムにおける受信側のデータ処理
    装置であって、 前記データパケットを正常に受信できなかったときに、
    データの一時保存手段にエラーコードを書き込むと共
    に、該一時保存手段の読み出し側で該エラーコードの検
    出によりエラーパケットを生成することを特徴とするデ
    ータ処理装置。
  2. 【請求項2】 データパケットを正常に受信できなかっ
    た状態が受信したデータパケットのデータエラーによる
    ものである請求項1記載のデータ処理装置。
  3. 【請求項3】 データパケットを正常に受信できなかっ
    た状態がデータパケットの損失によるものである請求項
    1記載のデータ処理装置。
  4. 【請求項4】 エラーパケットがパケット長に応じて所
    定回数生成されたエラーフラグである請求項1、2又は
    3記載のデータ処理装置。
JP10750594A 1994-04-22 1994-04-22 データ処理装置 Expired - Fee Related JP3189571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10750594A JP3189571B2 (ja) 1994-04-22 1994-04-22 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10750594A JP3189571B2 (ja) 1994-04-22 1994-04-22 データ処理装置

Publications (2)

Publication Number Publication Date
JPH07297812A JPH07297812A (ja) 1995-11-10
JP3189571B2 true JP3189571B2 (ja) 2001-07-16

Family

ID=14460915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10750594A Expired - Fee Related JP3189571B2 (ja) 1994-04-22 1994-04-22 データ処理装置

Country Status (1)

Country Link
JP (1) JP3189571B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009110A1 (fr) * 2000-07-21 2002-01-31 Sony Corporation Dispositif d'enregistrement, dispositif de lecture, et systeme d'enregistrement/lecture

Also Published As

Publication number Publication date
JPH07297812A (ja) 1995-11-10

Similar Documents

Publication Publication Date Title
JP3458469B2 (ja) 信号受信装置及び通信方法
CA2247341C (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
EP0971508A2 (en) Method and apparatus for transmitting data over data bus
EP0959590B1 (en) Data communication system operating at maximum data rate
JP4504497B2 (ja) バスとアプリケーション装置を連結するためメモリを利用する方法及びバスインタフェース
JPH07321759A (ja) 通信方式
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
US6272114B1 (en) Data processing apparatus/method and electronic apparatus with such apparatus/method
US6580711B1 (en) Serial interface circuit and signal processing method of the same
JPH10290247A (ja) データ通信方法、装置、システム、及び記憶媒体
JP3189571B2 (ja) データ処理装置
US6643816B1 (en) Transmitting apparatus and error handling method in transmitting apparatus
US6584534B1 (en) Combined isochronous and asynchronous communication apparatus, method and interface
KR100985745B1 (ko) 직렬 통신 버스용 데이터 링크 레이어 디바이스
WO2000060478A2 (en) Method for the compilation of bus packets for isochronous data transmission via a data bus, and apparatus for carrying out the method
JPH10285241A (ja) 信号処理回路
JP3456009B2 (ja) 通信方式
JP3546799B2 (ja) データ送受信装置
JP4032543B2 (ja) 信号処理回路
JP3825847B2 (ja) 通信装置
JP3495879B2 (ja) データ処理方法、データ処理装置、及びコンピュータ読み取り可能な記録媒体
JP3341758B2 (ja) データ転送方法
JP3127704B2 (ja) データ転送方法
JP3627726B2 (ja) 電子機器
JPH10257080A (ja) データ転送方法及び装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080518

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees