KR100270718B1 - 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치 - Google Patents

비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치 Download PDF

Info

Publication number
KR100270718B1
KR100270718B1 KR1019980025506A KR19980025506A KR100270718B1 KR 100270718 B1 KR100270718 B1 KR 100270718B1 KR 1019980025506 A KR1019980025506 A KR 1019980025506A KR 19980025506 A KR19980025506 A KR 19980025506A KR 100270718 B1 KR100270718 B1 KR 100270718B1
Authority
KR
South Korea
Prior art keywords
processor
matching unit
data
link matching
atm
Prior art date
Application number
KR1019980025506A
Other languages
English (en)
Other versions
KR20000004105A (ko
Inventor
권환우
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019980025506A priority Critical patent/KR100270718B1/ko
Publication of KR20000004105A publication Critical patent/KR20000004105A/ko
Application granted granted Critical
Publication of KR100270718B1 publication Critical patent/KR100270718B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Abstract

본 발명은 비동기식전송모드방식의 교환기에 있어서 비동기식전송모드 스위치의 한 입출력포트와 다수의 프로세서간의 정합이 가능하도록 비동기식전송모드 셀을 멀티플렉싱 및 디멀티플렉싱하는 장치를 제공하기 위한 것으로, 본 장치는 전송되는 ATM셀을 멀티플렉싱 및 디멀티플렉싱하는 장치에 구비되는 프로세서와 정합이 가능한 포트수와 동일한 수의 프로세서 링크 정합부, 송신용 버퍼, 수신용 버퍼, 해당 장치의 유지보수 및 초기화 등의 전기능을 제어하는 프로세서, 프로세서로부터 출력되는 ATM셀을 임시적으로 저장하는 송신용 버퍼, 프로세서로 인가할 ATM셀을 임시적으로 저장하는 수신용 버퍼, ATM스위치로부터 프로세서측으로 ATM셀을 전송할 때 이용될 수신용 버퍼에 대한 정보를 저장하는 메모리, 송신용 버퍼의 저장상태를 감시하여 ATM셀을 저장한 송신용 버퍼로부터 해당되는 ATM셀을 읽어 ATM스위치의 해당 입출력포트로 전송하고, ATM스위치의 입출력포트로부터 전송되는 ATM셀에 실려있는 VPI정보를 이용하여 메모리로부터 독출된 수신용 버퍼에 대한 정보를 참조하여 전송되는 ATM셀을 해당되는 수신용 버퍼로 전송하는 스위치 링크 정합부로 구성된다. 따라서 ATM 스위치의 입출력포트에 대한 프로세서의 점유도를 최소화하여 ATM스위치의 활용도를 향상시킬 수 있다.

Description

비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치
본 발명은 ATM(Asynchronous Transfer Mode)교환기에 있어서 ATM스위치 활용방안에 관한 것으로, 특히, ATM 스위치의 한 입출력포트에 다수의 프로세서를 정합할 수 있도록 ATM셀을 멀티플렉싱 및 디멀티플렉싱하는 장치에 관한 것이다.
ATM 교환기에서 핵심이 되는 ATM 스위치(Switch Fabric)는 일반적으로 공간분할방식인 크로스바(crossbar)형태의 스위칭 네트워크에 기반을 둔 구조를 갖는다. 이러한 구조를 갖는 ATM 스위치는 단순하면서 내부적으로 라우팅(routing)기능 수행시 블록킹(blocking)을 일으키지 않는 장점이 있는 반면에 입출력포트 수가 증가함에 따라 시스템 관리면이나 경제적인 면에서 매우 불합리한 단점이 있다. 따라서 ATM스위치 구현시 입출력포트의 수를 어느 정도 제한하고 있다.
이러한 ATM스위치는 도 1에 도시된 바와 같이 하나의 입출력포트당 하나의 프로세서(프로세서 1∼N) 또는 ATM가입자 정합부(1∼N)를 정합할 수 있도록 구성되어, 프로세서간 제어데이타와 ATM스위치와 ATM가입자 정합장치들을 제어하는 데이터를 전송한다. 따라서 양질의 서비스를 제공하기 위하여 다수의 프로세서를 ATM스위치에 정합하여야 하는 경우에 그 수만큼 ATM가입자 정합부를 정합할 수 없게 된다. 이는 고가의 ATM스위치를 최대한 활용할 수 없는 요인이 된다. 즉, ATM가입자 정합부를 많이 접속할수록 ATM스위치의 부가가치는 높아지는데, 시스템자원 관리차원인 프로세서의 정합수가 증가될 경우에 그만큼 ATM가입자 정합부를 정합시킬 수 없기 때문에, ATM스위치의 부가가치가 상대적으로 저하되어 ATM 스위치의 활용도를 저하시키는 결과를 초래하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출한 것으로서, ATM스위치의 한 입출력포트에 다수의 프로세서를 정합할 수 있도록 ATM셀을 멀티플렉싱 및 디멀티플렉싱하는 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 ATM셀 멀티플렉싱 및 디멀티플렉싱장치는, 비동기식전송모드 스위치의 한 입출력포트에 다수의 프로세서를 정합할 수 있는 장치에 있어서, 장치에 구비되어 있는 포트를 통해 다수의 프로세서중 해당되는 프로세서와 데이터 송수신이 가능하도록 물리적인 계층을 정합하는 프로세서 링크 정합부를 포트 수와 동일하게 구비하는 프로세서 링크 정합수단; 프로세서 링크 정합수단에 구비되는 프로세서 링크 정합부와 동일한 수의 송신용 버퍼로 구성되어 해당되는 프로세서 링크 정합부로부터 비동기식전송모드 셀단위로 전송되는 데이터를 임시적으로 저장하는 송신용 버퍼링수단; 프로세서 링크 정합부와 동일한 수의 수신용 버퍼로 구성되어 입출력포트로부터 프로세서측으로 전송되는 비동기식전송모드 셀단위의 데이터를 임시적으로 저장하였다가 해당되는 프로세서 링크 정합부로 전송하는 수신용 버퍼링수단;비동기식 전송모드 셀단위의 데이터를 입출력포트로부터 프로세서측으로 전송할 때, 이용되는 수신용 버퍼에 대한 조건정보를 저장하는 메모리;입출력포트로부터 프로세서측으로 전송될 비동기식 전송모드 셀단위의 데이터에서 추출될 수 있는 가상경로식별자(VPI)정보를 고려하여 상기 조건정보를 생성하여 메모리에 저장하는 제 1 프로세서;송신용 버퍼링수단에 구비되어 있는 각 송신용 버퍼의 저장상태를 감시하여 데이터가 저장된 것으로 인식되는 송신용 버퍼가 존재하면, 해당 송신용 버퍼에 저장되어 있는 데이터를 읽어 입출력포트로 전송하고, 입출력포트로부터 소정의 비동기식전송모드 셀단위의 데이터가 인가되면, 인가된 데이터의 가상경로식별자(VPI)정보를 이용하여 메모리로부터 획득된 해당되는 수신용 버퍼에 대한 조건정보를 따라 인가된 데이터에 대한 수신용 버퍼링수단으로의 전송처리를 하는 스위치 링크 정합부를 포함하는 것을 특징으로 한다.
도 1은 기존의 ATM 스위치와 프로세서 및 ATM가입자 정합부간의 정합 구조도이고,
도 2는 본 발명에 따른 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱장치에 대한 블럭도이다.
＜도면의 주요부분에 대한 부호의 설명＞
200:프로세서 210∼217:프로세서 링크 정합부
220∼227, 261:송신용 버퍼(TX FIFO) 230:스위치 링크 정합부
240∼247, 262:수신용 버퍼(RX FIFO) 250:VPI 듀얼포트 램
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.
도 2는 본 발명에 따른 ATM셀 멀티플렉싱 및 디멀티플렉싱장치의 블록도로서, 도 2에 도시된 장치의 유지보수 및 기타 제어기능을 수행하는 프로세서(200), 각각 대응되는 포트(포트 1 내지 포트 8)를 통해 연결되어 있는 미도시된 프로세서와 데이터 송수신이 가능하도록 물리적인 계층을 정합하는 프로세서 링크 정합부(210∼217), 대응되는 프로세서 링크 정합부(210∼217)로부터 전송되는 ATM셀을 임시적으로 저장하는 송신용 버퍼(220∼227), 미도시된 ATM스위치로부터 미도시된 프로세서로 전송되는 ATM셀을 임시적으로 저장하는 수신용 버퍼(240∼247), 프로세서(200)로부터 송출되는 ATM셀을 임시적으로 저장하는 송신용 버퍼(261), 프로세서(200)로 인가되는 ATM셀을 임시적으로 저장하는 수신용 버퍼(262), 수신용 버퍼(220∼227, 261)에 저장되어 있는 ATM셀을 미도시된 ATM스위치로 전송하고, ATM스위치로부터 전송되는 ATM셀을 수신용 버퍼(240∼247, 262)로 전송하는 스위치 링크 정합부(230), 스위치 링크 정합부(230)로부터 전송되는 ATM셀의 VPI(Virtual Path Identifier, 이하 VPI라고 약함)정보에 의하여 ATM셀이 전송되는 수신포트정보를 스위치 링크 정합부(230)로 제공하는 VPI 듀얼포트 램(Dual Port RAM, 이하 DPRAM이라 약함)(250)으로 구성된다.
이와 같이 구성된 ATM셀 멀티플렉싱 및 디멀티플렉싱장치는 다음과 같이 동작된다.
도 2에 도시된 실시예는 ATM스위치의 한 입출력포트에 9개의 프로세서가 정합된 경우이다. 즉, 도 2에 도시된 바와 같이 포트 1 내지 포트 8을 통해 정합되어 있는 8개의 프로세서와 프로세서(200)로 모두 9개의 프로세서가 정합된 경우이다. 이와 같이 하나의 입출력포트에 9개의 프로세서가 정합될 수 있도록 도 2에 도시된 장치는 프로세서들로부터 전송되는 ATM셀을 멀티플렉싱하여 미도시된 ATM스위치로 전송하고, ATM스위치로부터 전송되는 ATM셀을 디멀티플렉싱하여 해당 프로세서로 전송한다. 프로세서(200)와 미도시된 프로세서들은 저속을 필요로 하는 프로세서 또는 ATM셀을 기반으로 한 통신장치들이다. 그리고 프로세서(200)는 각 구성요소의 에러발생 유무 및 이에 대한 감시, 장애복구 등의 기능을 수행하고, VPI DPRAM 초기화 등의 유지보수기능을 수행하도록 구성된다.
우선, 프로세서로부터 ATM스위치로 데이터가 전송될 때, 프로세서 링크 정합부(210∼217)는 해당 포트를 통해 전송되는 데이터를 ATM셀단위로 전송할 수 있도록 해당되는 프로세서와 물리계층에 대한 정합처리를 한다. 이를 위하여 프로세서 링크 정합부(210∼217)는 각 포트당 하나씩 할당된다. 즉, 포트 1에 프로세서 링크 정합부(210)가 할당되고, 포트 2에 프로세서 링크 정합부(211)가 할당되고, 포트 8에 프로세서 링크 정합부(217)가 할당되도록 프로세서 링크 정합부(210∼217)와 미도시된 포트 1 내지 포트 8이 연결된다. 따라서 해당 포트를 통해 해당 프로세서로부터 데이터가 전송되면, ATM셀단위로 수신하여 해당되는 송신용 버퍼(220∼227)로 전송한다. 예를 들어 포트 1을 통해 연결되어 있는 미도시된 프로세서로부터 ATM셀단위의 데이터가 전송되면 프로세서 링크 정합부(210)는 이를 수신하여 송신용 버퍼(220)에 저장시킨다. 이와 같은 동작을 수행하기 위하여 프로세서 링크 정합부(210)는 AMD상의 AM7968, AM7969칩으로 구현할 수 있다.
송신용(TX) 버퍼(220∼227)는 프로세서 링크 정합부(210∼217)와 일대 일로 대응될 수 있도록 구비되어 해당되는 프로세서 링크 정합부(210)로부터 전송되는 ATM셀을 임시적으로 저장한다. 예를 들어, 포트 1에 할당되어 있는 프로세서 링크 정합부(210)로부터 ATM셀이 출력되면 송신용 버퍼(220)에 저장되고, 포트 8에 할당되어 있는 프로세서 링크 정합부(217)로부터 ATM셀이 출력되면 송신용 버퍼(227)에 저장된다. 이러한 송신용 버퍼들(220∼227)은 선입선출버퍼(First In First Out, FIFO라고도 함)로 구성되어 하나의 ATM셀이 저장되면, 저장상태를 스위치 링크 정합부(230)로 통보한다. 송신용 버퍼(220∼227)의 저장상태에 대한 통보는 FIFO에 구비되어 있는 fill 플래그(flag)정보를 이용한다.
스위치 링크 정합부(230)는 송신용 FIFO(220∼227, 261)에 대해 ATM셀 저장유무를 주기적으로 감시하면서 ATM셀이 저장된 것으로 인식되면, ATM셀이 저장된 것으로 인식된 송신용 FIFO에 저장되어 있는 ATM셀을 읽어 온다. 예를 들어 포트 1에 할당되어 있는 TX FIFO(220)에 ATM셀이 저장된 것으로 인식되면, 스위치 링크 정합부(230)는 TX FIFO(220)로부터 ATM셀을 읽어 온다. 이와 같은 감시와 읽기처리시 송신용 FIFO(261)는 포트 9로서 취급된다. 따라서 포트 9에 대한 감시결과, ATM셀이 저장된 것으로 인식되면, 스위치 링크 정합부(230)는 TX FIFO(261)에 저장되어 있는 ATM셀을 읽어 온다. 이 때, 전송되는 ATM셀은 프로세서(200)로부터 출력된 데이터이다. 이 데이터는 미도시된 ATM스위치를 통해 다른 장치로 전송될 수도 있고, 포트 1 내지 포트 8에 연결되어 있는 프로세서들로 전송될 수도 있다. 만약 포트 1 내지 포트 8에 연결되어 있는 프로세서들로 전송될 경우에, 미도시된 ATM스위치의 할당된 입출력포트를 통해 송출되었다가 동일한 입출력포트를 통해 수신된다. 포트 1 내지 포트 8를 통해 연결된 프로세서들로부터 송출된 ATM셀이 프로세서(200)로 전송될 경우에도 상술한 바와 같이 ATM스위치의 할당된 입출력포트를 통해 송출되었다가 다시 수신되어 스위치 링크 정합부(230)로 인가된다.
한편, 미도시된 ATM스위치로부터 ATM셀이 인가되면, 스위치 링크 정합부(230)는 인가된 ATM셀의 헤더에 구비되어 있는 VPI를 추출하여 VPI DPRAM(250)으로 전송한다. VPI DPRAM(250)은 프로세서(200)에 의해 초기화시 설정된 데이터를 저장하고, 인가되는 VPI에 의하여 지정된 데이터를 스위치 링크 정합부(230)로 출력한다. 초기화시 VPI DPRAM(250)에 저장되는 데이터는 발생될 VPI에 대응되는 수신포트에 대한 정보이다. 도 2에 도시된 경우는 포트 1 내지 포트 8과 프로세서(200)에 대한 포트까지 총 9개의 포트가 존재하는 경우이므로 하나의 VPI에 대응되어 VPI DPRAM(250)으로부터 출력되는 데이터는 9비트가 된다. 예를 들어, VPI DPRAM(250)으로부터 '0 0000 0010'데이터가 출력되면, 스위치 링크 정합부(230)는 VPI가 추출되었던 ATM셀을 포트 2에 할당되어 있는 수신용 버퍼(RX FIFO)(241)로 전송한다. 또, VPI DPRAM(250)으로부터 출력된 데이터가 '0 0000 0111'인 경우에 스위치 링크 정합부(230)는 VPI를 추출하였던 ATM셀을 포트 1, 포트 2 및 포트 3에 할당되어 있는 수신용 FIFO(240~242)로 동시에 전송한다. 또, VPI DPRAM(250)으로부터 출력된 데이터가 '1 0000 0000'인 경우에 스위치 링크 정합부(230)는 VPI를 추출하였던 ATM셀을 수신용 FIFO(262)로 전송한다.
RX FIFO(240∼247)는 상술한 송신용 FIFO(220∼227)와 같이 프로세서 링크 정합부(210∼217)와 일대 일로 대응되도록 구성되어, 스위치 링크 정합부(230)로부터 ATM셀이 전송되면, 임식적으로 저장하였다가 해당되는 프로세서 링크 정합부(210∼217)로 전송한다. 이 때, ATM셀 전송과정은 해당 프로세서 링크 정합부에서 해당 수신용 버퍼를 감시하고 있다가 해당 수신용 버퍼에 ATM셀이 저장된 것으로 인식되면, 해당 수신용 버퍼에 저장되어 있는 ATM셀을 읽어 오는 것으로 이루어진다. 예를 들어 RX FIFO(241)에 ATM셀이 저장된 경우에, 프로세서 링크 정합부(211)는 이를 인식하여 RX FIFO(241)에 저장되어 있는 ATM셀을 읽어 온다.
이와 같이 읽혀진 ATM셀은 해당 포트를 통해 출력된다. 즉, 상술한 바와 같이 프로세서 링크 정합부(211)가 RX FIFO(241)로부터 ATM셀을 읽어오면, 포트 2를 통해 해당되는 프로세서로 전송한다. 스위치 링크 정합부(230)로부터 RX FIFO(262)로 ATM셀이 전송되는 경우에는 프로세서(200)의 감시에 의해 프로세서(200)가 읽는다.
상술한 바와 같이, 본 발명은 ATM스위치의 한 입출력포트를 저속을 필요로 하는 여러개의 프로세서나 ATM셀을 기반으로 한 통신장치가 공유할 수 있는 ATM 셀 멀티플렉싱 및 디멀티플렉싱장치를 제공함으로써, ATM스위치의 사용효율을 높일 수 있고, VPI와 듀얼포트 램을 이용한 라우팅으로 실시간인 라우팅제어의 변경이 가능하다. 또한, 이중화 프로세서를 정합할 경우에 경로상의 적절한 리던턴시를 갖도록 구성할 수 있다.

Claims (3)

  1. 비동기식전송모드 스위치의 한 입출력포트에 다수의 프로세서를 정합할 수 있는 장치에 있어서,
    상기 장치에 구비되어 있는 포트를 통해 상기 다수의 프로세서중 해당되는 프로세서와 데이터 송수신이 가능하도록 물리적인 계층을 정합하는 프로세서 링크 정합부를 상기 포트 수와 동일하게 구비하는 프로세서 링크 정합수단;
    상기 프로세서 링크 정합수단에 구비되는 프로세서 링크 정합부와 동일한 수의 송신용 버퍼로 구성되어 해당되는 프로세서 링크 정합부로부터 비동기식전송모드 셀단위로 전송되는 데이터를 임시적으로 저장하는 송신용 버퍼링수단;
    상기 프로세서 링크 정합부와 동일한 수의 수신용 버퍼로 구성되어 상기 입출력포트로부터 상기 프로세서측으로 전송되는 상기 비동기식전송모드 셀단위의 데이터를 임시적으로 저장하였다가 해당되는 프로세서 링크 정합부로 전송하는 수신용 버퍼링수단;
    상기 비동기식 전송모드 셀단위의 데이터를 상기 입출력포트로부터 상기 프로세서측으로 전송할 때, 이용되는 수신용 버퍼에 대한 조건정보를 저장하는 메모리;
    상기 입출력포트로부터 상기 프로세서측으로 전송될 비동기식 전송모드 셀단위의 데이터에서 추출될 수 있는 가상경로식별자(VPI)정보를 고려하여 상기 조건정보를 생성하여 상기 메모리에 저장하는 제 1 프로세서;
    상기 송신용 버퍼링수단에 구비되어 있는 각 송신용 버퍼의 저장상태를 감시하여 데이터가 저장된 것으로 인식되는 송신용 버퍼가 존재하면, 해당 송신용 버퍼에 저장되어 있는 데이터를 읽어 상기 입출력포트로 전송하고, 상기 입출력포트로부터 소정의 비동기식전송모드 셀단위의 데이터가 인가되면, 인가된 데이터의 가상경로식별자(VPI)정보를 이용하여 상기 메모리로부터 획득된 해당되는 수신용 버퍼에 대한 조건정보를 따라 상기 인가된 데이터에 대한 상기 수신용 버퍼링수단으로의 전송처리를 하는 스위치 링크 정합부를 포함하는 것을 특징으로 하는 비동기식 전송모드 셀 멀티플렉싱 및 디멀티플렉싱장치.
  2. 제 1 항에 있어서, 상기 비동기식 전송모드 셀 멀티플렉싱 및 디멀티플렉싱장치는 상기 제 1 프로세서로부터 출력되는 소정의 비동기식 전송모드 셀을 상기 스위치 링크 정합부로 전송하기 전에 임시적으로 저장하는 제 1 송신용 버퍼, 상기 스위치 링크 정합부로부터 전송되는 소정의 비동기식전송모드 셀을 임시적으로 저장하는 제 1 수신용 버퍼를 더 구비하고, 상기 스위치 링크 정합부는 상기 송신용 버퍼의 저장상태 감시시 상기 제 1 송신용 버퍼를 포함하여 수행하고, 상기 제 1 프로세서는 상기 메모리에 저장되는 수신용 버퍼의 조건정보에 상기 제 1 수신용 버퍼에 대한 정보도 포함되도록 상기 수신용 버퍼의 조건정보를 생성하는 것을 특징으로 하는 비동기식 전송모드 셀 멀티플렉싱 및 디멀티플렉싱장치.
  3. 제 1 항에 있어서, 상기 메모리는 상기 스위치 링크 정합부로부터 전송되는 상기 가상경로 식별자에 의해 지정된 장소에 저장되어 있는 소정의 수신용 버퍼의 조건정보를 상기 스위치 링크 정합부로 출력하는 듀얼포트 램으로 구성되는 것을 특징으로 하는 비동기식 전송모드 셀 멀티플렉싱 및 디멀티플렉싱장치.
KR1019980025506A 1998-06-30 1998-06-30 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치 KR100270718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025506A KR100270718B1 (ko) 1998-06-30 1998-06-30 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025506A KR100270718B1 (ko) 1998-06-30 1998-06-30 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치

Publications (2)

Publication Number Publication Date
KR20000004105A KR20000004105A (ko) 2000-01-25
KR100270718B1 true KR100270718B1 (ko) 2000-11-01

Family

ID=19541916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025506A KR100270718B1 (ko) 1998-06-30 1998-06-30 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치

Country Status (1)

Country Link
KR (1) KR100270718B1 (ko)

Also Published As

Publication number Publication date
KR20000004105A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
AU693084B2 (en) Controlled access ATM switch
CA2224753C (en) An atm switch queuing system
US5724348A (en) Efficient hardware/software interface for a data switch
US6052376A (en) Distributed buffering system for ATM switches
US5519700A (en) Telecommunication system with synchronous-asynchronous interface
KR970056414A (ko) 확장 구조를 갖는 에이티엠(atm) 계층 기능 처리 장치
US5386415A (en) Packet communiction method and packet communication apparatus
CA2161359C (en) Telecommunication system with detection and control of packet collisions
JPH0799830B2 (ja) 広域ネットワークに組み込んだ統計的データ多重化装置用の通信プロトコル
US4476347A (en) Method and circuit arrangement for transmitting communication signals between switching centers of first and second switching networks operating with different transmission procedures
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
KR100270718B1 (ko) 비동기식전송모드 셀 멀티플렉싱 및 디멀티플렉싱 장치
KR100745674B1 (ko) 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템
US5715251A (en) Local network including concentric main and relief rings
WO2000079739A1 (en) Apparatus and method for queuing data
KR100237403B1 (ko) Atm 교환기 ds1e 가입자 정합장치
JP2751832B2 (ja) Ａｔｍ網および網構成装置
JPH0310543A (ja) 広帯域ｉｓｄｎ用宅内系構成方式
KR100918754B1 (ko) 비동기 전송 모드 방식의 교환 시스템에서 보드들의이중화 제어 방법
KR100241702B1 (ko) 용량 확장형 atm 사설망 교환기
KR100413520B1 (ko) 비동기 전송 모드 셀 다중링크 제어장치 및 그 제어방법
Thilakam et al. Proposed high speed packet switch for broadband integrated networks
AU724624B2 (en) Controlled access ATM switch
KR100428779B1 (ko) 프로세서간 통신을 위한 인터페이스 장치
KR100195057B1 (ko) 에이티엠 네트워크 시스템의 유지보수 셀 처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee