KR100289575B1

KR100289575B1 - 비동기 전달모드 교환기에 있어서의 선로 시험기

Info

Publication number: KR100289575B1
Application number: KR1019980063005A
Authority: KR
Inventors: 김대윤
Original assignee: 김진찬; 주식회사머큐리
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2001-06-01
Also published as: KR20000046325A

Abstract

본 발명은 비동기 전달모드 교환기에 있어서의 선로 시험기에 관한 것으로서, ATM 교환기에 장착되어 타 망이나 가입자 선로에 대한 ATM 셀 시험을 수행하기 위한 것이다.

이러한 본 발명은 주 제어장치인 마이크로 프로세서부, 소정의 시험용 송신셀과 시험용 수신셀을 입력받아 속도를 조절하는 송신 FIFO부와 수신 FIFO부로 이루어지는 시험용 셀 속도조절부, IPC 송신셀과 IPC 수신셀을 입력받아 속도를 조절하는 IPC 송신 FIFO부와 IPC 수신 FIFO부로 이루어지는 IPC 셀 속도조절부, 외부와 택시(TAXI)로 접속되며 송신 FIFO부나 IPC 송신 FIFO부에 유효한 셀이 존재하면 택시를 통해 외부로 전송하고, 또한 외부에서 택시를 통해 셀 데이터를 입력받아 분류하여, 시험용 셀이면 수신 FIFO부로 보내고 IPC 셀이면 IPC 수신 FIFO부로 보내는 셀 입출력부, 마이크로 프로세서부로부터 시험명령을 받으면, 시험용 셀의 발생에 필요한 정보를 소정 레지스터에 설정하는 송신 제어부, 레지스터를 참조하여 소정의 시험용 셀을 발생하여 송신 FIFO부에 시험용 송신셀로서 보내주는 셀 발생부, 마이크로 프로세서부로부터 시험명령을 받으면 시험용 셀의 수신에 필요한 정보를 소정 레지스터에 설정하는 수신 제어부, 및 수신 FIFO부로부터 수신된 시험용 셀을 받아 분석하여 선로 상태를 조사하는 셀 수신부로 이루어진다.

Description

비동기 전달모드 교환기에 있어서의 선로 시험기(A line tester for Asynchronous Transfer Mode switches)

본 발명은 비동기 전달모드 교환기에 있어서의 선로 시험기에 관한 것으로서, 특히 비동기 전달모드 교환기(이하, ATM 교환기라 한다.)에 사용되어 ATM 교환기와 연동된 타 망(Network)이나 가입자 선로의 비동기 전달모드 셀(ATM 셀) 전송상태를 검사할 수 있는 장치에 관한 것이다.

도 1은 일반적인 ATM 교환기의 개요도로서, ATM 교환기는 하나 이상의 가입자 교환 서브시스템(120:ATM Local Switching subsystem)과 중앙 교환 서브시스템(110:ATM Central Switching subsystem)으로 구성되는데, 하나의 가입자 교환 서브시스템(120)은 하나 이상의 가입자 정합 모듈(121:Subscriber Interface Module), 셀 다중/역다중부(122:Cell Mux Demux Assembly), 그리고 호 연결 제어 프로세서(123:Call and Connection Control Processor)로 이루어진다.

이 때, 셀 다중/역다중부(122)는 ATM 교환기에서 프로세서 간 통신(IPC:Inter Processor Communication) 기능을 담당하는데, 투명성이 보장되는 비동기 송수신 인터페이스(Transparent Asynchronous Xmitter-Receiver Interface: 이하, 택시라 한다.) 링크와 IMI(Inter -Module Interface) 링크를 통하여 ATM 교환기 내의 각 프로세서와 ATM 스위칭 블록간의 ATM 셀 다중화 기능 및 역다중화 기능을 수행한다. 즉, ATM 교환기에서 서브 시스템 별로 분산된 각 가입자 교환 서브시스템, 중앙 교환 서브시스템 내에 위치하여 호 연결 제어 프로세서(123:CCCP)와 운용 및 관리 프로세서(111:Operation and Management Processor) 등을 정합하여 IPC 셀, 신호 셀, 시험용 셀 등을 분배해주는 1:4 다중화 기능을 가진다.

종래에는 이러한 ATM 교환기에서 선로 검사를 위해 사용되는 장치는 ATM 교환기 내부의 스위치 포트 경로나 가입자 정합 모듈(121)까지의 내부 경로만 검사가 가능하여 타 망과 연결된 선로나 가입자 선로는 검사할 수가 없었다.

또한, 타 망과 연결된 선로나 가입자 선로를 검사하기 위해서는 독립적인 장비인 ATM 분석기(ATM Analyzer)를 사용하거나, 혹은 ATM 교환기 내의 유지보수관리용 셀(OAM 셀)을 이용하여 단순히 선로의 절단 상태만을 검사할 수 있었다.

그러므로, 타 망이나 가입자 선로를 검사하기 위해서는 ATM 분석기라는 별도의 장비가 필요하여, 검사비용이 증가하고 번거러운 문제점이 있었으며, OAM 셀을 사용한다고 해도 실제 전송되는 사용자 셀의 품질까지는 검사할 수 없는 등의 문제점이 있었다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, ATM 교환기에 실장되어 별도의 ATM 분석기 없이도 운용자가 직접 운용자 터미널을 사용하여 ATM 교환기와 연동된 타 망이나 가입자 선로의 ATM 셀 전송상태를 검사할 수 있도록 하는 장치, 즉 비동기 전달모드 교환기에 있어서의 선로 시험기를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 비동기 전달모드 교환기에 있어서의 선로 시험기는 이 선로 시험기의 주 제어장치인 마이크로 프로세서부; 소정 시험용 송신셀을 입력받아 속도를 조절하는 송신 FIFO부와 소정의 시험용 수신셀을 입력받아 속도를 조절하는 수신 FIFO부로 이루어지는 시험용 셀 속도조절부; 소정 IPC 송신셀을 입력받아 속도를 조절하는 IPC 송신 FIFO부와 소정의 IPC 수신셀을 입력받아 속도를 조절하는 IPC 수신 FIFO부로 이루어지는 IPC 셀 속도조절부; 상기 셀 다중/역다중부(122:CMDA)와 택시(TAXI)로 접속되며, 상기 송신 FIFO부나 IPC 송신 FIFO부에 유효한 셀이 존재하면 택시를 통해 외부로 전송하고, 또한 외부에서 택시를 통해 셀 데이터를 입력받아 분류하여, 시험용 셀이면 상기 수신 FIFO부로 보내고, IPC 셀이면 상기 IPC 수신 FIFO부로 보내는 셀 입출력부; 상기 마이크로 프로세서부로부터 시험명령을 받으면, 시험용 셀의 발생에 필요한 정보를 소정 레지스터에 설정하는 송신 제어부; 상기 레지스터를 참조하여 소정의 시험용 셀을 발생하여 상기 송신 FIFO부에 시험용 송신셀로서 보내주는 셀 발생부; 상기 마이크로 프로세서부로부터 시험명령을 받으면, 시험용 셀의 수신에 필요한 정보를 소정 레지스터에 설정하는 수신 제어부; 및 상기 수신 FIFO부로부터 수신된 시험용 셀을 받아 분석하여 상기 선로의 상태를 조사하는 셀 수신부를 포함하여 구성되는 것을 특징으로 한다.

도 1은 일반적인 ATM 교환기의 개요도,

도 2는 본 발명에 따른 시험기가 장착된 ATM 교환기의 개요도,

도 3은 본 발명에 따른 선로 시험기와 호 연결 제어 프로세서(CCCP) 사이의 IPC 메시지 흐름도,

도 4는 본 발명에 따른 선로 시험기의 구성도이다.

* 도면의 주요부분에 대한 부호의 설명

110: 중앙 교환 서브시스템 111: 운용 및 관리 프로세서(OMP)

120: 가입자 교환 서브시스템 121: 가입자 정합 모듈(SIM)

122: 셀 다중/역다중부(CMDA) 123: 호 연결 제어 프로세서(CCCP)

124: 선로 시험기(ACTA) 410: 마이크로 프로세서부

420: 송신 제어부 430: 셀 발생부

440: 수신 제어부 450: 셀 수신부

460: 시험용 셀 속도조절부 461: 송신 FIFO부

462: 수신 FIFO부 470: IPC 셀 속도조절부

471: IPC 수신 FIFO부 472: IPC 송신 FIFO부

480: 셀 입출력부 481: 송신 정합부

482: 입력 선택부 483: 수신 정합부

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 2는 본 발명에 따른 비동기 전달모드 교환기에 있어서의 선로 시험기(ATM Cell Test board Assembly: 이하, 선로 시험기라 한다.)가 장착된 상태의 ATM 교환기를 도시한 것으로서, 선로 시험기(124:ACTA)는 ATM 교환기의 신뢰성을 증진하고 효율적인 유지보수 기능을 실현하기 위해 신규 설치시나 ATM 교환기 운용 중에 교환기의 내부 경로에 대한 시험을 수행함으로서, ATM 교환기의 모든 경로 상태를 단계적으로 검사할 수 있고, 장애가 발생한 위치를 검출할 수 있다.

이 때, 선로 시험기(124)는 호 연결 제어 프로세서(123)와 셀 다중/역다중부(122)를 통하여 교신하도록 구성되는데, 선로 시험기(124)와 셀 다중/역다중부(122)와는 택시(TAXI:Transparent Asynchronous Transmitter/Receiver Interface)에 의하여 서로 접속한다.

이러한 선로 시험기(124)는 운용자가 소정의 운용자 터미널을 통하여 셀 시험에 관한 요구 메시지를 입력하는 경우, 호 연결 제어 프로세서(123:CCCP)로부터 셀 다중/역다중부(122:CMDA)를 통하여 시험 요구 IPC 메시지를 수신한다.

또한, 시험용 셀을 발생한 후 정해진 시험 경로를 경유하여 돌아온 시험용 셀을 분석하여 그 결과를 셀 다중/역다중부(122:CMDA)를 통하여 호 연결 제어 프로세서(123:CCCP)에 통보한다. 이 때, 호 연결 제어 프로세서(123:CCCP)와 선로 시험기(124) 사이에서 주고받는 IPC 메시지의 종류에는 시험시작 메시지(Test-Start), 시험중지 메시지 (Test-Stop), 시험확인 메시지(Test Ack), 및 시험결과 메시지(Test-Result)가 있으며, 시험결과 메시지에는 셀 손실 수, 셀 에러 수, 중복된 셀 수, 평균 셀 전송지연시간 등의 정보를 담는다.

도 3은 본 발명에 따른 선로 시험기와 호 연결 제어 프로세서(CCCP) 사이의 IPC 메시지 흐름도로서, 시험이 불가능할 경우(도 3a)와 시험이 가능한 경우(도 3b)에서의 IPC 메시지 처리 절차를 도시한 것이다.

먼저 시험이 불가능한 경우, 호 연결 제어 프로세서(123:CCCP)는 선로 시험기(124)로 시험시작 메시지(Test_Start)를 전송하고, 선로 시험기(124)는 호 연결 제어 프로세서(123:CCCP)로 시험시작 메시지(Test_Start)를 잘 받았다는 확인 메시지(Test_ACK)를 전송한 후, 테스트가 불가능하다는 것을 알리는 시험결과 메시지(Test Result-fail)를 전송한다.

한편, 시험이 가능한 경우에는 먼저 호 연결 제어 프로세서(123:CCCP)는 선로 시험기(124)로 시험시작을 지시하는 메시지(Test_Start)를 보내고, 선로 시험기(124)는 호 연결 제어 프로세서(123:CCCP)로 시험시작 메시지(Test_Start)를 받았다는 것을 확인하는 메시지(Test_ACK)를 보내준 후 시험을 실시한다.

그리고, 호 연결 제어 프로세서(123:CCCP)로부터 시험중지 메시지(Test_Stop)가 수신되면, 선로 시험기(124)는 시험중지 메시지를 받았음을 확인하는 메시지(Test_Stop Ack)를 호 연결 제어 프로세서(123:CCCP)에게 전송하고, 이어서 시험결과를 실은 결과 메시지(Test_Result-Success or Fault)를 호 연결 제어 프로세서(123:CCCP)에게 보내준다.

도 4는 본 발명에 따른 선로 시험기(124)의 구성도로서, 마이크로 프로세서부(410), 송신 제어부(420), 셀 발생부(430), 수신 제어부(440), 셀 수신부(450), 시험용 셀 속도조절부(460), IPC 셀 속도조절부(470), 및 셀 입출력부(480)로 이루어지는데, 시험용 셀 속도조절부(460)는 다시 송신 FIFO부(461)와 수신 FIFO부(462)로 구성되며, IPC 셀 속도조절부(470)는 IPC 수신 FIFO부(471)와 IPC 송신 FIFO부(472)로 구성되고, 셀 입출력부(480)는 송신 정합부(481), 입력 선택부(482), 및 수신 정합부(483)로 구성된다.

먼저, 마이크로 프로세서부(410)는 선로 시험기(124)에 대한 전반적인 제어를 담당하는 주 제어장치로서, 중앙처리장치(413:CPU), 중앙처리장치(413)에서 사용하는 클럭을 공급하는 클럭부(411), 중앙처리장치(413)를 초기화하기 위한 리셋부(412), 중앙처리장치(413)를 어드레스 버스와 데이터 버스로 접속해 주는 어드레스 버퍼(414)와 데이터 버퍼(415), 선로 시험기(124)의 동작 프로그램과 데이터를 저장하는 메모리부(416), 중앙 스위칭 서브시스템(110)의 운용 및 관리 프로세서(111)와 직렬통신을 수행하는 직렬 통신부(417), 및 어드레스와 제어 데이터를 디코딩하여 선로 시험기(124)를 구성하는 각 구성요소에 칩 선택신호를 제공함으로서 중앙처리장치(413)가 해당 구성요소를 엑세스 할 수 있도록 해주는 어드레스 디코더부(418)로 구성된다. 여기서 직렬 통신부(417)는 중앙 스위칭 서브시스템(110)의 운용 및 관리 프로세서(111)와 직렬통신을 수행하기 위한 구성요소이다.

셀 입출력부(480)는 셀 다중/역다중부(122:CMDA)와 택시(TAXI)로 접속되어 있으며, 수신동작으로서는 외부에서 택시(TAXI)를 통해 IPC 셀이나 시험 후 되돌아오는 시험용 셀을 입력받아 분류하여, 시험용 셀이면 수신 FIFO부(462)부로 보내고 IPC 셀이면 IPC 수신 FIFO부(462)로 보낸다.

더욱 구체적으로 설명하자면, 입력 선택부(482)에서는 송신 정합부(481)로부터 출력되는 셀이나 택시(TAXI)를 통하여 셀 다중/역다중부(122:CMDA)로부터 수신되는 셀을 입력받아 하나를 선택한 후 수신 정합부(483)로 출력한다. 이 때, 입력 선택부(482)의 선택기능을 제어하는 제어신호는 제어버스를 통하여 전해지게 된다.

그러면, 수신정합부(483)는 입력 선택부(482)에서 출력되는 셀이 시험용 셀이면 수신 FIFO부(462)부로 보내고 IPC 셀이면 IPC 수신 FIFO부(462)로 보낸다.

한편, 호 연결 제어 프로세서(123:CCCP)에서 선로 시험기(124)로 보내는 시험지시용 IPC 메시지, 즉 시험시작 메시지(Test_Start)는 이와 같은 입력 선택부(482)와 수신 정합부(483)를 통하여 수신되는데, 시험시작 메시지의 IPC 셀 포맷은 다음의 표 1과 같다.

크기(바이트)	기 능
3	라우팅 태그(Routing Tag)
5	ATM 헤더
16	OS 헤더
3	시험 경로 라우팅 헤더
1	트래픽 모드
2	시험 주기
4	대역폭(Bandwidth)
18	보존구간
4	CRC-32

위의 표 1에서 라우팅 헤더는 시험하고자 하는 경로를 지정하며, OS 헤더는 선로 시험기(124)가 시작과 중지를 구분하고 IPC 셀을 발생시킨 발생블록을 추적하기 위하여 사용하고, 1 바이트의 트래픽 모드는 단일 셀 시험과 CBR(Constant Bit Rate) 시험을 구분하기 위하여 사용한다. 또한, 시험주기정보는 2 바이트로서 분 단위(1분 내지 65535분)로 나타내도록 하는데, 만일 0인 경우에는 시험중지 메시지가 수신될 때까지 연속시험하며, 대역폭(Bandwidth)은 초당 3050 셀(3050 cell/sec)을 기본 셀율로 하고 최대 31배의 셀율까지 요구할 수 있다.

한편, 호 연결 제어 프로세서(123:CCCP)에서 선로 시험기(124)로 보내는 또하나의 IPC 메시지인 시험중지 메시지(Test_Stop)에 관한 IPC 셀 포맷의 한 실시예는 3 바이트의 라우팅 태그, 5 바이트의 ATM 헤더, 선로 시험기(124)가 IPC 셀의 구분 및 발생 블록을 추적하기 위하여 사용되는 16 바이트의 OS 헤더, 시험을 중지하고자 하는 시험 진행 경로를 나타내는 3 바이트의 시험경로 라우팅 태그, 28 바이트의 보존구간, 및 4 바이트의 유료부하 영역에 대한 CRC-32 값으로 이루어진다.

이렇게 시험시작을 지시하는 IPC 메시지(Test_Start)가 수신되면, IPC 수신 FIFO부(471)에 일시 저장되어 선입력-선출력(FIFO:First Input First Output) 동작에 의하여 IPC 셀 흐름의 속도가 조절된다.

그리고, 속도가 조절되어 IPC 수신 FIFO부(471)에서 출력되는 IPC 셀은 데이터 버스를 통하여 마이크로 프로세서부(410)로 수신된 후, 분석되어 선로 시험을 시작하게 된다.

마이크로 프로세서부(410)는 선로 시험을 위하여, 먼저 송신 제어부(420)로 선로 시험을 시작한다는 명령을 내리는데, 송신 제어부(420)는 시험명령을 받으면 시험용 셀의 발생에 필요한 정보를 소정 송신 레지스터에 설정한다.

송신 레지스터는 복수개의 8 비트 레지스터로서 구성될 수 있는데, 송신 레지스터에 써넣어야 하는 정보로는 시험용 셀의 형태정보, 수신 블록의 동작준비정보, 고정 값으로 시험용 셀을 발생할 때 고정값 로드를 지정하는 정보, 시험용 셀을 발생할 블록을 인에이블(enable) 시키는 정보, 및 고정값으로 시험용 셀을 발생하고자 하는 경우 해당 고정값 데이터 등이 있다. 여기서 블록이란, 선로 시험기(124)가 하나 이상의 시험용 셀 발생부를 가지고 있는 경우에 이들 중에서 시험용 셀을 발생할 하나를 의미한다.

더욱 구체적으로 설명하자면, 발생할 시험용 셀의 형태정보에 관한 제 1 레지스터는 비트 1과 비트 0을 이용하여 발생할 시험용 셀의 형태를 지시하는데, 1 바이트의 소정 고정값에 대해서는 ″0″, 2¹¹-1의 의사난수에 대해서는 ″1″, 2¹⁵-1의 의사난수에 대해서는 ″10″, 2⁹-1의 의사난수에 대해서는 ″11″로 설정한다. 비트 2는 수신 블록의 동작준비를 위해서 사용하며, 수신블럭이 더미(dummy)로 1회 수신처리를 한다. 즉, 비트 2가 0이면 초기화를 하지않고, 1이면 초기화를 수행한다.

또한, 비트 3은 고정값으로 시험용 셀을 발생할 때 고정값 로드(load)를 지정하는 비트로서 '0'이면 의사난수로 실행하고, '1'이면 고정값을 로드한다. 비트 7 내지 비트 4의 4 비트는 셀을 발생할 블록을 인에이블(enable) 하는데, 시험용 셀 발생블록이 4개인 경우에는 ″1″이면 1번 블록, ″10″이면 2 번 블록, ″100″이면 3번 블록, ″1000″이면 4번 블록을 인에이블 하도록 한다.

그리고, 제 2 레지스터에는 고정값으로 시험용 셀을 발생하고자 하는 경우 해당 고정값을 써준다.

한편, 송신 레지스터로부터 읽어내야 할 정보로는 총 발생한 시험용 셀 수의 상위 바이트, 총 발생한 시험용 셀 수의 하위 바이트, 해당 셀 발생 블록의 동작상태를 나타내기 위한 LED 온/오프 정보, 해당 셀 발생 블록의 번호, 해당 블록의 시험용 셀 발생지시 정보, 해당 블록의 시험용 셀 발생 중지 지시용 정보, 해당 블록의 내부 타이머 초기화 정보, 그리고 발생하고자 하는 시험용 셀의 라우팅 태그와 ATM 헤더값, 일반흐름제어(General Flow Control), 가상경로식별자(Virtual Path Identifier), 가상채널식별자(Virtual Channel Identifier), 유료부하타입(Payload Type), 셀포기 우선순위(Cell Loss Priority), 및 헤더 에러 검사(Header Error Check) 데이터 등이다.

구체적으로 설명하자면, 시험용 셀의 전송동작에 관한 정보를 읽어내야 하는 경우, 제 1 레지스터에는 총 발생한 시험용 셀 수의 상위 바이트를 기록하고, 제 2 레지스터에는 총 발생한 시험용 셀 수의 하위 바이트를 기록한다. 또한, 제 3 레지스터에는 셀 발생을 중지하고자 하는 셀 발생블록의 식별번호와 해당 블록의 LED를 온/오프 시키기 위한 정보를 기록한다.

제 4 레지스터의 비트 0에는 해당 블록을 통하여 시험용 셀을 발생하고자 한다는 것을 지시하는 정보를 기록하며, 비트 1에는 해당 블록의 시험용 셀 발생을 중지시키고자 할 때 사용하고, 비트 2는 해당 블록의 내부 타이머를 초기화시키기 위한 정보를 기록한다. 이 때, 비트 7 내지 비트 3의 5 비트는 보존구간으로서 사용하지 않는다.

그리고, 제 5 레지스터 내지 제 12 레지스터까지의 8개 레지스터를 사용하여 발생하고자 하는 시험용 셀의 라우팅 태그와 ATM 헤더값을 써준다. 즉, 제 5 레지스터 내지 제 7 레지스터에는 3 바이트의 라우팅 태그를 써주고, 제 8 레지스터에는 일반흐름제어(GFC)와 가상경로식별자(VPI), 제 9 레지스터에는 가상경로식별자와 가상채널식별자(VCI), 제 10 레지스터에는 가상채널식별자, 제 11 레지스터에는 가상채널식별자와 유료부하타입(PT)과 셀 포기 우선순위(CLP), 그리고 제 12 레지스터에는 헤더 에러 검사(HEC) 정보를 기록한다.

이제 셀 발생부(430)는 송신 제어부(420)에서 설정한 레지스터 정보들을 참조하여 시험용 셀을 발생시키는데, 이 시험용 셀은 해당 경로를 돌고나서 되돌려 받게 된다. 이 때, 시험용 셀의 포맷에 관한 한 실시예를 다음의 표 2에 보였다.

크기(바이트)	기 능
3	라우팅 태그(Routing Tag)
5	ATM 헤더
2	셀 식별번호(ID)
2	순서번호
4	타임 스탬프(Time Stamp)
40	PRBS(Pseudo Random Bit Sequence)

위의 표 2에서 라우팅 태그는 시험 요구된 경로를 나타내며, 셀 식별번호(ID)는 해당 셀을 식별하기 위하여 사용된다. 또한, 순서 번호(Sequence Number)는 셀 전송지연을 계산하기 위하여 사용된다.

셀 발생부(430)에서 발생된 시험용 셀은 셀 흐름의 속도를 조절하여 속도차이로 인한 셀 손실을 방지하기 위하여, 시험용 셀 속도조절부(460)의 송신 FIFO부(461)로 일시 저장된 후에 선입력-선출력(FIFO) 동작에 의하여 순서대로 출력된다.

송신 FIFO부(461)에서 출력되는 시험용 셀은 송신 정합부(481)로 입력되는데, 송신 정합부(481)는 셀 다중/역다중부(122)(CMDA)와 택시(TAXI)로 접속되며, 송신 FIFO부(461)나 IPC 송신 FIFO부(461)에 유효한 셀이 존재하면 택시(TAXI)를 통해 외부로 전송하는 기능을 수행한다.

한편, 위에서 설명한 바와 같은 과정을 통해 선로 시험기(124)로부터 생성되어 출력된 시험용 셀은 해당 경로를 경유하여 전송된 후 다시 되돌아 와서 선로 시험기(124)로 재 수신된다. 즉, 이 경우에 셀 입출력부(480)의 입력 선택부(482)와 수신 정합부(483)를 통하여 수신된 셀은 되돌아 온 시험용 셀이므로 IPC 수신 FIFO부(471)로 전달되는 것이 아니라 시험용 셀 속도조절부(460)의 수신 FIFO부(462)로 전달된다.

그러면, 수신 제어부(440)는 마이크로 프로세서부(410)로부터 시험명령을 받아 시험용 셀의 수신에 필요한 정보를 소정 수신 레지스터에 설정한다.

수신 레지스터에 써넣어야 하는 정보로는 수신할 시험용 셀의 형태, 수신 블록의 동작준비 정보, 고정값으로 시험용 셀을 수신할 때 고정값 로드를 지정하는 정보, 셀을 수신할 블록을 인에이블 하는 정보, 고정값으로 시험용 셀을 수신하고자 하는 경우 해당 고정값 데이터, 셀 수신 중지정보, 해당 블록의 시험용 셀 수신 지시정보, 해당 블록의 시험용 셀 수신 중지정보, 및 해당 블록의 내부 타이머를 초기화 하는 정보 등이다.

더욱 구체적으로 설명하자면, 수신할 시험용 셀의 형태정보에 관한 제 20 레지스터는 비트 1과 비트 0을 이용하여 수신할 시험용 셀의 형태를 지시하는데, 1 바이트의 소정 고정값에 대해서는 ″0″, 2¹¹-1의 의사난수에 대해서는 ″1″, 2¹⁵-1의 의사난수에 대해서는 ″10″, 2⁹-1의 의사난수에 대해서는 ″11″로 설정한다. 비트 2는 수신 블록의 동작준비를 위해서 사용하며, 수신블럭이 더미(dummy)로 1회 수신처리를 한다. 즉, 비트 2가 0이면 초기화를 하지않고, 1이면 초기화를 수행한다.

또한, 비트 3은 고정값으로 시험용 셀을 수신할 때 고정값 로드(load)를 지정하는 비트로서 '0'이면 의사난수로 실행하고, '1'이면 고정값을 로드한다. 비트 7 내지 비트 4의 4 비트는 셀을 수신할 블록을 인에이블(enable) 하는데, 시험용 셀 발생블록이 4개인 경우에는 ″1″이면 1번 블록, ″10″이면 2 번 블록, ″100″이면 3번 블록, ″1000″이면 4번 블록을 인에이블 하도록 한다.

제 21 레지스터에는 고정값으로 시험용 셀을 수신하고자 하는 경우 해당 고정값을 써준다. 또한, 제 22 레지스터에는 셀 수신을 중지하고자 하는 셀 수신블록의 식별번호를 기록한다.

제 23 레지스터의 비트 0에는 해당 블록을 통하여 시험용 셀을 수신하고자 한다는 것을 지시하는 정보를 기록하며, 비트 1에는 해당 블록의 시험용 셀 수신을 중지시키고자 할 때 사용하고, 비트 2는 해당 블록의 내부 타이머를 초기화시키기 위한 정보를 기록한다. 이 때, 비트 7 내지 비트 3의 5 비트는 보존구간으로서 사용하지 않는다.

한편, 수신 레지스터로부터 읽어 내어야 하는 정보는 성공적으로 수신한 총 시험용 셀의 수, 수신한 총 시험용 셀의 수, 수신한 총 시험용 셀의 지연시간, 수신한 오류 셀의 총 수, 및 중복되어 수신한 시험용 셀의 총 수 등이다.

구체적으로 설명하자면, 시험용 셀의 수신동작에 관한 정보를 읽어내야 하는 경우, 제 20 레지스터와 제 21 레지스터에는 성공적으로 수신한 시험용 셀의 총 수를 기록하며, 제 22 레지스터와 제 23 레지스터에는 중복하여 수신한 시험용 셀의 총 수를 기록하고, 제 24 레지스터와 제 27 레지스터에는 수신한 총 시험용 셀의 지연시간을 기록한다. 또한, 제 28 레지스터와 제 29 레지스터에는 수신한 총 오류 셀의 수를 기록한다.

이제, 셀 수신부(450)는 수신 제어부(440)에서 설정한 레지스터 정보들을 참조하여, 수신 FIFO부(462)로부터 시험용 셀을 받아 분석함으로서 선로상태를 조사한다.

이 조사 결과는 다시 셀 다중/역다중부(122:CMDA)를 경유하여 호 연결 제어 프로세서(123:CCCP)로 보고하게 되는데, 이 때의 시험결과 메시지(Test_Result)는 마이크로 프로세서부(410)의 데이터 버스를 통해 IPC 송신 FIFO 부(472)로 전송된다. 그리고, IPC 수신 FIFO부(471)에 저장되는 시험결과 메시지(Test_Result)에 대한 IPC 셀들은 송신 정합부(481)에서 순서대로 읽혀진 후 외부로 전송된다.

선로 시험기(124)에서 시험을 종료한 후에 호 연결 제어 프로세서(123:CCCP)로 시험 결과를 전송하는데 있어서, 시험이 성공한 경우에는 에러 셀, 중복된 셀, 손실 셀의 수가 모두 0이어야 하며, 1개의 셀이라도 하자가 있을 떼에는 오류(fault)로 하고, 모든 셀이 수신되지 않을 때에는 고장(Fail)으로 알려준다.

이 때, 시험 결과를 호 연결 제어 프로세서(123:CCCP)로 전달하기 위하여 사용하는 IPC 셀 포맷의 한 실시예를 다음의 표 3에 나타내었다.

크기(바이트)	기 능
3	라우팅 태그(Routing Tag)
5	ATM 헤더
16	OS 헤더
1	시험 결과 표시(Tag)
1	송신 셀 수의 최상위
1	오류 셀 수의 최상위
1	손실 셀 수의 최상위
5	송신 셀의 총 수
4	수신 셀의 총 수
5	오류 셀의 총 수
5	손실 셀의 총 수
2	중복된 셀의 총 수
2	평균 셀 전송지연
4	보존구간
4	CRC-32

위의 표 3에서 OS 헤더는 호 연결 제어 프로세서(123:CCCP)가 IPC 셀의 구분 및 시험용 셀을 발생한 블록을 추적하기 위하여 사용되며, 시험 결과 표시는 시험 결과를 나타내기 위하여 사용된다(성공:0, 오류:1, 고장:2). 또한, 평균 셀 전송지연 정보는 마이크로 초 단위의 평균 셀 전송지연(Mean Cell Transfer Delay)을 나타낸다.

한편, 선로 시험기(124)에서 IPC 셀을 송신하는 다른 경우로는 시험시작 메시지(Test_Start)를 받은 후, 이 메시지를 받았음을 확인해 주기 위하여 보내는 확인 메시지(Test_ACK)와 시험을 중지하라는 메시지(Test_Stop)에 대한 확인 메시지(Test_Stop_Ack)가 있다.

먼저, 시험시작 메시지를 받았다는 확인을 해주는 확인 메시지의 IPC 셀 포맷에 관한 한 실시예는 3 바이트의 라우팅 태그, 5 바이트의 ATM 헤더, 호 연결 제어 프로세서(123:CCCP)가 선로 시험기(124)의 IPC 메시지를 구분하는데 사용하는 식별번호(ID), 3 바이트의 시험경로 라우팅 태그, 1 바이트의 트래픽 모드, 2 바이트의 시험주기, 4 바이트의 대역폭(Bandwidth), 18 바이트의 보존구간, 및 4 바이트의 유료부하 영역에 대한 CRC-32 값으로 이루어진다.

이 때, 시험경로 라우팅 태그, 트래픽 모드, 시험주기, 및 대역폭(Bandwidth) 정보는 시험시작 메시지(Test_Start)와 동일한 내용으로 한다.

그리고, 시험중단 메시지를 받았음을 확인하는 확인 메시지에 관한 IPC 셀 포맷의 한 실시예는 3 바이트의 라우팅 태그, 5 바이트의 ATM 헤더, 호 연결 제어 프로세서(123:CCCP)가 IPC 셀의 구분 및 발생 블록을 구분하기 위하여 사용하는 16 바이트의 OS 헤더, 28 바이트의 보존구간, 및 4 바이트의 유료부하 영역에 대한 CRC-32 값으로 이루어진다.

이상에서 설명한 바와 같이 본 발명을 사용하면, 별도의 ATM 분석기를 사용하지 않고, ATM 교환기 내에 수용되는 보드인 선로 시험기(124)를 이용하여 운용자가 직접 타 망의 선로 및 가입자 선로의 상태를 시험할 수 있으므로, ATM 분석기를 사용하는 경우에 비하여 보다 간편하고 저렴한 가격으로 선로의 상태를 시험할 수 있는 효과가 있다.

Claims

소정 ATM 교환기에 장착되어 소정 셀 다중/역다중부를 매개로 소정 호 연결 제어 프로세서(CCCP)와 교신하여, 타 망과의 선로나 가입자 선로에 대한 ATM 셀 시험을 수행하는 선로 시험기에 있어서,

상기 선로 시험기의 주 제어장치인 마이크로 프로세서부;

소정 시험용 송신셀을 입력받아 속도를 조절하는 송신 FIFO부와 소정의 시험용 수신셀을 입력받아 속도를 조절하는 수신 FIFO부로 이루어지는 시험용 셀 속도조절부;

소정 프로세서간 통신(IPC)용 송신셀을 입력받아 속도를 조절하는 IPC 송신 FIFO부와 소정의 프로세서간 통신(IPC)용 수신셀을 입력받아 속도를 조절하는 IPC 수신 FIFO부로 이루어지는 IPC 셀 속도조절부;

상기 셀 다중/역다중부와 택시(TAXI:Transparent Asynchronous Transmitter/ Receiver Interface)로 접속되며, 상기 송신 FIFO부나 IPC 송신 FIFO부에 유효한 셀이 존재하면 상기 택시(TAXI)를 통해 외부로 전송하고, 또한 외부에서 상기 택시(TAXI)를 통해 셀 데이터를 입력받아 분류하여, 시험용 셀이면 상기 수신 FIFO부로 보내고, IPC 셀이면 상기 IPC 수신 FIFO부로 보내는 셀 입출력부;

상기 마이크로 프로세서부로부터 시험명령을 받으면, 시험용 셀의 발생에 필요한 소정 정보들을 소정 레지스터에 설정하는 송신 제어부;

상기 레지스터를 참조하여 소정의 시험용 셀을 발생하여 상기 송신 FIFO부에 시험용 송신셀로서 보내주는 셀 발생부;

상기 마이크로 프로세서부로부터 시험명령을 받으면, 시험용 셀의 수신에 필요한 소정 정보를 소정 레지스터에 설정하는 수신 제어부; 및

상기 수신 FIFO부로부터 수신된 시험용 셀을 받아 분석하여, 상기 선로의 상태를 조사하는 셀 수신부를 포함하여 구성되는 것을 특징으로 하는 비동기 전달모드 교환기에 있어서의 선로 시험기.