KR20000025506A - Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치 - Google Patents

Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치 Download PDF

Info

Publication number
KR20000025506A
KR20000025506A KR1019980042609A KR19980042609A KR20000025506A KR 20000025506 A KR20000025506 A KR 20000025506A KR 1019980042609 A KR1019980042609 A KR 1019980042609A KR 19980042609 A KR19980042609 A KR 19980042609A KR 20000025506 A KR20000025506 A KR 20000025506A
Authority
KR
South Korea
Prior art keywords
cell
atm
switch
control
port
Prior art date
Application number
KR1019980042609A
Other languages
English (en)
Inventor
박건표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980042609A priority Critical patent/KR20000025506A/ko
Publication of KR20000025506A publication Critical patent/KR20000025506A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5628—Testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 데이터 통신시 ATM 셀을 생성하여 송신하고, ATM 스위치 파브릭을 통하여 수신된 ATM 셀의 이상 유무를 검증하도록 한 ATM 스위치 파브릭 검증을 위한 ATM 셀 시험장치에 관한 것으로, 셀 데이터 신호를 송수신하는 스위치(10)와, 클럭신호를 발생하는 클럭 발생부(12)와, 셀을 생성하는 ATM 셀 생성부(13a)와, 상기 스위치(10)의 셀 데이터 신호를 인터페이스(11)를 통하여 수신하여 셀을 검증하는 ATM 셀 검수부(13b)와, 상기 ATM 셀 생성부(13a)와 ATM 셀 검수부(13b)을 동작하기 위한 FPGA 프로그램 칩(14)과, 상기 ATM 셀 검수부(13b)의 셀 검증을 표시하는 ATM LED 표시부(15)와, 상기 ATM 셀 생성부(13a)의 셀 생성시 생성방법 및 셀 경로결정을 위한 스위칭 태그 비트를 설정하는 컨트롤/셀렉트 디지트 스위치(16)와, 상기 컨트롤/셀렉트 디지트 스위치(16)의 설정에 따라 셀 포트를 제어하는 ATM 셀 포트 제어부(17)와, 상기 컨트롤/셀렉트 디지트 스위치(16)의 설정에 따라 셀 컨트롤 모드를 제어하는 셀 컨트롤 모드 제어부(18)와, 상기 셀 컨트롤 모드 제어부(18)의 셀 포트 제어에 따라 선택된 셀 경로 포트를 표시하는 ATM 셀 포트 LED 표시부(19)와, 상기 셀 컨트롤 모드 제어부(18)의 설정된 모드를 표시하는 셀 모드 LED 표시부(20)와, 상기 스위치(10)와 매트릭스 스위치 프로그램을 인터페이스 하는 ATM 매트릭스 스위치 프로그램 인터페이스(21)로 구성된 것을 특징으로 한다.

Description

ＡＴＭ 스위치 파브릭 검증을 위한 ＡＴＭ 셀 시험장치
본 발명은 ATM 셀 시험장치에 관한 것으로, 특히 데이터 통신시 ATM 셀을 생성하여 송신하고, ATM 스위치 파브릭(fabric)을 통하여 수신된 ATM 셀의 이상 유무를 검증하도록 한 ATM 스위치 파브릭 검증을 위한 ATM 셀 시험장치에 관한 것이다.
도 1은 일반적인 ATM(Asynchronous Transfer Mode)교환기를 나타낸 도로서, 이에 도시한 바와 같이 ATM은 음성, 데이터, 영상 등 모든 정보를 고정 길이로 분해하여 48비트의 데이터와 5비트의 헤더로 된 53비트의 셀을 통하여 전송 교환하며, ATM에서는 우선 정보 전송에 앞서서 발착 단말 사이에 커넥션을 설정하고 커넥션 식별자를 셀의 헤더에 올려서 ATM 전송망에 송신한다.
또한 ATM 교환기는 이 셀의 헤더를 기본 루트로 결정하고 SDH(Synchronous Digital Hierarchy:동기 디지털신호 다중화 계층구조)가 제공하는 고속의 파이프로 송신하는데, 이것이 레이블 다중이며, 정보를 셀로하여 망에 전송하고 망에서 셀을 수신하여 미디어의 종별에 맞춘 정보를 복원하는 셀의 조립과 분해를 CLAD(Cell Assembly Disassembly)라고 하고, ATM 교환기는 다수의 단말에서 도착하는 셀의 헤더를 보고 셀프 루팅 스위치가 자율적으로 출력방향을 결정하여 고속으로 교환한다.
또한 ATM은 셀이 동시에 도착하여 전달망 속으로 폭주가 발생하면 망내에서 셀 손실이 발생하고, 이때 ATM은 호출 설정 패이즈에서 커넥션 접수 제어나 정보 전송 페이즈에서 폴리싱을 한다.
한편, ATM 스위칭 시스템은 스위치 포트의 정상동작 여부를 검증하기 위해서 ATM 셀 측정장비를 이용하여 기능을 검증하는데, 이때 검증을 위한 장비 및 주변환경 설정이 복잡한 경우가 발생한다.
이와 같이 종래에는 ATM 셀 측정장비를 이용하여 기능을 검증하는데 있어서 검증을 위한 장비와 주변환경 설정이 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 ATM을 이용한 데이터 통신시 ATM 스위치 보드의 스위치 파브릭 부분의 ATM 셀 경로의 이상 유무를 검증하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 구체적인 수단으로, 셀 데이터 신호를 송수신하는 스위치와, 클럭신호를 발생하는 클럭 발생부와, 셀을 생성하는 ATM 셀 생성부와, 상기 스위치의 셀 데이터 신호를 인터페이스를 통하여 수신하여 셀을 검증하는 ATM 셀 검수부와, 상기 ATM 셀 생성부와 ATM 셀 검수부을 동작하기 위한 FPGA 프로그램 칩과, 상기 ATM 셀 검수부의 셀 검증을 표시하는 ATM LED 표시부와, 상기 ATM 셀 생성부의 셀 생성시 생성방법 및 셀 경로결정을 위한 스위칭 태그 비트를 설정하는 컨트롤/셀렉트 디지트 스위치와, 상기 컨트롤/셀렉트 디지트 스위치의 설정에 따라 셀 포트를 제어하는 ATM 셀 포트 제어부와, 상기 컨트롤/셀렉트 디지트 스위치의 설정에 따라 셀 컨트롤 모드를 제어하는 셀 컨트롤 모드 제어부와, 상기 셀 컨트롤 모드 제어부의 셀 포트 제어에 따라 선택된 셀 경로 포트를 표시하는 ATM 셀 포트 LED 표시부와, 상기 셀 컨트롤 모드 제어부의 설정된 모드를 표시하는 셀 모드 LED 표시부와, 상기 스위치와 매트릭스 스위치 프로그램을 인터페이스 하는 ATM 매트릭스 스위치 프로그램 인터페이스로 구성됨을 특징으로 한다.
도 1은 일반적인 ATM 교환기를 나타낸 도.
도 2는 본 발명 ATM 스위치 파브릭 테스터의 블록도.
도 3은 본 발명 블록킹이 없는 스위치 매트릭스 ATM 스위치 파브릭을 나타낸
도.
도 4는 본 발명 ATM 스위치 파브릭 테스터를 이용한 블록킹이 없는 스위치 매트릭스 제어도.
도 5는 본 발명 테스터를 이용한 ATM 스위치 파브릭 시험의 구성도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 스위치 11 : 인터페이스
12 : 클럭 발생부 13 : FPGA 칩
13a : ATM 셀 생성부 13b : ATM 셀 검수부
14 : FPGA 프로그램 칩 15 : LED 표시부
16 : 컨트롤/셀렉트 디지트 스위치
17 : ATM 셀 포트 제어부 18 : 셀 컨트롤 모드 제어부
19 : ATM 셀 포트 LED 표시부
20 : 셀 모드 LED 표시부 21 : ATM 매트릭스 스위치 프로그램 인터페이스
30 : 논(NON)-블록킹 스위치 매트릭스 제어부
31 : 스위치 파브릭 제어부 32 : 크로스 포인트 스위치 파브릭
33 : ATM 스위치 파브릭 테스터
40 : 중앙처리장치 41 : 컨피그 컨트롤 로직부
42 : 스위치 매트릭스 43 : ATM 논-블록킹 스위치 매트릭스부
프로그램 제어부 50 : 논-블록킹 스위치 매트릭스부
51 : ATM 스위치 파브릭 제어회로부
52 : 프로세서 53 : 메모리부
54 : BOOT 롬
이하에서 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
도 2는 본 발명 ATM 스위치 파브릭 테스터의 블록도로서, 이에 도시한 바와 같이 셀 데이터 신호를 송수신하는 스위치(10)와, 클럭신호를 발생하는 클럭 발생부(12)와, 셀을 생성하는 ATM 셀 생성부(13a)와, 상기 스위치(10)의 셀 데이터 신호를 인터페이스(11)를 통하여 수신하여 셀을 검증하는 ATM 셀 검수부(13b)와, 상기 ATM 셀 생성부(13a)와 ATM 셀 검수부(13b)을 동작하기 위한 FPGA 프로그램 칩(14)과, 상기 ATM 셀 검수부(13b)의 셀 검증을 표시하는 ATM LED 표시부(15)와, 상기 ATM 셀 생성부(13a)의 셀 생성시 생성방법 및 셀 경로결정을 위한 스위칭 태그 비트를 설정하는 컨트롤/셀렉트 디지트 스위치(16)와, 상기 컨트롤/셀렉트 디지트 스위치(16)의 설정에 따라 셀 포트를 제어하는 ATM 셀 포트 제어부(17)와, 상기 컨트롤/셀렉트 디지트 스위치(16)의 설정에 따라 셀 컨트롤 모드를 제어하는 셀 컨트롤 모드 제어부(18)와, 상기 셀 컨트롤 모드 제어부(18)의 셀 포트 제어에 따라 선택된 셀 경로 포트를 표시하는 ATM 셀 포트 LED 표시부(19)와, 상기 셀 컨트롤 모드 제어부(18)의 설정된 모드를 표시하는 셀 모드 LED 표시부(20)와, 상기 스위치(10)와 매트릭스 스위치 프로그램을 인터페이스 하는 ATM 매트릭스 스위치 프로그램 인터페이스(21)로 구성한 것으로, 이의 작용을 도 3 내지 도 5를 참조하여 설명하면 다음과 같다.
ATM 셀을 생성할 수 있는 ATM 셀 생성부(13a)를 갖으며, 생성된 ATM 셀을 송신한 후 ATM 스위치 파브릭 경로를 통과하여 수신된 ATM 셀을 검증하는 ATM 셀 검수부(13b)로 이루어져 있으며, 이러한 기능의 수행은 프로그래머블 IC(Integrated Circuit)의 로직 구현에 의하여 수행된다.
또한 ATM 스위치 파브릭내의 셀 경로와 크로스 포인트 스위치의 경로 설정을 위한 프로그램을 다운 로딩할 수 있도록 크로스 포인트 스위치 프로그램 인터페이스 장치(21)를 두고, ATM 셀 생성시 생성방법 및 셀 경로결정을 위한 스위칭 태그 비트를 설정하기 위한 컨트롤과 셀렉트 디지트 스위치(16)를 두며, ATM 셀의 검증, 설정된 모드 및 선택된 ATM 셀 경로 포트를 표시하기 위한 LED 표시장치(15)를 둔다.
도 3은 본 발명 블록킹이 없는 스위치 매트릭스 ATM 스위치 파브릭을 나타낸 도로서, 이에 도시한 바와 같이 스위치 매트릭스에서 스위치 매트릭스 입력 포트수는 ATM 스위치 파브릭의 입력 포트수와 같으며, 출력 포트수는 입력 포트수보다 많은 구성을 갖는다.
또한 ATM 스위치 파브릭으로 부터 나오는 입출력 포트는 스위치 매트릭스를 통하여 제어하므로써 출력 포트를 항상 특정 포트에 할당하지 않고 상황에 따라서 포트를 할당하여 보다 많은 포트를 수용할 수 있다.
또한 스위치 파브릭의 입력 포트는 스위치 매트릭스의 사용자 인터페이스 장치의 ATM 입력을 갖는 포트와 1:1로 연결되고, 스위치 파브릭의 출력 포트를 스위치 매트릭스의 사용자 인터페이스 장치의 ATM 셀 출력을 갖는 포트와 1:N으로 연결되며, 상기의 연결은 스위치 매트릭스를 프로그램으로 제어하여 스위치 매트릭스 내부 루팅 테이블을 제어함으로써 각각의 입력 포트는 루팅 테이블에 따라 데이터패스 경로를 결정한다.
도 4는 본 발명 ATM 스위치 파브릭 테스터를 이용한 블록킹이 없는 스위치 매트릭스 제어도로서, 이에 도시한 바와 같이 컨피그 컨트롤 로직(config control logic)은 외부에 프로그래밍이 가능한 로직 게이트로 구성하여 모든 동작은 프로세서와 프로그램으로 동작된다.
도 5는 본 발명 테스터를 이용한 ATM 스위치 파브릭 시험의 구성도로서, 도 1의 개념을 적용하여 ATM 스위치 보드의 스위치 파브릭 부분의 ATM 셀 경로의 이상 유무를 검증할 수 있게 된다.
이상에서 설명한 바와 같이 ATM 스위치 파브릭의 셀 패스경로를 검증하기 위하여 ATM 셀을 생성하여 송신하고, ATM 스위치 파브릭을 통하여 수신된 ATM 셀의 이상 유무를 간단히 확인할 수 있으며, 아울러 ATM 스위치 파브릭 테스터를 구현함으로써 시험 환경설정의 복잡함을 현저하게 줄일 수 있는 효과가 있다.

Claims (1)

  1. 셀 데이터 신호를 송수신하는 스위치와, 클럭신호를 발생하는 클럭 발생부와, 셀을 생성하는 ATM 셀 생성부와, 상기 스위치의 셀 데이터 신호를 인터페이스를 통하여 수신하여 셀을 검증하는 ATM 셀 검수부와, 상기 ATM 셀 생성부와 ATM 셀 검수부을 동작하기 위한 FPGA 프로그램 칩과, 상기 ATM 셀 검수부의 셀 검증을 표시하는 ATM LED 표시부와, 상기 ATM 셀 생성부의 셀 생성시 생성방법 및 셀 경로결정을 위한 스위칭 태그 비트를 설정하는 컨트롤/셀렉트 디지트 스위치와, 상기 컨트롤/셀렉트 디지트 스위치의 설정에 따라 셀 포트를 제어하는 ATM 셀 포트 제어부와, 상기 컨트롤/셀렉트 디지트 스위치의 설정에 따라 셀 컨트롤 모드를 제어하는 셀 컨트롤 모드 제어부와, 상기 셀 컨트롤 모드 제어부의 셀 포트 제어에 따라 선택된 셀 경로 포트를 표시하는 ATM 셀 포트 LED 표시부와, 상기 셀 컨트롤 모드 제어부의 설정된 모드를 표시하는 셀 모드 LED 표시부와, 상기 스위치와 매트릭스 스위치 프로그램을 인터페이스 하는 ATM 매트릭스 스위치 프로그램 인터페이스로 구성된 것을 특징으로 하는 ATM 스위치 파브릭 검증을 위한 ATM 셀 시험장치.
KR1019980042609A 1998-10-12 1998-10-12 Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치 KR20000025506A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042609A KR20000025506A (ko) 1998-10-12 1998-10-12 Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042609A KR20000025506A (ko) 1998-10-12 1998-10-12 Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치

Publications (1)

Publication Number Publication Date
KR20000025506A true KR20000025506A (ko) 2000-05-06

Family

ID=19553755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042609A KR20000025506A (ko) 1998-10-12 1998-10-12 Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치

Country Status (1)

Country Link
KR (1) KR20000025506A (ko)

Similar Documents

Publication Publication Date Title
CA2067596C (en) System for monitorimg atm cross-connecting apparatus by inside-apparatus monitoring cell
US6064670A (en) Matrix for switching between two multiplex groups
US5493565A (en) Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals
JPH06276217A (ja) Ａｔｍ伝送システムにおけるパスルート試験方式
JPH04369945A (ja) Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置
US5450397A (en) Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method
CA2058796C (en) Cell switch and cell switch network with simplified cell switch testing
JPH08107573A (ja) 回線インタフェース装置
KR0150522B1 (ko) 광대역 종합정보 통신망(b-isdn) 프로토콜 및 트래픽 시험 장치 및 그 방법
KR20000025506A (ko) Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치
KR19990004523A (ko) 에이티엠 셀 다중화/역다중화 장치
KR100269261B1 (ko) 에이티엠교환기가입자제어모듈의시험장치
JP3074570B2 (ja) Ａｔｍスイッチのパス試験方式
KR0168918B1 (ko) 비동기 전달 모드 셀 송/수신 기능 시험방법
KR100289575B1 (ko) 비동기 전달모드 교환기에 있어서의 선로 시험기
JP2978766B2 (ja) Ａｔｍ交換機システムのループバック方式
JPH11234275A (ja) 交換網における伝送経路表示方法又は伝送経路表示装置及びこれを用いた障害箇所の検出方法
KR100600815B1 (ko) 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법
KR100228319B1 (ko) 비동기 전송모드 교환기의 고속 트렁크 비동기 전송모드 / 기본 속도 트렁크 인터페이스 겸용 프린트 보드 어셈블리 및 그 제어방법
KR100255305B1 (ko) 비동기 전송 모드 교환기의 시험용 스위칭 장치
KR100267848B1 (ko) 전전자교환기에서음성경로시험방법
KR100391176B1 (ko) 교환기의 스위치 보드에서 라우팅 절체 장치
JP2551131B2 (ja) 自己ルーティング通話路障害検出回路
JP3001505B2 (ja) 通話路インタフェースの試験方法
KR100462731B1 (ko) 전전자 교환기 프로세서간통신제어보드의 노드 기능 시험 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination