JP3001505B2 - 通話路インタフェースの試験方法 - Google Patents

通話路インタフェースの試験方法

Info

Publication number
JP3001505B2
JP3001505B2 JP10158221A JP15822198A JP3001505B2 JP 3001505 B2 JP3001505 B2 JP 3001505B2 JP 10158221 A JP10158221 A JP 10158221A JP 15822198 A JP15822198 A JP 15822198A JP 3001505 B2 JP3001505 B2 JP 3001505B2
Authority
JP
Japan
Prior art keywords
highway
output
communication path
interface
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10158221A
Other languages
English (en)
Other versions
JPH11355438A (ja
Inventor
俊彦 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP10158221A priority Critical patent/JP3001505B2/ja
Publication of JPH11355438A publication Critical patent/JPH11355438A/ja
Application granted granted Critical
Publication of JP3001505B2 publication Critical patent/JP3001505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種通話路インタ
フェースを持つ交換システムに係り、時分割通話路装置
における各インタフェースに対応する時分割通話路の正
常性を試験する通話路インタフェースの試験方法に関す
る。
【0002】
【従来の技術】従来、各種通話路インタフェースを持つ
交換システムは、通話路部に拡張性を持たせる場合が多
く、拡張度合いは、システムが導入される場所(環境)
により異なる。このため、対向側システムの増加により
自システムのインタフェース部が拡張可能となるよう任
意搭載となっている。
【0003】上記のようなシステムの出荷試験では、イ
ンタフェース部の搭載数が最大数に満たない場合、接続
される時分割通話路装置の機能試験をするために、各種
方法が提供されている。例えば、全インタフェース分の
対向装置を設備として準備する方法、またはインタフェ
ース部を未搭載位置へ載せ換えながら試験する方法、も
しくは全インタフェースに保守試験装置を接続して試験
するか、時分割通話路装置に保守試験装置用インタフェ
ースを用意する方法がある。
【0004】ここで、図5は、各種通話路インタフェー
スを持つ一般的な交換システムの構成を示すブロック図
である。図5において、一般的な時分割通話路装置1
は、複数の通話路インタフェース装置2とのインタフェ
ースを備える。該構成において、通話用入力ハイウェイ
(時分割通話路)3の正常性を試験する時は、接続され
る通話路インタフェース装置2との全てのインタフェー
スを試験する必要性が有り、その際に通話路インタフェ
ース装置2が搭載最大数分必要となっていた。最大数存
在しない場合には、搭載位置を変更させながら全インタ
フェース分の試験を行うか、または複数の通話路インタ
フェース装置2の替りに各インタフェースに保守試験装
置を接続して試験するか、あるいは時分割通話路装置1
に保守試験装置用のインタフェースを持たせる必要があ
る。
【0005】ここで、図6は、上述した、保守試験装置
を用いる場合の試験方法を説明するためのシステム構成
(特開昭56−85965号)を示すブロック図であ
る。図において、時分割通話路装置1は、複数本の通話
用入出力ハイウェイ3と、保守試験用に接続されている
1本の試験用入出力ハイウェイ20を収容する。試験用
入出力ハイウェイ20は、通話用入力ハイウェイ3のす
べての受信回路にマルチ接続されている。
【0006】また、時分割通話路装置1は、さらに、切
り替え回路21および選択回路24を備えている。切り
替え回路21は、両ハイウェイのいずれか一方を選択す
る。選択回路24は、更に通話用出力ハイウェイ23の
うち任意の1本を、保守試験装置11に接続される試験
用出力ハイウェイ25へ出力することで、時分割通話路
7を試験する。
【0007】
【発明が解決しようとする課題】しかしながら、従来技
術による上記試験方法においては、試験のためには、時
分割通話路装置1に保守試験装置用インタフェースが必
要となり、さらに保守試験装置11も必要になるため、
操作が煩雑になるとともに、コストを低減化できないと
いう問題があった。
【0008】この発明は上述した事情に鑑みてなされた
もので、もともと存在する特定の対向装置インタフェー
スを利用することで、特別な保守試験装置用インタフェ
ースを必要とせずに時分割通話路装置の機能試験を行う
ことで、操作性を向上させることができるとともに、コ
ストの低減化を実現することができる通話路インタフェ
ースの試験方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上述した問題点を解決す
るために、請求項1記載の発明では、複数の対向装置と
通話路入出力ハイウェイで接続される時分割通話路装置
の通話路インタフェースの試験方法において、入力側の
特定の1つの対向装置が発生する試験データを、通話路
入力ハイウェイを順次切り替えながら前記時分割通話路
装置へ供給するステップと、前記時分割通話路装置を介
して出力される試験データを、通話路出力ハイウェイを
順次切り替えながら出力側の特定の1つの対向装置に供
給するステップと、前記出力側の特定の1つの対向装置
で、試験データが正常であるか異常であるかを判別する
ステップとを有することを特徴とする。
【0010】また、請求項2記載の発明では、請求項1
載の通話路インタフェースの試験方法において、前記
通話路入力ハイウェイと前記通話路出力ハイウェイと
は、互いに対向する通話路インタフェースに対応するこ
とを特徴とする。
【0011】また、請求項3記載の発明では、請求項1
記載の通話路インタフェースの試験方法において、前記
通話路入力ハイウェイと前記通話路出力ハイウェイと
は、互いに別々に選択された通話路インタフェースに対
応することを特徴とする。
【0012】この発明では、複数の対向装置と通話路入
出力ハイウェイで接続される時分割通話路装置の試験に
おいて、特定の1つ対向装置との通話路入出力ハイウェ
イを試験用として切り替えながら実施する。したがっ
て、対向装置を全搭載数分必要とせず、また保守試験装
置を使用せずに対向装置が未接続となっているインタフ
ェース部の試験も行える。また、保守試験装置を全ての
通話路インタフェースに接続する必要も無く、また時分
割通話路装置1に保守試験装置用のインタフェースを持
たせる必要も無いので、経済的かつ短時間で時分割通話
路3の試験を実現することができる。
【0013】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。 A.実施例の構成 図1は、本発明の実施例による通話路系交換システムの
構成を示すブロック図である。図において、1は、時分
割通話路装置であり、複数の入力側ハイウェイ3,4と
出力側ハイウェイ16,17とで通話路インタフェース
装置2と接続される。通話路インタフェース装置2は、
入力側と出力側で同一装置であるが、分けて示してい
る。3は、通話路インタフェース装置(#0)2からの
入力側ハイウェイであり、時分割通話路装置1内で、マ
ルチ接続ハイウェイ5として、各インタフェースに対応
した入力ハイウェイ選択回路6にマルチ接続されてい
る。
【0014】4は、通話路インタフェース装置(#1〜
#n)2からの入力側ハイウェイである。入力ハイウェ
イ選択回路6は、デコーダ9で変換された、切り替え制
御部12からの指示(入力ハイウェイ選択信号8)に従
って、マルチ接続された入力側ハイウェイ5か、あるい
は対応する各々の入力側ハイウェイ4のいずれか一方を
選択し、時分割通話路入力ハイウェイ7として時分割通
話路13に供給する。
【0015】12は、切り替え制御部であり、入力ハイ
ウェイ選択回路6と出力ハイウェイ選択回路15とに任
意の試験ハイウェイ選択指示を行う。入力側は、切り替
え制御部12からハイウェイ選択制御信号10を解読
し、デコーダ9で入力ハイウェイ選択信号8に変換す
る。出力側は、同じく切り替え制御部12からのハイウ
ェイ選択制御信号10が出力ハイウェイ選択回路15を
直接制御する。
【0016】時分割通話路13は、#0〜#nまでの時
分割通話路入力ハイウェイ7を、#0〜#nの時分割通
話路出力ハイウェイ14として出力する。出力ハイウェ
イ選択回路15は、切り替え制御部12からのハイウェ
イ選択制御信号10に従って、#0〜#nの各時分割通
話路出力ハイウェイ14の中から1本を選択し、最若番
の通話路インタフェース装置2へと出力する。
【0017】また、16は、通話路インタフェース装置
(#0)2への出力側ハイウェイ、である。該出力側ハ
イウェイ16としては、各時分割通話路出力ハイウェイ
14のうち1本を、切り替え制御部12からの指示によ
り出力ハイウェイ選択回路15にて選択されたものが出
力される。17は、時分割通話路13から各々出力され
る時分割通話路出力ハイウェイ14と対応し、通話路イ
ンタフェース装置(#1〜#n)2への出力側ハイウェ
イである。各ハイウェイにより時分割通話路装置1と複
数の通話路インタフェース装置2とが接続されている。
また、通話路インタフェース装置2の他方には、図示し
ない加入者側接続装置、または交換網側接続装置とイン
タフェースが設けられている。
【0018】上述した通話路インタフェース装置2は、
通話路正常性確認用の試験データ発生回路および試験デ
ータ受信チェック回路を備え、同試験データの送受信確
認にて試験を実施する。なお、それら試験データ送受信
機能を持たない対向装置に接続された場合には、最若番
インタフェースのみに保守試験装置を接続して試験す
る。
【0019】このようにして、時分割通話路の複数本の
入出力インタフェースを試験時に、対向装置が最小数の
場合でも、通話路インタフェース装置(#0)2のよう
に最若番に接続された対向装置のみを使用し、その接続
を切り替えながら全インタフェース分の試験を可能とす
る。
【0020】以上、詳細に実施例の構成を述べたが、図
1に示す時分割通話路13と、通話路インタフェース装
置2が有する試験データ送受信機能、および保守試験装
置は、当業者にとってよく知られており、また本発明と
は直接関係しないので、その詳細な構成は省略する。
【0021】B.実施例の動作 次に、図1に示す本実施例の動作を、図2に示すブロッ
ク図(#1試験時)と図3に示す試験制御フローチャー
トを参照して説明する。時分割通話路装置1と通話路イ
ンタフェース装置2とのインタフェースが複数(#0〜
#n)存在する場合、まず、その最若番位置の通話路イ
ンタフェース装置(#0)2a,2bのみを試験用とし
て接続する(図3のステップS1)。
【0022】時分割通話路装置1における時分割通話路
13の全インタフェースを試験するには、対応するn+
1個の通話路インタフェース装置2の全インタフェース
(#0〜#n)を用いて実施する必要がある。通話路イ
ンタフェース装置(#0〜#n)2に対応する通話路の
試験は、通話路毎に設けられた入力ハイウェイ選択回路
6および通話路#0にのみ設けられた出力ハイウェイ選
択回路15において、#0〜#nの入出力ハイウェイを
選択するため、切り替え制御回路12から#0〜#nへ
の切り替え指示を行う。本実施例では、1回の切り替え
指示で、同一の入出力ハイウェイが試験対象ハイウェイ
として選択される構成である。
【0023】入力側は、切り替え制御回路12からの切
り替え指示により、ハイウェイ選択制御信号10がデコ
ーダ9で変換され、入力ハイウェイ選択信号8として、
対応する入力側ハイウェイ3,4を選択する符号、また
は他方のマルチ接続ハイウェイ5を選択する符号のどち
らかで、各々の入力ハイウェイ選択回路6を順次制御す
る。
【0024】但し、デコーダ9は、1/nデコードであ
り、マルチ接続ハイウェイ5を選択できるのは、図2に
示す#0〜#nの入力ハイウェイ選択回路6のうち、切
り替え制御回路12から指示した1回路のみとなる。
【0025】また、出力側は、ハイウェイ選択制御信号
10からの制御信号がデコーダ9を介さず、通話路イン
タフェース装置(#0)2bにのみ対応する出力ハイウ
ェイ選択回路15を直接制御し、#0〜#nの時分割通
話路出力ハイウェイ14から入力側同様に1/n選択す
る(図3のステップS2)。
【0026】次に、通話路インタフェース装置(#0)
2aから通話路正常性確認用の試験データを発生し(図
3のステップS3)、通話路インタフェース装置(#
0)2bで、時分割通話路装置内を導通して受信された
試験データの正常性を確認することで、1つのインタフ
ェースの試験が完了する(図3のステップS4)。通話
路インタフェース装置(#0)2bの試験データの確認
において、結果が異常の場合には、該当通話路ハイウェ
イの障害と判断する(図3のステップS5)。
【0027】一方、結果が正常の場合には、時分割通話
路13を全て試験するために、通話路インタフェース装
置2の各インタフェース毎に#0〜#nまで繰返し実施
する(図3のステップS6,ステップS7)。
【0028】C.他の実施例 次に、本発明の他の実施例について説明する。本発明の
他の実施例では、その基本的構成は上記の通りである
が、切り替え制御回路12についてさらに工夫してい
る。その構成を図4に示す。図において、切り替え制御
回路12は、入力ハイウェイ選択回路6と出力ハイウェ
イ選択回路15のそれぞれに対して別々に選択ハイウェ
イを指示する。時分割通話路13に時分割通話路スイッ
チがある場合など、異なる入出力ハイウェイ間のスイッ
チングを試験する場合に、図5に示す実施例の構成が必
要となる。
【0029】入力側のハイウェイ選択は、次のようにし
て行われる。切り替え制御回路12からインタフェース
番号(#0〜#n)を指示することにより、ハイウェイ
選択制御信号10がデコーダ9で変換され、入力ハイウ
ェイ選択信号8として、各入力ハイウェイ選択回路6に
供給される。
【0030】指示した入力ハイウェイ選択回路6は、マ
ルチ接続ハイウェイ5を選択する符号で制御され、それ
以外の入力ハイウェイ選択回路6は、対応する入力側ハ
イウェイ3,4を選択する符号で制御される。デコーダ
9は、前述した実施例と同様に、1/nデコードであ
り、マルチ接続ハイウェイ5を選択できるのは切り替え
指示した1回路、例えば#0の入力ハイウェイ選択回路
6のみとなる。
【0031】また、出力側のハイウェイ選択は、次のよ
うにして行われる。切り替え制御回路12からインタフ
ェース番号(#0〜#n)を入力側とは別に指示するこ
とにより、出力ハイウェイ選択信号11が通話路インタ
フェース装置(#0)2aにのみ対応する出力ハイウェ
イ選択回路15を直接制御し、入力側同様に、#0〜#
nの時分割通話路出力ハイウェイ14のうち、1/nを
選択する。
【0032】このように、本他の実施例では、時分割通
話路装置1の入出力ハイウェイを別々に制御しているの
で、様々な試験ルートに対応できるという効果が得られ
る。
【0033】
【発明の効果】以上説明したように、本発明によれば、
対向装置が通話路試験機能を持ち、保守試験装置を使用
しない場合、代表の通話路インタフェースを他インタフ
ェースへマルチ接続しているので、通話路インタフェー
ス装置の搭載位置を移し替えながら試験せずに済み、ま
た、保守試験装置の接続操作が必要無くなるので、操作
性を向上させることができるという利点が得られる。ま
た、保守試験装置を使用せずに済むので、コストの低減
化を図ることができるという利点が得られる。
【0034】また、対向装置が通話路試験機能を持た
ず、保守試験装置を使用する場合、代表の通話路インタ
フェースに保守試験装置を接続することにより、他イン
タフェースへマルチ接続しているので、時分割通話路装
置側に保守試験装置用インタフェースを持たせずに済
み、また、保守試験装置側の時分割通話路装置インタフ
ェースを複数持たせず単一にできるので、コストの低減
化を図ることができるという利点が得られる。
【図面の簡単な説明】
【図1】 本発明の実施例による通話路系交換システム
の構成を示すブロック図である。
【図2】 本実施例による通話路インタフェースの試験
方法を説明するためのブロック図である。
【図3】 通話路インタフェースの試験方法の手順を説
明するための試験制御フローチャートである。
【図4】 本発明の他の実施例による通話路系交換シス
テムの構成を示すブロック図である。
【図5】 各種通話路インタフェースを持つ一般的な交
換システムの構成を示すブロック図である。
【図6】 従来技術による保守試験装置を用いる場合の
試験方法を説明するためのブロック図である。
【符号の説明】
1 時分割通話路装置 2 通話路インタフェース装置(対向装置) 3 入力側ハイウェイ(通話路入力ハイウェイ) 4 入力側ハイウェイ 5 マルチ接続ハイウェイ(通話路入力ハイウェイ) 6 入力ハイウェイ選択回路 7 時分割通話路入力ハイウェイ 8 入力ハイウェイ選択信号 9 デコーダ 10 ハイウェイ選択制御信号 12 切り替え制御部 13 時分割通話路 15 出力ハイウェイ選択回路 14 時分割通話路出力ハイウェイ(通話路出力ハイウ
ェイ) 16,17 出力側ハイウェイ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の対向装置と通話路入出力ハイウェ
    イで接続される時分割通話路装置の通話路インタフェー
    スの試験方法において、 入力側の特定の1つの対向装置が発生する試験データ
    を、通話路入力ハイウェイを順次切り替えながら前記時
    分割通話路装置へ供給するステップと、 前記時分割通話路装置を介して出力される試験データ
    を、通話路出力ハイウェイを順次切り替えながら出力側
    の特定の1つの対向装置に供給するステップと、 前記出力側の特定の1つの対向装置で、試験データが正
    常であるか異常であるかを判別するステップとを有する
    ことを特徴とする通話路インタフェースの試験方法。
  2. 【請求項2】 前記通話路入力ハイウェイと前記通話路
    出力ハイウェイとは、互いに対向する通話路インタフェ
    ースに対応することを特徴とする請求項1記載の通話路
    インタフェースの試験方法。
  3. 【請求項3】 前記通話路入力ハイウェイと前記通話路
    出力ハイウェイとは、互いに別々に選択された通話路
    ンタフェースに対応することを特徴とする請求項1記載
    の通話路インタフェースの試験方法。
JP10158221A 1998-06-05 1998-06-05 通話路インタフェースの試験方法 Expired - Fee Related JP3001505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10158221A JP3001505B2 (ja) 1998-06-05 1998-06-05 通話路インタフェースの試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10158221A JP3001505B2 (ja) 1998-06-05 1998-06-05 通話路インタフェースの試験方法

Publications (2)

Publication Number Publication Date
JPH11355438A JPH11355438A (ja) 1999-12-24
JP3001505B2 true JP3001505B2 (ja) 2000-01-24

Family

ID=15666940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10158221A Expired - Fee Related JP3001505B2 (ja) 1998-06-05 1998-06-05 通話路インタフェースの試験方法

Country Status (1)

Country Link
JP (1) JP3001505B2 (ja)

Also Published As

Publication number Publication date
JPH11355438A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US4685102A (en) Switching system loopback test circuit
US6560202B1 (en) Control architecture using a multi-layer embedded signal status protocol
US4535442A (en) Digital switching network for telecommunications exchange
US5477549A (en) Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network
JP3001505B2 (ja) 通話路インタフェースの試験方法
JP3138508B2 (ja) 伝送装置間信号経路切替方式
JP2867865B2 (ja) 予備回線切替制御方式
JP3013190B2 (ja) クロスコネクト装置
JP3476119B2 (ja) Atm交換機の高負荷試験方法およびその記録媒体
KR960015576B1 (ko) 전전자 교환기에서 스위치 정합 시스템의 입출력 정합부 시험 방법
JP2871954B2 (ja) データ通信プロトコル試験方式
US5473597A (en) Test circuit of multiplex equipment
KR19990002726A (ko) 전자 교환기에서 시간 스위치 및 링크부 시험 방법
KR100267848B1 (ko) 전전자교환기에서음성경로시험방법
JP2500763B2 (ja) 伝送装置
KR0140761B1 (ko) 무선 사설교환기용 프로토컬 검사 방법 및 그 장치
JPH06282519A (ja) 構成変更方式
JPH0787189A (ja) 増設装置試験方式
JPS63209258A (ja) 集線交換装置
JPH07123070A (ja) 自動診断機能付多重化装置
JP2000261871A (ja) 通信装置
JPH0744484A (ja) 光チャネル装置
JPH11161307A (ja) プラント制御装置
JPH0347793B2 (ja)
JPH06209315A (ja) ネットワーク過負荷試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991012

LAPS Cancellation because of no payment of annual fees