JP2000261871A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP2000261871A JP2000261871A JP11061368A JP6136899A JP2000261871A JP 2000261871 A JP2000261871 A JP 2000261871A JP 11061368 A JP11061368 A JP 11061368A JP 6136899 A JP6136899 A JP 6136899A JP 2000261871 A JP2000261871 A JP 2000261871A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- transmission line
- input
- output
- interface board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
ンタフェース基盤10、30を通常装置としインタフェ
ース基盤20、40を予備装置として使用し、通常装置
と予備装置の切り替えは、通常装置に接続していた伝送
路を入出力対象の伝送路として予備装置が選択すること
により行う。N:1方式の冗長構成を採る場合には、イ
ンタフェース基盤10、20、30を通常装置としイン
タフェース基盤40を予備装置として使用し、通常装置
と予備装置の切り替えは、スイッチ基盤50が通常装置
に接続していた伝送路を予備装置に中継し、予備装置が
この伝送路を入出力伝送路として選択することにより行
う。
Description
成に関するものである。
に、交換機その他の通信装置の構成には、冗長構成が採
用されることが多い。また、冗長構成としては、図12
aに示すN:E方式や、図12bに示すN:1方式や、
図12cに示すN:M方式が知られている。
に対して1台の予備装置Eを設け、通常は各通常装置N
を現用系として用い、通常装置Nに障害が発生した場合
には通常装置Nに替えて予備装置Eを現用系として用い
ることにより通信装置全体として機能を維持するように
する方式である。また、N:1方式は、複数台の通常装
置Nに対して1台の予備装置Eを設け、通常は各通常装
置Nを現用系として用い、いずれかの通常装置Nに障害
が発生した場合には、その通常装置Nに替えて予備装置
Eを現用系として用いることにより通信装置全体として
機能を維持するようにする方式である。また、N:M方
式は、複数台の通常装置Nに対して複数台の予備装置E
を設け、通常は各通常装置Nを現用系として用い、いず
れかの通常装置Nに障害が発生した場合には、その通常
装置Nに替えていずれかの予備装置Eを現用系として用
いることにより通信装置全体として機能を維持するよう
にする方式である。
とえば、特開平09−034743号公報や特開平10
−013308号公報のようなN:E、N:1、N:M
方式のいずれかを採用したものであった。
構成として、N:E、N:1、N:M方式のうちの、い
かなる構成が最適であるかは、その通信装置の適用対象
に応じて定まる要求性能や必要となる信頼性などによっ
て異なるものとなる。したがって、通信装置の利用者
が、その通信装置の適用対象に応じて、適宜、通信装置
の冗長構成の方式を切り替えられることが望ましい。
替えることができる通信装置を提供することを課題とす
る。
各々伝送路を収容する複数のインタフェース部を備えた
通信装置であって、スイッチ部を有し、前記各伝送路
は、インタフェース部に信号を入力する入力伝送路と、
インタフェース部が信号を出力する出力伝送路とよりな
り、前記各インタフェース部は各々伝送路に対応し、対
応する入力伝送路を入力対象の伝送路として選択可能で
あり、対応する出力伝送路を出力対象の伝送路として選
択可能であり、前記複数のインタフェース部は二つのイ
ンタフェース部により一組を成し、各組において、一方
のインタフェース部は、他方のインタフェース部に対応
する入力伝送路を入力対象の伝送路として選択可能であ
り、他方のインタフェース部に対応する出力伝送路を出
力対象の伝送路として選択可能であり、前記スイッチ部
は、前記複数のインタフェース部のうちの一または複数
のインタフェース部に対応する一または複数の入力伝送
路の各々に、前記一または複数のインタフェース部を除
く他の各インタフェース部の任意のいすれかのインタフ
ェース部に対応する伝送路の入力伝送路上の信号を中継
可能であり、前記一または複数のインタフェース部に対
応する一または複数の出力伝送路各々上の信号を、前記
他の各インタフェース部の任意のいすれかのインタフェ
ース部に対応する伝送路の出力伝送路に中継可能である
ことを特徴とする通信装置を提供する。
タフェース部は各々伝送路に対応し、対応する入力伝送
路を入力対象の伝送路として選択可能であり、対応する
出力伝送路を出力対象の伝送路として選択可能であるの
で、このような選択をすることにより冗長構成無しの構
成をとることができる。
ス部は、他方のインタフェース部に対応する入力伝送路
を入力対象の伝送路として選択可能であり、他方のイン
タフェース部に対応する出力伝送路を出力対象の伝送路
として選択可能であるので、一方のインタフェース部が
このような選択をすることにより、一方のインタフェー
ス部に、他方のインタフェース部に代えて、他方のイン
タフェース部に対応する伝送路を入出力対象とした動作
を行わせることができる。すなわち、各組において他方
のインタフェース部を通常装置とし、一方のインタフェ
ース部をその予備装置として機能させることができ、
N:E方式の冗長構成を実現することができる。
ェース部のうちの一または複数のインタフェース部に対
応する一または複数の入力伝送路の各々に、前記一また
は複数のインタフェース部を除く他の各インタフェース
部の任意のいすれかのインタフェース部に対応する伝送
路の入力伝送路上の信号を中継可能であり、前記一また
は複数のインタフェース部に対応する一または複数の出
力伝送路各々上の信号を、前記他の各インタフェース部
の任意のいすれかのインタフェース部に対応する伝送路
の出力伝送路に中継可能であるので、スイッチ部にこの
ような中継を行わせることにより、一または複数のイン
タフェース部に、他の任意のインタフェース部にに代え
て、他の任意のインタフェース部に対応する伝送路を入
出力対象とした動作を行わせることができる。すなわ
ち、他のインタフェース部を通常装置とし、一または複
数のインタフェース部をその予備装置として機能させる
ことができ、N:1もしくはN:M(M>1)方式の冗
長構成を実現することができる。
ば、N:1もしくはN:M方式の冗長構成を採らない場
合には、スイッチ部を備える必要がないという利点もあ
る。逆にいえば、N:1もしくはN:M方式の冗長構成
を採る必要が生じた時点において、スイッチ部を付加す
るだけで、このような構成を適宜とることができる。
載の構成を備えるようにすれば、N:E方式、N:1も
しくはN:M方式の冗長構成において、予備装置の出力
を通常装置において入力することができるので、これを
調べることにより、通常装置の受信系の診断を行うこと
ができるようになる。
るようにすれば、N:E方式、N:1もしくはN:M方
式の冗長構成において、通常装置の出力を予備装置にお
いて入力することができるので、これを調べることによ
り、通常装置の送信系の診断を行うことができるように
なる。
着目してみれば、以上の全ての通信装置は、各インタフ
ェース部に、3つの対象の中から一つの出力対象を選択
し、3つの対象のなかから一つの入力対象を選択する機
能を備えれば実施することができる。したがって、以上
のよう通信装置によれば、このような機能を備えた同じ
構成のインタフェース部によって、通信装置を実現する
ことができる利点がある。
説明する。
示す。
ド100と、インタフェース部200と、処理部300
とより構成される。
装着するための複数のスロットと外部との間で入出力を
行うための端子類を主なる構成要素して備えた基盤であ
り、複数の伝送路500に各々伝送路接続用端子で接続
している。
100のスロットに各々装着された複数のインタフェー
ス基盤10、20、30、40と、マザーボード100
のスロットに装着されたスイッチ基盤50からなる。
0のスロットに各々装着された1または複数の基盤より
構成され、外部よりの指示信号600に応じてインタフ
ェース部200の動作を制御する制御部400を含んで
いる。
30、40は、各々1伝送路を通信装置内に収容する機
能を有する基盤であり、通信回線上の所定通信プロトコ
ルの終端や、伝送路で送受する信号の伝送路上と通信装
置内の間のインタフェースの変換などを行う。
盤10、20、30、40のうち現用系として稼働して
いるインタフェース基盤が収容した伝送路で送受する信
号を処理する機能を有する機能部であり、たとえば、信
号のインタフェース基盤間、したがって、伝送路間の交
換を行うスイッチである。
ザーボード100の構成を示す。
1、41)とOUT#T/R(12、22、32、4
2)は、第#番目の伝送路接続用端子に接続するマザー
ボード100の配線を表しており、INT#T/Rが第
#番目の伝送路接続用端子の入力、OUT#T/Rが第
#番目の伝送路用接続端子の出力に接続する配線を表し
ている。図示するように、本実施形態では、4つの伝送
路接続用端子がマザーボード100に設けられている。
0/30/40)は、それぞれ第#番目の伝送路接続用
端子に対応して設けられており、各インタフェース基盤
はそれぞれ対応する伝送路用接続端子にマザーボード1
00の配線により接続されている。たとえば、第1番目
のインタフェース基盤10は、第1番目の伝送路接続用
端子に対応しており、第1番目の伝送路用接続端子の入
力に接続する配線INT1T/R11と出力に接続する
配線OUT1T/R21が接続している。
30、40は、2つで一組を成しており、各組中の一方
のインタフェース基盤10、30が通常使用用、インタ
フェース基盤20は通常/予備使用用、インタフェース
基盤40が予備使用用となっている。
30、40には、組となっているインタフェース基盤が
対応する伝送路接続用端子に、マザーボード100の配
線により接続されている。図中ではインタフェース基盤
10と20、インタフェース基盤30と40が組となっ
ており、たとえば、インタフェース基盤10には組とな
っているインタフェース基盤20が対応する第2番目の
伝送路接続用端の入力に接続する配線INT2T/R2
1と出力に接続する配線OUT2T/R22が接続して
いる。
用端子の入力に接続する全ての配線INT#T/R(1
1、21、31、41)と出力に接続する全ての配線O
UT#T/R(12、22、32、42)が接続してい
る。
ンタフェース基盤10、20、30とスイッチ基盤50
とは、マザーボード上の配線REC72とSEND71
により接続されている。ここで、REC72は、スイッ
チ基盤50が出力側、各インタフェース基盤10、2
0、30が入力側となる。また、SEND71は、各イ
ンタフェース基盤10、20、30が出力側、スイッチ
基盤50が入力側となる。
0、30、40の内部構成を説明すると、これらは、全
て同じ内部構成を備えており、各インタフェース基盤1
0、20、30、40は、前述した通信回線上の所定通
信プロトコルの終端や、伝送路で送受する信号の伝送路
上と通信装置内の間のインタフェースの変換などを行う
インタフェース処理部1000と、インタフェース処理
部1000への入力1001を選択するためのスイッチ
13、15、17と、インタフェース処理部100の出
力1002の出力先を選択するためのスイッチ14、1
6、18を備えている。なお、スイッチ13と14は、
インタフェース処理部100の出力1002をインタフ
ェース処理部1000の入力1001にループバックす
るためのスイッチも兼ねている。
マザーボード100の配線により異なり、通常使用用の
インタフェース基盤10、インタフェース基盤30で
は、当該インタフェース基盤をn、当該インタフェース
基盤と組のインタフェース基盤をn+1で表すこととす
ると、スイッチ13、15、17は、インタフェース処
理部1000への入力1001をインタフェース基盤n
が対応する第n番目の伝送路接続用端子の入力に接続す
る配線INTnT/Rからの信号、インタフェース基盤
nと組となっているインタフェース基盤n+1が対応す
る第(n+1)番目の伝送路用接続端子の出力に接続す
る配線OUT(n+1)T/Rからの信号、スイッチ基
盤50からの配線REC72からの信号の中から選択
し、スイッチ14、16、18は、インタフェース処理
部100の出力1002の出力先をインタフェース基盤
nが対応する第n番目の伝送路接続用端子の出力に接続
する配線OUTnT/R、インタフェース基盤nと組と
なっているインタフェース基盤(n+1)が対応する第
2番目の伝送路接続用端子の入力に接続する配線IN
(n+1)T/R、スイッチ基盤50への配線SEND
71の中から選択する。
基盤20では、当該インタフェース基盤をn+1、当該
インタフェース基盤と組のインタフェース基盤をnで表
すこととすると、スイッチ13、15、17は、インタ
フェース処理部1000への入力1001をインタフェ
ース基盤(n+1)が対応する第(n+1)番目の伝送
路接続用端子の入力に接続する配線INT(n+1)T
/Rからの信号、インタフェース基盤(n+1)と組と
なっているインタフェース基盤nが対応する第n番目の
伝送路用接続端子の入力に接続する配線INTnT/R
からの信号、スイッチ基盤50からの配線REC72か
らの信号の中から選択し、スイッチ13、15、17
は、インタフェース処理部100の出力1002の出力
先をインタフェース基盤(n+1)が対応する第(n+
1)番目の伝送路接続用端子の出力に接続する配線OU
T(n+1)T/R、インタフェース基盤(n+1)と
組となっているインタフェース基盤nが対応する第n番
目の伝送路接続用端子の出力に接続する配線OUTnT
/R、スイッチ基盤50への配線SEND71の中から
選択する。
0の各スイッチが選択可能な内容もインタフェース基盤
20と同様であるが、配線SEND71とREC72
は、インタフェース基盤40には接続されていないた
め、これらを選択することはできない。
第3番目の伝送路接続用端子の入力に接続する配線IN
T1T/R11、INT2T/R21、INT3T/R
31のいずれかからの入力を選択するためのセレクタ5
2、当該セレクタ52の出力する信号と、配線SEND
71を介してインタフェース基盤10、20、30のい
ずれかから入力する信号とのいずれかを、第4の伝送路
接続用端子の入力に接続するINT4T/R41を介し
てインタフェース基盤40に出力するためのスイッチ5
4を備えている。また、セレクタ51と、インタフェー
ス基盤40から第4の伝送路接続用端子の出力に接続す
るOUT4T/R42に出力される信号を、セレクタ5
1もしくは配線REC72を介してインタフェース基盤
10、20、30に出力するためのスイッチ53を備え
ている。そして、セレクタ51は、入力する信号を、第
1番目から第3番目の伝送路接続用端子の出力に接続す
る配線OUT1T/R12、OUT1T/R22、OU
T3T/R32のいずれかに出力する。
0は、第1番目から第3番目の伝送路接続用端子の入力
に接続する配線INT1T/R11、INT2T/R2
1、INT3T/R31のいずれかを、第4の伝送路接
続用端子の入力に接続するINT4T/R41を介して
インタフェース基盤40に出力することが可能となって
いる。
伝送路接続用端子の出力に接続するOUT4T/R42
に出力される信号を、第1番目から第3番目の伝送路接
続用端子の出力に接続する配線OUT1T/R12、O
UT2T/R22、OUT3T/R32のいずれかに出
力することが可能となっている。
伝送路接続用端子の出力に接続するOUT4T/R42
に出力される信号を、配線REC72を介してインタフ
ェース基盤10、20、30に出力することが可能とな
っている。
ェース基盤10、20、30のいずれかから入力する信
号を、第4の伝送路接続用端子の入力に接続するINT
4T/R41を介してインタフェース基盤40に出力す
ることが可能となっている。
ース基盤10、20、30、40のインタフェース処理
部1000は、図1の処理部300と図示を省略したマ
ザーボード上の配線によって接続されており、この配線
を介して処理部300が処理する信号を送受している。
30、40の各スイッチ13〜18と、スイッチ基盤5
0のスイッチ53、54、セレクタ51、52は図1に
示した制御部600の制御によって、その動作が制御さ
れる。なお、制御部600は、図示を省略したマザーボ
ード上の配線によって、各スイッチ、セレクタの動作を
制御する。
部600の制御により実現される冗長構成の方式の切り
替えについて説明する。
いて説明する。
接続用端子の全てにそれぞれ伝送路を接続する。そし
て、制御部600に、各スイッチ、セレクタを図3のよ
うに制御させる。
0、30、40において、インタフェース処理部100
0の入力として、その第#番目のインタフェース基盤が
対応する伝送路接続用端子の入力に接続する配線INT
#T/Rからの信号を選択させ、インタフェース処理部
1000の出力する信号を、その第#番目のインタフェ
ース基盤が対応する伝送路接続用端子の出力に接続する
配線OUT#T/Rに出力させる。
て説明する。
続用端子にのみ伝送路を接続し、第1番目のインタフェ
ース基盤10と第3番目のインタフェース基盤30を通
常装置とし、第2番目のインタフェース基盤20をイン
タフェース基盤10の予備装置、第4番目のインタフェ
ース基盤40をインタフェース基盤30の予備装置とし
て用いる。
600により指示された制御部600は、通常運用時
は、各スイッチ、セレクタを図4のように制御すること
により、第1番目のインタフェース基盤10と第3番目
のインタフェース基盤30を現用系として用いる。
ェース基盤10、第3番目のインタフェース基盤30に
おいて、インタフェース処理部1000の入力として、
そのインタフェース基盤が対応する伝送路接続用端子の
入力に接続する配線INT1T/R11、INT3T/
R31からの信号を選択させ、インタフェース処理部1
000の出力する信号を、そのインタフェース基盤が対
応する伝送路接続用端子の出力に接続する配線OUT1
T/R12、OUT1T/R32に出力させる。また、
予備装置の第2番目のインタフェース基盤20におい
て、INT1T/R11、INT2T/R21、OUT
1T/R12、OUT2T/R22を切り離し、第4番
目のインタフェース基板40において、INT3T/R
31、INT4T/R41、OUT1T/R32、OU
T4T/R42を切り離す。
ンタフェース基盤10に障害が生じた場合には、制御部
400は、各スイッチ、セレクタを図5のように制御す
ることにより、通常装置の第1番目のインタフェース基
盤10に代えて予備装置の第2番目のインタフェース基
盤20を現用系として用いる。ただし、図5は、通常装
置の第3番目のインタフェース基盤30にも障害が生
じ、予備装置の第4番目のインタフェース基盤40も第
3番目のインタフェース基盤30に代えてを現用系とし
て用いた場合を示している。
り障害が生じた通常装置のインタフェース基盤10にお
いて、INT1T/R11、INT2T/R21、OU
T1T/R12、OUT2T/R22を切り離す。一
方、制御部400の制御により、現用系に遷移する予備
装置の第2番目のインタフェース基盤20において、イ
ンタフェース処理部1000の入力として、当該インタ
フェース基盤20と組となっているインタフェース基盤
10が対応する第1番目の伝送路用接続端子の入力に接
続する配線INT1T/R11からの信号を選択させ、
インタフェース処理部1000の出力する信号を、イン
タフェース基盤20と組となっているインタフェース基
盤10が対応する第1番目の伝送路接続用端子の出力に
接続する配線OUT1T/R12に出力させる。これに
より、インタフェース基盤10のインタフェース処理部
に代えてインタフェース基盤20のインタフェース処理
部がINT1T/R11、OUT1T/R12を用いて
入出力を行うこととなる。
場合において、障害診断を行う場合動作について説明す
る。
に受信系に発生した障害が通常使用用のインタフェース
基盤10、30の受信系の障害によるものか伝送路の受
信系に障害があるものかを切り分けるREC診断と、図
4に示した通常運用時に送信系に発生した障害が通常使
用用のインタフェース基盤10、30の送信系の障害に
よるものか伝送路の送信系に障害があるものかを切り分
けるSEND診断とを行う。
に、制御部400の各スイッチ、セレクタの制御内容を
表したものであり、この例では、インタフェース基盤1
0についてREC診断を、インタフェース基盤30につ
いてSEND診断を行っている。
断を行うインタフェース基盤10の予備装置のインタフ
ェース基盤20においてインタフェース処理部1000
の出力先として、インタフェース基盤20に対応する第
2番目の伝送路接続用端子の出力に接続する配線OUT
2T/R22を選択させると共に、診断を行うインタフ
ェース基盤10において、インタフェース処理部100
0の入力としてインタフェース基盤10の予備装置のイ
ンタフェース基盤20に対応するOUT2T/R22を
選択させる。これにより、インタフェース基盤10の予
備装置のインタフェース基盤20のインタフェース処理
部1000の出力が、インタフェース基盤10のインタ
フェース処理部1000に入力されることになる。
り、診断を行うインタフェース基盤10の予備装置のイ
ンタフェース基盤20においてインタフェース処理部1
000の入力として、インタフェース基盤10に対応す
る第1番目の伝送路接続用端子の入力に接続する配線I
N1T/R11を選択させる。
タフェース基盤20のインタフェース処理部1000
は、ダミー信号を出力し、入力する信号の正常性をチェ
ックする。一方、インタフェース基盤10のインタフェ
ース処理部1000は入力するダミー信号の正常性をチ
ェックする。
盤20のインタフェース処理部1000において、入力
する信号の正常性が確認できた場合には、インタフェー
ス基盤10に対応する第1番目の伝送路接続用端子に接
続された伝送路の入力に障害がないと判定し、確認でき
なかった場合にはンタフェース基盤10に対応する第1
番目の伝送路接続用端子に接続された伝送路の入力に障
害があると判定することができる。また、インタフェー
ス基盤10のインタフェース処理部1000は入力する
ダミー信号の正常性を確認できた場合には、インタフェ
ース基盤10の受信系に障害がないと判定し、確認でき
なかった場合には、インタフェース基盤10の受信系に
障害があると判定することができる。
断を行うインタフェース基盤30において、インタフェ
ース処理部1000の出力先として、インタフェース基
盤30の予備装置のインタフェース基盤40に対応する
第4番目の伝送路接続用端子の入力に接続する配線IN
4T/41を選択させると共に、インタフェース基盤3
0の予備装置のインタフェース基盤40において、イン
タフェース処理部1000の入力として、インタフェー
ス基盤50に対応する第4番目の伝送路接続用端子の入
力に接続する配線IN4T/41を選択させる。
ンタフェース処理部1000の出力が、インタフェース
基盤40のインタフェース処理部1000に入力される
ことになる。
り、診断を行うインタフェース基盤30の予備装置のイ
ンタフェース基盤40においてインタフェース処理部1
000の出力先として、インタフェース基盤30に対応
する第3番目の伝送路接続用端子の出力に接続する配線
OUT3T/R32を選択させる。
タフェース基盤40のインタフェース処理部1000
は、ダミー信号を出力し、入力する信号の正常性をチェ
ックする。
盤40のインタフェース処理部1000において、入力
する信号の正常性が確認できた場合には、インタフェー
ス基盤30の送信系に障害がないと判定し、確認できな
かった場合には、インタフェース基盤30の送信系に障
害があると判定することができる。また、インタフェー
ス基盤30に対応する第3番目の伝送路接続用端子に一
端が接続された伝送路の他端に接続された他の装置にお
いて、入力するダミー信号の正常性を確認できた場合に
は、この第3番目の伝送路接続用端子に一端が接続され
た伝送路に障害がないと判定し、確認できなかった場合
にこの第3番目の伝送路接続用端子に一端が接続された
伝送路に障害があると判定することができる。
て説明した。
て説明する。
の伝送路接続用端子にのみ伝送路を接続し、第1番目の
インタフェース基盤10と第2番目のインタフェース基
盤20と第3番目のインタフェース基盤30を通常装置
とし、第4番目のインタフェース基盤40を通常装置と
した3つのインタフェース基盤10、20、30の予備
装置として用いる。
600により指示された制御部600は、通常運用時
は、各スイッチ、セレクタを図7のように制御すること
により、第1番目のインタフェース基盤10と第2番目
のインタフェース基盤20と第3番目のインタフェース
基盤30を現用系として用いる。
ェース基盤10、第2番目のインタフェース基盤20、
第3番目のインタフェース基盤30において、インタフ
ェース処理部1000の入力として、そのインタフェー
ス基盤が対応する伝送路接続用端子の入力に接続する配
線INT1T/R11、INT3T/R31、INT3
T/R31からの信号を選択させ、インタフェース処理
部1000の出力する信号を、そのインタフェース基盤
が対応する伝送路接続用端子の出力に接続する配線OU
T1T/R12、OUT2T/R22、OUT1T/R
32に出力させる。また、予備装置の第4番目のインタ
フェース基盤40において、INT3T/R31、IN
T4T/R41、OUT1T/R32、OUT4T/R
42を切り離す。
ンタフェース基盤10に障害が生じた場合には、制御部
400は、各スイッチ、セレクタを図8のように制御す
ることにより、通常装置の第1番目のインタフェース基
盤10に代えて予備装置の第4番目のインタフェース基
盤20を現用系として用いる。
り障害が生じた通常装置のインタフェース基盤10にお
いて、インタフェース基盤10に対応する第1番目の伝
送路接続用端子に接続するINT1T/R11、OUT
1T/R12を切り離す。一方、制御部400の制御に
より、現用系に遷移する予備装置の第4番目のインタフ
ェース基盤40において、インタフェース処理部100
0の入力として、当該インタフェース基盤40が対応す
る第4番目の伝送路用接続端子の入力に接続する配線I
NT4T/R41からの信号を選択させ、インタフェー
ス処理部1000の出力する信号を、インタフェース基
盤404が対応する第1番目の伝送路接続用端子の出力
に接続する配線OUT4T/R42に出力させる。ま
た、スイッチ基盤40に、障害が生じた通常装置のイン
タフェース基盤10に対応する第1番目の伝送路のIN
T1T/R11から入力する信号を、第4番目の伝送路
用接続端子の入力に接続する配線INT4T/R41に
出力させ、障害が生じた通常装置のインタフェース基盤
10に対応する第1番目の伝送路のOUT1T/R12
へ、第4番目の伝送路用接続端子の出力に接続する配線
OUT4T/R42に出力された信号を出力させる。
ンタフェース処理部に代えてインタフェース基盤20の
インタフェース処理部がINT1T/R11、OUT1
T/R12を用いて入出力を行うこととなる。
て、前述したREC診断、SEND診断を行う動作につ
いて説明する。
ス基盤10についてREC診断を行う場合には、図9に
示すように、制御部400の制御により、診断を行うイ
ンタフェース基盤10の予備装置のインタフェース基盤
40においてインタフェース処理部1000の出力先と
して、インタフェース基盤40に対応する第4番目の伝
送路接続用端子の出力に接続する配線OUT4T/R4
2を選択させると共に、スイッチ基盤50に、この配線
OUT4T/R42に出力された信号を配線REC72
に出力させ、診断を行うインタフェース基盤10におい
て、インタフェース処理部1000の入力として配線R
EC72を選択させる。
備装置のインタフェース基盤40のインタフェース処理
部1000の出力が、インタフェース基盤10のインタ
フェース処理部1000に入力されることになる。
り、スイッチ基盤50に、第1番目の伝送路接続用端子
の入力に接続する配線IN1T/R11の信号を、イン
タフェース基盤10に対応するインタフェース基盤40
に対応する第4番目の伝送路接続用端子の入力に接続す
る配線IN4T/R41に出力させると共に、診断を行
うインタフェース基盤10の予備装置のインタフェース
基盤40においてインタフェース処理部1000の入力
として、このIN4T/R41を選択させる。
タフェース基盤40のインタフェース処理部1000
は、ダミー信号を出力し、入力する信号の正常性をチェ
ックする。一方、インタフェース基盤10のインタフェ
ース処理部1000は入力するダミー信号の正常性をチ
ェックする。
盤40のインタフェース処理部1000において、入力
する信号の正常性が確認できた場合には、インタフェー
ス基盤10に対応する第1番目の伝送路接続用端子に接
続された伝送路の入力に障害がないと判定し、確認でき
なかった場合にはインタフェース基盤10に対応する第
1番目の伝送路接続用端子接続された伝送路の入力に障
害があると判定することができる。また、インタフェー
ス基盤10のインタフェース処理部1000は入力する
ダミー信号の正常性を確認できた場合には、インタフェ
ース基盤10の受信系に障害がないと判定し、確認でき
なかった場合には、インタフェース基盤10の受信系に
障害があると判定することができる。
ス基盤10についてREC診断を行う場合には、制御部
400の制御により、図10に示すように、診断を行う
インタフェース基盤20において、インタフェース処理
部1000の出力先として、SEND71を選択させる
と共に、スイッチ基盤50にSEND71より受信した
信号を、予備装置のインタフェース基盤40に対応する
第4番目の伝送路接続用端子の入力に接続する配線IN
4T/41に出力させ、予備装置のインタフェース基盤
40にこの配線IN4T/41を選択させる。
ンタフェース処理部1000の出力が、インタフェース
基盤40のインタフェース処理部1000に入力される
ことになる。
り、診断を行うインタフェース基盤10の予備装置のイ
ンタフェース基盤40においてインタフェース処理部1
000の出力先として、インタフェース基盤40に対応
する第4番目の伝送路接続用端子の出力に接続する配線
OUT4T/R42を選択させ、スイッチ基盤50に、
この配線OUT4T/R42に出力された信号を、第2
番目の伝送路接続用端子の出力に接続する配線OUT1
T/R12に出力させる。
タフェース基盤40のインタフェース処理部1000
は、ダミー信号を出力し、入力する信号の正常性をチェ
ックする。
盤40のインタフェース処理部1000において、入力
する信号の正常性が確認できた場合には、インタフェー
ス基盤10の送信系に障害がないと判定し、確認できな
かった場合には、インタフェース基盤10の送信系に障
害があると判定することができる。また、インタフェー
ス基盤10に対応する第1番目の伝送路接続用端子に一
端が接続された伝送路の他端に接続された他の装置にお
いて、入力するダミー信号の正常性を確認できた場合に
は、この第1番目の伝送路接続用端子に一端が接続され
た伝送路に障害がないと判定し、確認できなかった場合
にこの第1番目の伝送路接続用端子に一端が接続された
伝送路に障害があると判定することができる。
断、SEND診断について説明したが、第3のインタフ
ェース基盤30についてこれらの診断を行う場合には、
先のN:1方式の場合と同様に診断を行うこともでき
る。
した。
宜、構成を、冗長構成無し、N:E方式の冗長構成、
N:1方式の冗長構成と切り替えることができると共
に、各方式の冗長構成において、通常装置の障害の診断
を行うことができるようになる。また、N:1方式をと
る必要がない場合には、スイッチ基盤50を備えなくて
も冗長構成無しとN:E構成を実現することができると
いう利点がある。
成を拡張することにより、たとえば、図11に示すよう
に、さらに、N:M方式の冗長構成にも切り替え可能な
通信装置を実現することができる。
72、73、74のそれぞれに、図2に示したインタフ
ェース基盤10、20、30、40の構成をもつブロッ
ク711、712、721、722、731、732、
741、742を2つずつ含めたものであり、図2に示
したインタフェース基盤が8枚マザーボードに搭載され
た構成に等しい。
組となっており、ブロック711と721、712と7
22、731と741、732と742がそれぞれ組を
成しており、N:E方式の構成および診断は、この組毎
に、ブロック711、712、731、732を通常装
置、ブロック721、722、741、742を予備装
置として先に説明した場合と同様に行われる。
ロック711、712、721、722、731、73
2を通常装置、ブロック741もしくは742の一方を
予備装置として先に説明した場合と同様に行われる。
ロック711、712、721、722、731、73
2を通常装置、ブロック741、742を予備装置とし
て行われる。この構成は、先に説明したN:1方式にお
ける通常装置と予備装置の切り替えを二組同時に行うこ
とを可能とした6:2方式の冗長構成である。
し、ブロック741もしくは742の一方を予備装置と
して選択する機能をスイッチ基盤750に備えた点が図
2のものと異なり、N:M方式に関し、通常装置と予備
装置の切り替えを二組同時に行うための選択機能を備え
た点が異なるが、これらの機能は、具体的には、スイッ
チ基盤750に、各通常装置711〜732に対応する
伝送路接続用端子の入力に接続する各配線と配線SEN
D71からの入力を選択的に、予備装置741、742
に対応する伝送路接続用端子の入力に接続する2配線に
出力するセレクタ751、752と、各通常装置711
〜732に対応する伝送路接続用端子の出力に接続する
各配線と配線RECに、予備装置741、742に対応
する伝送路接続用端子の出力に接続する配線に出力され
た信号を選択的に出力するセレクタ753、754を備
え、これらを制御装置400が適宜制御することにより
実現される。
つの基盤として構成するようにしてもかまわない。
た。
成の方式を切り替えることができる通信装置を提供する
ことができる。
ブロック図である。
成を示すブロック図である。
しの場合の信号の流れを示した図である。
の冗長構成を採る場合の通常装置使用時の形態を示した
図である。
の冗長構成を採る場合の予備装置使用時の形態を示した
図である。
の冗長構成を採る場合の診断時の形態を示した図であ
る。
の冗長構成を採る場合の通常装置使用時の形態を示した
図である。
の冗長構成を採る場合の予備装置使用時の形態を示した
図である。
の冗長構成を採る場合のREC診断時の形態を示した図
である。
式の冗長構成を採る場合のSEND診断時の形態を示し
た図である。
式の冗長構成にも対応可能なインタフェース部の構成を
示した図である。
Claims (3)
- 【請求項1】各々伝送路を収容する複数のインタフェー
ス部を備えた通信装置であって、 スイッチ部を有し、 前記各伝送路は、インタフェース部に信号を入力する入
力伝送路と、インタフェース部が信号を出力する出力伝
送路とよりなり、 前記各インタフェース部は各々伝送路に対応し、対応す
る入力伝送路を入力対象の伝送路として選択可能であ
り、対応する出力伝送路を出力対象の伝送路として選択
可能であり、 前記複数のインタフェース部は二つのインタフェース部
により一組を成し、 各組において、一方のインタフェース部は、他方のイン
タフェース部に対応する入力伝送路を入力対象の伝送路
として選択可能であり、他方のインタフェース部に対応
する出力伝送路を出力対象の伝送路として選択可能であ
り、 前記スイッチ部は、前記複数のインタフェース部のうち
の一または複数のインタフェース部に対応する一または
複数の入力伝送路の各々に、前記一または複数のインタ
フェース部を除く他の各インタフェース部の任意のいす
れかのインタフェース部に対応する伝送路の入力伝送路
上の信号を中継可能であり、前記一または複数のインタ
フェース部に対応する一または複数の出力伝送路各々上
の信号を、前記他の各インタフェース部の任意のいすれ
かのインタフェース部に対応する伝送路の出力伝送路に
中継可能であることを特徴とする通信装置。 - 【請求項2】請求項1記載の通信装置であって、 前記スイッチ部と、前記他の各インタフェース部を接続
する第1の内部伝送路を有し、 前記スイッチ部は、前記一または複数のインタフェース
部に対応する一または複数の出力伝送路上の信号を、前
記第1の内部伝送路に中継可能であり、 前記各組の前記他方のインタフェース部は、前記一方の
インタフェース部に対応する出力伝送路を、入力対象の
伝送路として選択可能であり、 前記他の各インタフェース部は、前記第1の内部伝送路
を、入力対象の伝送路として選択可能であることを特徴
とする通信装置。 - 【請求項3】請求項1または2記載の通信装置であっ
て、 前記スイッチ部と、前記他の各インタフェース部を接続
する第2の内部伝送路を有し、 前記スイッチ部は、前記第2の内部伝送路上の信号を、
前記一または複数のインタフェース部に対応する一また
は複数の入力伝送路上に中継可能であり、 前記各組の前記他方のインタフェース部は、前記一方の
インタフェース部に対応する入力伝送路を、出力対象の
伝送路として選択可能であり、 前記他の各インタフェース部は、前記第2の内部伝送路
を、出力対象の伝送路として選択可能であることを特徴
とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11061368A JP2000261871A (ja) | 1999-03-09 | 1999-03-09 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11061368A JP2000261871A (ja) | 1999-03-09 | 1999-03-09 | 通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000261871A true JP2000261871A (ja) | 2000-09-22 |
Family
ID=13169166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11061368A Pending JP2000261871A (ja) | 1999-03-09 | 1999-03-09 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000261871A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6748474B1 (en) * | 2000-02-25 | 2004-06-08 | Telica, Inc. | Midplane apparatus |
KR100501321B1 (ko) * | 2002-11-20 | 2005-07-18 | 삼성전자주식회사 | 폐쇄형 큐잉모델을 이용한 저속 브이오피 유닛의 리던던시비율 최적화 방법 |
-
1999
- 1999-03-09 JP JP11061368A patent/JP2000261871A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6748474B1 (en) * | 2000-02-25 | 2004-06-08 | Telica, Inc. | Midplane apparatus |
KR100501321B1 (ko) * | 2002-11-20 | 2005-07-18 | 삼성전자주식회사 | 폐쇄형 큐잉모델을 이용한 저속 브이오피 유닛의 리던던시비율 최적화 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5493565A (en) | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals | |
JP2000261871A (ja) | 通信装置 | |
JPH1169393A (ja) | T−s−t3段スイッチ制御方式 | |
JPH04286239A (ja) | 通信装置 | |
JPH05344137A (ja) | データ伝送システム | |
JP3138508B2 (ja) | 伝送装置間信号経路切替方式 | |
WO2008011835A1 (fr) | Dispositif et procédé de mise en oeuvre d'une sauvegarde pour l'interface e1/t1 | |
KR20000040686A (ko) | Lan 선로의 이중화 시스템 | |
JP2820005B2 (ja) | クロスコネクト方式 | |
JP2006074371A (ja) | 故障時復旧方法、冗長化構成方法、パケット処理装置 | |
KR100359451B1 (ko) | 이동통신 시스템의 셀버스 이중화 장치 | |
JPH0715757A (ja) | 予備系装置の正常性確認方式 | |
KR20020078165A (ko) | 통신시스템의 최적화 정보 전송장치 | |
JPH0637910A (ja) | No7信号リンク制御装置の予備切替方式 | |
JPH03268159A (ja) | 保守用コンソール接続方式 | |
JPH0563802A (ja) | 交換機の二重化装置 | |
JP2776082B2 (ja) | 選択回路制御方式 | |
JPH0888872A (ja) | クロスバスイッチ回路およびクロスバスイッチ網 | |
JPH09218845A (ja) | 外部接続機器の選択方式 | |
KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
KR100616564B1 (ko) | 멀티캐스트를 이용한 아이피시 이중화 장치 및 그 방법 | |
JP2004253957A (ja) | スイッチ装置及びクロスコネクトシステム | |
JP3001505B2 (ja) | 通話路インタフェースの試験方法 | |
JPH11308244A (ja) | 2重系装置の系切り替え制御方法および装置 | |
JPH11232208A (ja) | 外部接続機器の接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040811 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |