KR100600815B1 - 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법 - Google Patents

다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법 Download PDF

Info

Publication number
KR100600815B1
KR100600815B1 KR1020030092679A KR20030092679A KR100600815B1 KR 100600815 B1 KR100600815 B1 KR 100600815B1 KR 1020030092679 A KR1020030092679 A KR 1020030092679A KR 20030092679 A KR20030092679 A KR 20030092679A KR 100600815 B1 KR100600815 B1 KR 100600815B1
Authority
KR
South Korea
Prior art keywords
communication port
path
test
communication
test cell
Prior art date
Application number
KR1020030092679A
Other languages
English (en)
Other versions
KR20050060941A (ko
Inventor
박만식
박혜숙
곽동용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030092679A priority Critical patent/KR100600815B1/ko
Publication of KR20050060941A publication Critical patent/KR20050060941A/ko
Application granted granted Critical
Publication of KR100600815B1 publication Critical patent/KR100600815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 시험하고자 하는 보드 자신의 로컬 프로세서(CPU)를 이용하여 시험 셀을 발생하고, 시험하고자 하는 해당 통신포트로 시험 셀을 전송하여, 이 시험 셀이 시험하고자 하는 통신포트를 경유하여 다시 보드 자신의 로컬 프로세서가 시험 셀을 되돌려받을 수 있도록 하는 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 다중 통신포트 장치의 각 통신포트 시험 장치에 있어서, 외부의 스위치 장치와 정합되는 스위치 정합부를 루프백 케이블을 사용하여 루프백시키기 위한 루프백 수단; 프로세서와 각각 정합되는 피포(FIFO) 제어부를 각각 대응되는 프로세서 정합용 통신포트로 루프백 케이블을 사용하여 상호 연결시킨 다수의 통신포트 경로; 각 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 비트맵을 저장하고 있는 포트경로 저장수단; 시험 셀 데이터 발생시, 송신경로를 통해 시험 셀 데이터를 전송하기 위한 송신 셀 전송 제어수단; 상기 비트맵을 바탕으로, 상기 루프백 수단의 루프백 케이블을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하기 위한 통신경로 결정수단; 및 상기 다수의 통신포트 경로와 매칭되는 자체 통신포트 경로(로컬 프로세서용 통신포트 경로)를 구비하며, 상기 비트맵을 변경하여 시험대상 통신경로를 선택하고, 상기 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 상기 송신 셀 전송 제어수단으로 전송한 후 해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여 각 통신포트 경로의 이상 유무를 시험하기 위한 로컬 프로세서를 포함함.
4. 발명의 중요한 용도
본 발명은 다중 통신포트 장치 등에 이용됨.
통신포트, 시험, VPI 테이블, 경로, 로컬 프로세서, 루프백 케이블

Description

다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법{Each communication port testing apparatus and method of multiple communication ports apparatus}
도 1 은 본 발명이 이용되는 다중 통신포트 장치를 이용한 통신 시스템의 구성예시도.
도 2 는 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 장치에 대한 일실시예 구성도.
도 3 은 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 장치 중 시험을 위한 VPI 테이블 설정 상태를 나타내는 일예시도.
도 4 는 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 방법에 대한 일실시예 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
201 : 스위칭 정합부 202 : 수신 셀 전송 제어부
204 : VPI 테이블 205 : 송신 셀 전송 제어부
206 : 로컬 프로세서
본 발명은 통신 시스템에서 동일기능을 갖는 다중 통신포트를 제공하는 다중 통신포트 장치 하드웨어에 대한 개별 통신포트의 기능시험 기술에 관한 것으로, 특히 다중 통신포트 장치의 하드웨어 기능 검증을 위해서 시험프로그램을 이용하여 여러 개의 다중 통신포트의 경로를 검증할 수 있도록 하는 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법에 관한 것이다.
즉, 본 발명에서는 기능확인 시험시 시험용 계측기나 다른 시험 셀 발생장치를 사용하지 않고, 시험대상 보드 자신의 로컬 프로세서를 이용하여 자신의 하드웨어에 대한 각각의 통신포트로 1셀 단위의 시험 셀을 전송하고, 이 시험 셀을 발신지인 로컬 프로세서가 셀을 손실없이 다시 되돌려받음으로써 시험하고자 하는 자신의 다중화된 각 통신포트 경로가 정상임을 알 수 있도록 하는 것이다.
그러나 종래에는 동일 기능을 갖는 다중 통신포트 장치에 대한 하드웨어 각각에 대한 통신포트의 기능을 시험할 때, 시험용 계측기나 시험 셀을 발생할 수 있는 다른 프로세서를 사용하여 수행함으로써, 시험장치의 준비 등 시험환경 구성이 복잡하고 다른 부가적인 제약사항을 많이 받게 되어 기능확인 시험에 어려움이 많다.
따라서 현재의 기술분야에서는 다른 장치들의 도움을 받지않고 시험하고자 하는 보드 자신의 로컬 프로세서를 이용한 시험 셀을 발생하여 자신의 하드웨어에 대한 각 통신포트를 시험할 수 있도록 하는 방안이 요구된다.
본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 시험하고자 하는 보드 자신의 로컬 프로세서(CPU)를 이용하여 시험 셀을 발생하고, 시험하고자 하는 해당 통신포트로 시험 셀을 전송하여, 이 시험 셀이 시험하고자 하는 통신포트를 경유하여 다시 보드 자신의 로컬 프로세서가 시험 셀을 되돌려받을 수 있도록 하는 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 다중 통신포트 장치의 각 통신포트 시험 장치에 있어서, 외부의 스위치 장치와 정합되는 스위치 정합부를 루프백 케이블을 사용하여 루프백시키기 위한 루프백 수단; 프로세서와 각각 정합되는 피포(FIFO) 제어부를 각각 대응되는 프로세서 정합용 통신포트로 루프백 케이블을 사용하여 상호 연결시킨 다수의 통신포트 경로; 각 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 비트맵을 저장하고 있는 포트경로 저장수단; 시험 셀 데이터 발생시, 송신경로를 통해 시험 셀 데이터를 전송하기 위한 송신 셀 전송 제어수단; 상기 비트맵을 바탕으로, 상기 루프백 수단의 루프백 케이블을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하기 위한 통신경로 결정수단; 및 상기 다수의 통신포트 경로와 매칭되는 자체 통신포트 경로(로컬 프로세서용 통신포트 경로)를 구비하며, 상기 비트맵을 변경하여 시험대상 통신경로를 선택하고, 상기 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 상기 송신 셀 전송 제어수단으로 전송한 후 해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여 각 통신포트 경로의 이상 유무를 시험하기 위한 로컬 프로세서를 포함한다.
또한, 본 발명은, 다중 통신포트 장치의 각 통신포트 시험 방법에 있어서, 시험하고자 하는 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 VPI 테이블을 설정하여, 시험대상 통신경로를 선택하는 통신경로 선택단계; 상기 VPI 테이블을 바탕으로, 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 전송하는 시험 셀 발생단계; 상기 VPI 테이블의 비트맵 설정값(VPI값)을 바탕으로, 스위치 정합부의 루프백 케이블을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하는 통신경로 결정 및 시험 셀 송신단계; 해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여, 해당 통신포트 경로의 이상 유무를 시험하는 시험검증단계; 및 상기 VPI 테이블의 비트맵 설정값(VPI값)을 변경하여, 상기 각 단계를 반복 수행하여, 타 통신포트 경로의 이상 유무를 시험하는 반복수행단계를 포함한다.
따라서 본 발명은 동일기능을 갖는 다중 통신포트의 기능시험을 할 때, 시험용 계측기나 다른 시험 셀 발생장치 등의 도움을 받지않고 독자적으로 시험을 수행할 수 있어 시험장치 구성이 간단하고 시험을 신속히 할 수 있는 특징을 가지고 있다. 시험은 시험하고자 하는 보드 자신의 로컬 프로세서를 이용하여 시험 셀을 발생하여 보드 자신의 각 통신포트로 순차적으로 전송함으로써 해당 통신포트에 대해 메시지의 송신 기능과 수신 기능이 잘 되는지를 시험한다. 이때, 각 통신포트를 순차적으로 시험하기 위해서 VPI용 이중포트램(DPRAM)을 이용하는데, 이는 통신경로 시험 중 시험프로그램의 VPI테이블에 등록된 통신포트의 비트맵을 변경하여 시험하고자 하는 통신 경로를 선택하게 한다. 그러면, 시험 셀은 변경된 통신포트의 송수신 경로를 경유하여 보드 자신의 로컬 프로세서가 이 시험 셀을 되돌려받음으로써 통신포트의 이상 유무를 판단할 수 있다. 이 다중 통신포트 장치는 고속의 스위치 링크 1개의 자원을 저속의 여러 개의 프로세서가 공유하여 통신을 하기 위한 동일기능을 갖는 여러 개의 통신포트로 구성되어 있다. 이는 여러 개의 통신포트를 제공하여 메인 프로세서와 메시지를 송수신하는 기능을 수행한다. 본 발명은 이 다중 통신포트 장치의 하드웨어를 새로 제작하여 시험하거나, 운용 중인 보드가 고장이 발생한 경우, 보드의 기능확인 시험을 위해서 시험용 계측기나 다른 시험 셀 발생장치 등의 도움을 받지 않고, 보드 자신의 로컬 프로세서와 VPI(Virtual Path Identifier)용 이중포트램(DPRAM : Dual Port Random Access Memory)의 VPI 테이블을 이용한다. 따라서 본 발명은 다른 시험장치와 인터페이스되는 부분이 없으므로, 시험장치의 구성이 간단하여 신뢰성있는 시험을 할 수 있으며, 시험기간을 단축할 수 있고, 생산성 향상에도 크게 기여할 수 있는 특징을 가진다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명이 이용되는 다중 통신포트 장치를 이용한 통신 시스템의 구성예시도로서, 동일기능의 다중포트를 갖는 다중 통신포트 장치를 적용하여 운용하는 통신 시스템을 나타낸 것이다.
도 1에 도시된 바와 같이, 다중 통신포트 장치는 고속의 스위치 포트 1개와 저속의 여러 개 프로세서(M)를 접속할 수 있는 1:M 또는 M:1 개의 양방향 다중경로 통신포트를 제공하는 기능을 수행하는 장치이다. 이는 저속 통신을 하는 여러 개의 프로세서가 고속의 스위치 링크 1포트를 공유하여 사용함으로써 고가인 스위치 자원을 효율적으로 활용할 수 있다.
도 2 는 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 장치에 대한 일실시예 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 장치는, 스위치 장치와 정합되는 스위치 정합부(201)를 루프백 케이블(200)을 사용하여 루프백시킨 루프백기능과, 프로세서와 각각 정합되는 피포(FIFO) 제어부를 각각 대응되는 프로세서 정합용 통신포트로 루프백 케이블(200)을 사용하여 상호 연결시킨 각 통신포트 경로(207,215,221,218,212), (208,216,222,219,213), (209,217,223,220,214)와, 각 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 비트맵을 저장하고 있는 VPI 테이블(204)과, 시험 셀 데이터 발생시, 송신경로를 통해 시험 셀 데이터를 전송하기 위한 송신 셀 전송 제어부(205)와, 상기 비트맵을 바탕으로, 상기 루프백기능의 루프백 케이블(200)을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하기 위한 수신 셀 전송 제어부(202)와, 각 통신포트 경로(207,215,221,218,212), (208,216,222,219,213), (209,217,223,220,214)와 매칭되는 자체 통신포트 경로(로컬 프로세서용 통신포트 경로)(210,211)를 구비하며, 상기 비트맵을 변경하여 시험대상 통신경로를 선택하고, 상기 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 송신 셀 전송 제어부(205)로 전송한 후 해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여 각 통신포트 경로의 이상 유무를 시험하기 위한 시험제어기능(224)을 구비한다.
상기한 바와 같은 구조를 갖는 본 발명에 따른 각 통신포트 시험 장치의 동작을 상세하게 설명하면 다음과 같다.
먼저, 구성은 도 2와 같이 다중 통신포트 장치 자체의 각 통신포트 경로 시험을 위해서 스위치 장치(도1 참조)와 정합되는 부분인 스위치 정합부(201)를 루프백 케이블(200)을 사용하여 루프백시키고, 프로세서(도 1 참조)와 각각 정합되는 부분인 피포(FIFO) 제어부(215 내지 220)는 각각 대응되는 통신포트로 루프백 케이블(221, 222, 223)을 사용하여 상호 연결한다.
다음으로, 도 2를 참조하여 동작 및 시험 방법에 대해 설명하면, 상기와 같이 다중 통신포트 장치에 대해 시험 준비가 완료되었으면 시험 장치에 전원을 인가 하고 시험 프로그램을 탑재하여 보드를 초기화시킨다.
초기화가 되면 다음과 같이 시험을 시작한다. 도 2의 로컬 프로세서(206)를 이용하여 각 통신포트의 경로 지정을 위한 VPI 테이블(204)의 비트 맵 값을 설정한다.
먼저, 로컬 프로세서(206) 자신의 통신포트(210,211) 경로와 프로세서 정합용 첫 번째 통신포트(207,215,221,218,212) 경로를 시험하기 위하여 로컬 프로세서(206) 자신의 통신포트(210)와 프로세서 정합용 통신포트(207)인 두 개의 경로로 시험 셀 데이터가 전달될 수 있도록 VPI 테이블(204)에 로컬 프로세서(206)용 통신포트(210)와 첫 번째 통신포트(207)에 해당하는 비트를 1로 설정(도 3의 단계 1)한다.
다음으로, 로컬 프로세서(206)를 이용하여, 시험 셀 데이터를 발생하여 자신의 송신 통신포트(211) 메모리로 전송하고 송신 셀 전송 제어부(205)로 알린다.
이에, 송신 셀 전송 제어부(205)는 이 시험 셀 데이터를 읽어서 스위치 정합부(201)내의 송신경로를 경유하여 루프백 케이블(200)의 출력 쪽으로 보낸다.
그러면, 시험 셀 데이터는 스위치 정합부(201)의 루프백 케이블(200)을 경유하여 다시 스위치 정합부(201)의 수신경로로 수신되고, 다시 수신 셀 전송 제어부(202)로 보내진다.
이에, 수신 셀 전송 제어부(202)는 시험 셀 데이터를 전송할 통신포트를 결정하기 위하여 수신한 시험 셀 데이터에서 VPI 값(203)을 래치하고, 래치된 VPI값을 VPI 테이블(204)의 주소로 하여 VPI 테이블의 설정 값(도 3의 단계 1)을 참조한 후, 상기에서 VPI 테이블(204)에 설정되어 있는 통신포트인 로컬 프로세서(206)용 통신포트(210) 메모리와 첫 번째 통신포트(207) 메모리로 시험 셀 데이터를 전송하고 난 후, 로컬 프로세서(206)용 통신포트(210) 메모리에 시험 셀 데이터를 전송하였음을 로컬 프로세서(206)에게 인터럽트로서 알리고, 첫 번째 통신포트(207) 메모리에 시험 셀 데이터를 전송하였음을 FIFO 제어부(215)에게 셀 데이터 전송 완료 신호를 발생하여 각각 알린다.
이렇게, 셀 데이터 수신 인터럽트 신호를 받은 로컬 프로세서(206)는 이 셀 데이터를 로컬 프로세서(206)용 통신포트(210)로부터 읽어내어 분석한 후, 자신이 발생하여 전송한 시험 셀 데이터가 정상인지 비정상인지 판단한다. 이때, 수신된 셀 데이터가 정상이면 로컬 프로세서(206)용 통신포트(210,211) 경로는 정상으로 판단하고, 만약 수신된 셀 데이터가 전혀 없거나 수신된 셀 데이터가 유실이 발생하였으면 보드 자신의 로컬 프로세서(206)용 통신포트(210,211) 경로가 비정상(고장)임을 판단한다. 만약, 상기에서 로컬 프로세서용 통신포트(210,211)가 고장상태이면 더 이상 시험을 진행할 수 없으므로 고장 수리가 요구되며, 로컬 프로세서용 통신포트(210,211) 경로에 대한 고장 수리가 완료된 후 다른 통신포트를 시험할 수 있다.
상기에서 만약 로컬 프로세서(206)에서 수신된 셀 데이터가 정상이면 두 번째 통신포트(208,216,222,219,213) 경로를 시험하기 위하여 두 번째 통신포트(208)와 로컬 프로세서(206)가 셀 데이터를 수신할 수 있도록 VPI 테이블(204)의 비트 맵 설정값(도 3의 단계 2)을 변경한 후 기다린다. 여기서, 다시 로컬 프로세서(206)가 셀 데이터 수신 인터럽트 신호를 수신하는데, 이때는 상기에서 프로세서용 통신포트(210) 경로와 첫 번째 통신포트(207) 경로 시험을 위해서 첫 번째의 통신포트(207)로 전송되었던 시험 셀 데이터를 다시 로컬 프로세서(206)가 되돌려 받기 위함이다. 상기에서 로컬 프로세서(206)는 인터럽트를 수신한 후, 로컬 프로세서(206)가 자신의 통신포트(210) 메모리에 저장된 셀 데이터를 읽고 분석하여 셀 데이터 값이 정상이면 첫 번째 통신포트(207,215,221,218,212) 경로가 정상상태임을 판단한다. 만약, 로컬 프로세서(206)가 인터럽트 신호를 수신하지 않았거나, 자신의 통신포트(210) 메모리에서 읽은 값이 유실이 발생하였으면 첫 번째 통신포트 (207,215,221,218,212) 경로는 고장상태이므로 고장 수리가 요구됨을 판단한다. 만약, 상기에서 로컬 프로세서(206)가 자신의 통신포트(210) 메모리에서 읽은 시험 셀 데이터 값이 정상이면 첫 번째 통신포트(207,215,221,218,212) 경로가 정상상태임이 판단되므로 다음 과정이 수행된다.
다음으로, 세 번째 통신포트(209,217,223,220,214) 경로를 시험하기 위하여 세 번째 통신포트(209,217,223,220,214) 경로와 로컬 프로세서(206)가 셀 데이터를 수신할 수 있도록 VPI 테이블(204)의 비트 맵 설정값(도 3의 단계 3)을 변경한 후 기다린다. 여기서, 다시 로컬 프로세서(206)가 셀 데이터 수신 인터럽트 신호를 수신하는데, 이때는 상기에서 프로세서용 통신포트(210) 경로와 두 번째 통신포트(208,216,217,222,219,213) 경로의 시험을 위해서 두 번째의 통신포트(208)로 전송되었던 시험 셀 데이터를 다시 로컬 프로세서(206)가 되돌려 받기 위함이다. 상기에서 로컬 프로세서(206)는 인터럽트를 수신한 후, 로컬 프로세서(206)가 자신의 통신포트(210) 메모리에 저장된 셀 데이터를 읽고 분석하여 셀 데이터 값이 정상이면 두 번째 통신포트(208,216,222,219,213) 경로가 정상상태임을 판단한다. 만약, 로컬 프로세서(206)가 인터럽트 신호를 수신하지 않았거나, 자신의 통신포트(210) 메모리에서 읽은 값이 유실이 발생하였으면 두 번째 통신포트(208,216,222,219,213) 경로는 고장상태이므로 고장 수리가 요구됨을 판단한다. 만약, 상기에서 로컬 프로세서(206)가 자신의 통신포트(210) 메모리에서 읽은 시험 셀 데이터 값이 정상이면 두 번째 통신포트(208,216,222,219,213) 경로가 정상상태임이 판단되므로 다음 과정이 수행된다.
마지막으로, 두 번째 통신포트(208,216,222,219,213) 경로가 정상상태로 판정되었으므로, 본 발명에서는 세 개의 프로세서 통신포트(207,208,209)가 있다고 가정하면, 상기에서 세 번째 통신포트(209,217,223,220,214) 경로만 더 확인하면 되므로, 로컬 프로세서(206)에서 한 개의 경로만 셀 데이터를 수신할 수 있도록 VPI 테이블(204)의 비트 맵 설정값(도 3의 단계 4)을 변경한 후 기다린다.
여기서, 다시 로컬 프로세서(206)가 셀 데이터 수신 인터럽트 신호를 수신하는데, 이때는 상기에서 세 번째 통신포트(209,217,223,220,214) 경로의 시험을 위해서 세 번째의 통신포트(209)로 전송되었던 시험 셀 데이터를 다시 로컬 프로세서(206)가 되돌려 받기 위함이다. 상기에서 로컬 프로세서(206)는 인터럽트를 수신한 후, 로컬 프로세서(206)가 자신의 통신포트(210) 메모리에 저장된 셀 데이터를 읽고 분석하여 셀 데이터 값이 정상이면 세 번째 통신포트(209,217,223,220,214) 경로가 정상상태임을 판단한다. 만약, 로컬 프로세서(206)가 인터럽트 신호를 수신하지 않았거나, 자신의 통신포트(210) 메모리에서 읽은 값이 유실이 발생하였으면 세 번째 통신포트(209,217,223,220,214) 경로는 고장상태이므로 고장 수리가 요구됨을 판단한다.
상술한 바와 같이, 본 발명은 다수 개의 통신포트를 자신의 로컬 프로세서를 이용하여 시험 셀 데이터를 발생하고, 발생된 시험셀 데이터를 활용하여 자신의 로컬 프로세서 통신포트와 또 다른 한 개의 시험하고자 하는 통신포트로 시험 셀 데이터를 동시에 전송하고, 시험하고자 하는 통신포트 경로에 따라 임의로 VPI 테이블 값을 변경(예; 첫 번째 셀 데이터 수신한 후, VPI 테이블 변경)하여 설정함으로써, 장치의 시험을 용이하게 할 수 있고, 별도의 다른 시험장치가 필요없다.
도 3 은 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 장치 중 시험을 위한 VPI 테이블 설정 상태를 나타내는 일예시도로서, 필요에 따라 시험자가 임의대로 VPI 테이블의 설정 값을 변경하는 것이 가능하다.
본 발명을 위한 각 통신포트 시험 장치의 통신포트를 시험하기 위한 시험 프로그램 동작 방법에 대해 설명하면 다음과 같다.
도 4 는 본 발명에 따른 다중 통신포트 장치의 각 통신포트 시험 방법에 대한 일실시예 흐름도이다.
도 4에 도시된 바와 같이, 시험하고자 하는 셀 다중 포트 장치의 하드웨어가 초기화되면 시험이 시작된다.
먼저, "401" 단계에서 N번째 통신포트(본 발명에서 N은 “로컬 프로세서 통신포트”로 정의함)와 1번째 통신포트(프로세서 정합용 첫 번째 통신포트 : 본 발명에서 프로세서용 통신포트는 N-1개를 수용할 수 있으며, 다음과 같이 [수식]으로 표현할 수 있음. [수식] 프로세서 포트 수용 수 = 1≤i≤N-1, 여기서 i는 프로세서 포트 변수, N은 셀 다중 포트 장치가 갖고 있는 통신포트 수의 합을 가리킴. 본 발명에서는 N을 “셀 다중 통신포트 장치의 로컬 프로세서 통신포트”로 활용함)로 시험 셀 데이터를 전송할 수 있도록 VPI 테이블 값을 설정한다.
그리고 "402" 단계에서 로컬 프로세서(206)를 활용하여 시험 셀 데이터를 발생하여 송신 통신포트(211) 메모리로 전송한다. 그러면, 시험 셀 데이터는 송신 셀 전송 제어부(205)와 스위치 정합부(201), 루프백 케이블(200)을 지나 수신 셀 전송 제어부(202)에 도착된다. 수신 셀 전송 제어부(202)에서는 VPI 값을 래치하여 상기의 VPI 테이블(204)에 설정된 값을 참조하여 N번째(로컬 프로세서 포트) 통신포트(210) 메모리와 1번째 통신포트(207) 메모리로 시험 셀 데이터를 전송한 후, 로컬 프로세서(206)에게 N번째 통신포트 메모리에 시험 셀 데이터를 전송하였음을 인터럽트 신호로 알린다. 동시에 1번째 통신포트인 FIFO 제어부(215)로도 시험 셀 데이터를 전송하였음을 셀 전송 완료 신호를 발생하여 알린다.
이어서, "403" 단계에서 셀 수신 인터럽트를 수신한 로컬 프로세서(206)는 자신의 수신 통신포트(210) 메모리에서 시험 셀 데이터를 읽고 난 후, 정상 또는 비정상태를 판단한다. 만약, 수신된 시험 셀 데이터가 비정상이거나 없으면 N번째(로컬 프로세서 포트) 통신포트 경로는 고장상태(비정상)(412)이므로 수리가 요구된다(411). 만약, 수신된 시험 셀 데이터가 정상 상태이면 N번째 통신포트인 로컬 프로세서(206) 통신포트 경로는 정상으로 판단하고, 다음 단계(404)에서 셀 수신 카운트(CNT)를 1로 초기화한 후, 시험할 통신포트를 2(i=1+1)로 초기화하기 위해 "405" 단계에서 N번째 통신포트와 2번째(i=2) 통신포트로 시험 셀 데이터를 전송할 수 있도록 VPI 테이블 값을 변경한다.
그러면, 상기 "402" 단계에서 전송한 시험 셀 데이터가 상기 "401" 단계에서 VPI 테이블에 설정된 통신포트인 N번째 통신포트와 1번째 통신포트 중에서 수신 셀 전송 제어부(202)로부터 셀 전송 완료 신호를 받은 FIFO 제어부(215)가 상기의 1번째 통신포트(207) 메모리에 저장되어 있던 시험 셀 데이터를 읽어내어, 루프백 케이블(221)을 지나 FIFO 제어부(218)와 1번째 송신 통신포트(212) 메모리, 송신 셀 전송 제어부(205), 스위치 정합부(201)를 경유한 후 다시 수신 셀 전송 제어부(202)에게 전송된다. 그러면, 수신 셀 전송 제어부(202)에서는 다시 VPI 값을 래치하여 VPI 테이블(204)에 설정된 값을 참조하여 N번째(로컬 프로세서 포트) 통신포트(210) 메모리와 2번째 통신포트(208) 메모리로 시험 셀 데이터를 전송한 후, 로컬 프로세서(206)에게 N번째 통신포트 메모리에 시험 셀 데이터를 전송하였음을 인터럽트 신호로 알린다. 동시에 2번째 통신포트인 FIFO 제어부(216)로도 시험 셀 데이터를 전송하였음을 셀 전송 완료 신호를 발생하여 알린다.
"406" 단계에서 셀 수신 인터럽트 신호를 수신한 로컬 프로세서(206)는 자신의 수신 통신포트(210) 메모리에서 시험 셀 데이터를 읽고 난 후, 정상 또는 비정상태를 판단한다. 이때, 만약 수신된 시험 셀 데이터가 비정상이거나 없으면 1(i-1)번째 통신포트 경로는 고장상태(비정상)(413)이므로 수리가 요구된다(411). 만약, 수신된 시험 셀 데이터가 정상 상태이면 1번째 통신포트 경로는 정상으로 판단하고, "407" 단계에서 셀 수신 카운트(CNT)를 2로 초기화한 후, 시험할 통신포트를 3(i+1)으로 초기화하기 위해 N번째 통신포트와 3번째(i=3) 통신포트로 시험 셀 데이터를 전송할 수 있도록 VPI 테이블 값을 변경하여 초기화한 후 기다린다. 그러면, 이번에는 2번째 통신포트(208) 메모리에 저장되어 있던 시험 셀 데이터를 읽어내어, 루프백 케이블(222)을 지나 FIFO 제어부(219)와 2번째 송신 통신포트(213) 메모리, 송신 셀 전송 제어부(205), 스위치 정합부(201)를 경유한 후 다시 수신 셀 전송 제어부(202)에게 전송된다.
그러면, 수신 셀 전송 제어부(202)에서는 다시 VPI 값을 래치하여 VPI 테이블(204)에 설정된 값을 참조하여 N번째(로컬 프로세서 포트) 통신포트(210) 메모리와 3번째 통신포트(209) 메모리로 시험 셀 데이터를 전송한 후, 로컬 프로세서(206)에게 N번째 통신포트 메모리에 시험 셀 데이터를 전송하였음을 인터럽트 신호로 알린다. 동시에 3번째 통신포트인 FIFO 제어부(217)로도 시험 셀 데이터를 전송하였음을 셀 전송 완료 신호를 발생하여 알린다. 상기에서 다시 셀 수신 인터럽트 신호를 수신한 로컬 프로세서(206)는 자신의 수신 통신포트(210) 메모리에서 시험 셀 데이터를 읽고 난 후, 정상 또는 비정상태를 판단한다. 이때, 만약 수신된 시험 셀 데이터가 비정상이거나 없으면 2번째 통신포트 경로는 고장상태이므로 수리가 요구된다. 만약, 수신된 시험 셀 데이터가 정상 상태이면 2번째 통신포트 경로는 정상으로 판단하고 다음 단계를 수행하게 된다.
상기와 같은 방법으로 "405" 단계부터 408" 단계까지 프로세서 통신포트 수 만큼 반복해서 시험을 수행한다. 시험이 완료되고 난 후, 로컬 프로세서(206)가 수신한 시험 셀 카운트(CNT) 수가 통신포트의 총 수(N)와 같으면(409) 셀 다중 통신포트 장치의 모든 통신포트는 정상임을 나타낸다(410).
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, 다른 시험계측기나 시험 셀 발생장치를 사용하지 않고, 보드 자신의 로컬 프로세서를 이용하여 시험 셀을 발생하는 기능과, VPI용 이중포트램(DPRAM)을 이용한 VPI테이블 비트 맵의 변경기능을 이용하여 다중 통신포트 장치의 하드웨어 기능을 시험함으로써, 복잡한 시험구성장치를 필요로 하지않는 효과가 있다.
따라서 본 발명은 시험하고자 하는 보드 자신의 기능시험을 단독으로 할 수 있어 시험환경 구성이 간단하고, 시험 결과에 대한 신뢰성 보장 및 시험기간을 단축할 수 있으며, 시험비용 절감 및 생산성을 증대시킬 수 있는 효과가 있다.

Claims (5)

  1. 다중 통신포트 장치의 각 통신포트 시험 장치에 있어서,
    외부의 스위치 장치와 정합되는 스위치 정합부를 루프백 케이블을 사용하여 루프백시키기 위한 루프백 수단;
    프로세서와 각각 정합되는 피포(FIFO) 제어부를 각각 대응되는 프로세서 정합용 통신포트로 루프백 케이블을 사용하여 상호 연결시킨 다수의 통신포트 경로;
    각 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 비트맵을 저장하고 있는 포트경로 저장수단;
    시험 셀 데이터 발생시, 송신경로를 통해 시험 셀 데이터를 전송하기 위한 송신 셀 전송 제어수단;
    상기 비트맵을 바탕으로, 상기 루프백 수단의 루프백 케이블을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하기 위한 통신경로 결정수단; 및
    상기 다수의 통신포트 경로와 매칭되는 자체 통신포트 경로(로컬 프로세서용 통신포트 경로)를 구비하며, 상기 비트맵을 변경하여 시험대상 통신경로를 선택하고, 상기 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 상기 송신 셀 전송 제어수단으로 전송한 후 해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여 각 통신포트 경로의 이상 유무를 시험하기 위한 로컬 프로세서
    를 포함하는 다중 통신포트 장치의 각 통신포트 시험 장치.
  2. 제 1 항에 있어서,
    상기 통신포트 시험 장치는,
    자신의 하드웨어 기능 시험을 함에 있어서 별도의 다른 시험 장치의 도움을 받지 않고, 자신의 상기 로컬 프로세서를 이용하여 시험 셀을 발생하고, 이 시험 셀 데이터와 상기 포트경로 저장수단을 이용하여 각 통신포트를 시험하는 것을 특징으로 하는 다중 통신포트 장치의 각 통신포트 시험 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 포트경로 저장수단은,
    각 통신포트 시험을 할 때, 시험 셀 경로를 한곳으로만 설정하지 않고 시험하고자 하는 한 개의 통신포트와 보드 자신의 로컬 프로세서 통신경로를 항상 인에이블되게 하여 두 개의 경로로 셀을 전송할 수 있도록 설정되는 VPI(Virtual Path Identifier) 테이블인 것을 특징으로 하는 다중 통신포트 장치의 각 통신포트 시험 장치.
  4. 제 3 항에 있어서,
    상기 로컬 프로세서는,
    시험 셀이 시험대상 통신경로를 통과하여 통신 경로에 이상이 없음에 따라 시험 셀을 수신하고, 다시 상기 VPI 테이블의 값을 변경하여 통신 포트 값을 1씩 증가시키면서 각 통신 포트 경로를 순차적으로 시험하여 해당 경로가 이상이 없음에 따라 다시 해당 시험 셀을 전달받아 시험경로의 이상 유무를 판단하는 것을 특징으로 하는 다중 통신포트 장치의 각 통신포트 시험 장치.
  5. 다중 통신포트 장치의 각 통신포트 시험 방법에 있어서,
    시험하고자 하는 통신포트(로컬 프로세서용 통신포트, 프로세서 정합용 통신포트)의 송수신 경로(통신경로)가 지정된 VPI 테이블을 설정하여, 시험대상 통신경로를 선택하는 통신경로 선택단계;
    상기 VPI 테이블을 바탕으로, 시험 셀 데이터를 송신 로컬 프로세서용 통신포트 경로를 통해 전송하는 시험 셀 발생단계;
    상기 VPI 테이블의 비트맵 설정값(VPI값)을 바탕으로, 스위치 정합부의 루프백 케이블을 통해 루프백된 상기 시험 셀 데이터를 전송할 통신경로를 결정하여, 해당 통신경로로 시험 셀 데이터를 전송하는 통신경로 결정 및 시험 셀 송신단계;
    해당 시험대상 통신경로를 경유한 수신 로컬 프로세서용 통신포트 경로상의 시험 셀 데이터를 검증하여, 해당 통신포트 경로의 이상 유무를 시험하는 시험검증단계; 및
    상기 VPI 테이블의 비트맵 설정값(VPI값)을 변경하여, 상기 각 단계를 반복 수행하여, 타 통신포트 경로의 이상 유무를 시험하는 반복수행단계
    를 포함하는 다중 통신포트 장치의 각 통신포트 시험 방법.
KR1020030092679A 2003-12-17 2003-12-17 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법 KR100600815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092679A KR100600815B1 (ko) 2003-12-17 2003-12-17 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092679A KR100600815B1 (ko) 2003-12-17 2003-12-17 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20050060941A KR20050060941A (ko) 2005-06-22
KR100600815B1 true KR100600815B1 (ko) 2006-07-14

Family

ID=37253580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092679A KR100600815B1 (ko) 2003-12-17 2003-12-17 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100600815B1 (ko)

Also Published As

Publication number Publication date
KR20050060941A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
US7343535B2 (en) Embedded testing capability for integrated serializer/deserializers
US7526033B2 (en) Serializer deserializer (SERDES) testing
EP1833196A1 (en) Switch testing in a communications network
JP2018191279A (ja) テストトラフィック生成および検査の方法、ならびに関連するスイッチ入力ポートまたは出力ポートおよびスイッチ
CN102307118A (zh) 背板的测试方法、装置和系统
CN111200544B (zh) 一种网络端口流量测试方法和装置
US8953462B2 (en) Protocol free testing of a fabric switch
Concatto et al. Improving yield of torus NoCs through fault-diagnosis-and-repair of interconnect faults
CA2058796C (en) Cell switch and cell switch network with simplified cell switch testing
KR100600815B1 (ko) 다중 통신포트 장치의 각 통신포트 시험 장치 및 그 방법
US8000322B2 (en) Crossbar switch debugging
CN110646723A (zh) 总线接口测试电路和方法
KR100263430B1 (ko) 핀이 감소된 칩의 입력/출력 인터페이스
Cota et al. Redefining and testing interconnect faults in mesh nocs
CN112291110B (zh) 一种SpaceWire网络接口旁路检测装置
US20030217324A1 (en) System and method for communicating between a number of elements and a method for configuring and testing the system
JP2978766B2 (ja) Ａｔｍ交換機システムのループバック方式
US11340294B2 (en) Boundary test circuit, memory and boundary test method
KR0168918B1 (ko) 비동기 전달 모드 셀 송/수신 기능 시험방법
JPH09505187A (ja) 電気スイッチングアセンブリ
KR100407694B1 (ko) 디지털 가입자 회선 처리장치의 전송성능 시험 장치 및시험 방법
CN114363274A (zh) 一种收发包系统及方法
KR20000025506A (ko) Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치
KR100289575B1 (ko) 비동기 전달모드 교환기에 있어서의 선로 시험기
Jayousi Broadcasting Test Patterns to Integrated Circuit via Single Bidirectional Data Line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee