JPH04369945A

JPH04369945A - Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置

Info

Publication number: JPH04369945A
Application number: JP3146109A
Authority: JP
Inventors: Ikuo Taniguchi; 谷口　郁夫; Kenji Narita; 成田　健治; Kenichi Hashimoto; 健一橋本
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1991-06-18
Filing date: 1991-06-18
Publication date: 1992-12-22
Anticipated expiration: 2015-08-07
Also published as: JP3074573B2; DE69218056D1; EP0523386B1; EP0523386A1; US5280469A; CA2071258C; DE69218056T2; CA2071258A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭネットワークの
ノードに設けられ、自装置内にパス検査機能を備えるＡ
ＴＭクロスコネクト装置に関する。ＡＴＭネットワーク
においては、情報は、セル単位で、各ノードに設けられ
たクロスコネクト装置を介して伝送される。ＡＴＭセル
は、バーチャル・パスの識別番号としてノード間のリン
ク毎に割り当てられたＶＰＩ（Ｖｅｒｔｕａｌ　Ｐａｔ
ｈ　Ｉｄｅｎｔｉｆｉｅｒ）　を含んでおり、各クロス
コネクト装置においては、入力したＡＴＭセルのＶＰＩ
を、自装置内に備えるＶＰＩ変換テーブルに従って変換
（書き替え）し、その入方路に応じた出方路にスイッチ
して別のリンクに送出する。このＶＰＩ変換機能および
スイッチ機能の正常性を確認する必要がある。本発明は
、特に、クロスコネクト装置内のＶＰＩ変換テーブルの
正常性の検査機能を改善したクロスコネクト装置に関す
る。

【０００２】

【従来の技術】クロスコネクト装置の正常性の検査のた
めには、装置内パス監視用のＯＡＭセルフォーマットを
クロスコネクト装置に入力して、出力されるＯＡＭセル
をチェックすることにより行われる。図１１は、装置内
パス監視用のＯＡＭセルフォーマットの１例を示すもの
である。図１１のＯＡＭセルは、６バイトのヘッダ部と
４８バイトの情報フィールドからなる。ヘッダ部の先頭
の２バイトは、装置内で付加されるもので、残りの５２
バイトは、伝送路上を伝送されるＡＴＭセルのフォーマ
ットからＨＥＣのバイトを除いたものに対応する。図１
１のフォーマットにおいて、ＯＡＭは、このセルがＯＡ
Ｍセルであることを示す２ビットの識別子、Ｐ１は２ビ
ットの６００Ｍ　　ＤＭＵＸ出力ポート識別領域、Ｐ２
は２ビットの２．４Ｇ　　ＤＭＵＸ出力ポート識別領域
、Ｐ３は２．４Ｇ　　ＳＷ出力ポート識別領域、その他
は、上記のＡＴＭセルフォーマット内のＣＣＩＴＴ勧告
に従う公知の各領域である。ここで、この例において検
査対象となるクロスコネクト装置は、複数の入方路と複
数の出方路との接続を切り替えるスイッチの容量が２．
４Ｇｂｐｓであり、入出力インターフェイスと、このス
イッチとの間に容量６００Ｍｂｐｓおよび２．４Ｇｂｐ
ｓの多重分離装置が挿入されているものとしている。上
記のスイッチにおいては、上記のＰ３の情報に基づいて
複数の入方路と複数の出方路との接続を切り替え、上記
の容量６００Ｍｂｐｓおよび２．４Ｇｂｐｓの多重分離
装置においては、それぞれ、上記のＰ１およびＰ２の情
報に基づいて、入力したセルを出力する（該多重分離装
置の）出力ポートを決定する。

【０００３】図１２は、装置内パス監視用のＯＡＭセル
フォーマットをクロスコネクト装置に入力することによ
る、クロスコネクト装置の正常性の検査の手順の概略を
示すものである。発生点側においては、シーケンサＡが
与えるタイミングに従って上記の図１１のようなフォー
マットのＯＡＭセルを発生してクロスコネクト装置に入
力する。クロスコネクト装置においては、上記のＯＡＭ
セル入力の前に、シーケンサＢの与えるタイミングに従
ってクロスコネクト装置内のＶＰＩ変換テーブルの内容
の書き替え、および、（クロスコネクト装置のどの入力
端子からの入力をどの出力端子から出力するかを示す）
ルーティング情報の設定の書き替えを行っておく。クロ
スコネクト装置は、上記のＯＡＭセルを入力すると、上
記の書き替えられたＶＰＩ変換テーブルの内容およびル
ーティング情報に従って、図１１のフォーマットのうち
、ＶＰＩの領域の内容を書き替え、上記のルーティング
情報に従った出力端子より出力する。検出点側において
は、上記の出力されたＯＡＭセルの内容が、上記のクロ
スコネクト装置が正常に動作したときに出力される筈の
ＯＡＭセルの内容と一致するか否かを判定することによ
り、クロスコネクト装置の正常性を検査する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来、
クロスコネクト装置のＶＰＩ変換テーブルの正常性の検
査に関しては、図１３に示されているように、現用信号
のＡＴＭセルのＶＰＩ変換に使用する主信号設定領域と
、このＶＰＩ変換テーブルテーブル（例えば、ＲＡＭ等
からなる）の正常性の確認のために使用されるパス監視
用テーブル領域とに予め分けておき、ＶＰＩ変換テーブ
ルの正常性の検査は、このパス監視用テーブル領域のみ
について行うことが考えられていた。そのため、実際に
現用信号のＡＴＭセルのＶＰＩ変換に使用する主信号設
定領域の正常性については検査することが出来ないとい
う問題がある。

【０００５】そこで、本発明は、ＶＰＩ変換テーブルに
おいて、実際に現用信号のＡＴＭセルのＶＰＩ変換に使
用する主信号設定領域の正常性についても検査すること
が出来る、正常性検査機能を有するクロスコネクト装置
を提供することを目的とする。

【０００６】

【課題を解決するための手段】図１は、本発明の基本構
成を示すものである。図１において、１はＶＰＩ変換テ
ーブル、２はトラフィックフラグ、３は方路スイッチ手
段、４はクロスコネクト手段、５は入方路ＶＰＩ設定手
段、６は出方路ＶＰＩ設定手段、７はテーブル領域状態
判定手段、８はテーブル出方路ＶＰＩ書き替え手段、９
は検査用セル入力手段、１０は検査用セル情報生成手段
、１１は比較基準出方路ＶＰＩ設定手段、そして、１２
は比較手段である。

【０００７】図１の構成は、複数の入方路と複数の出方
路とを収容し、自装置内にパス検査手段を備えるＡＴＭ
クロスコネクト手段４を含むクロスコネクト装置を示す
ものであって、ＶＰＩ変換テーブル１は、入力したＡＴ
ＭセルのＶＰＩを変換するために、各入方路ＶＰＩと対
応させる出方路ＶＰＩの情報を保持し、方路スイッチ手
段３は、該入力したＡＴＭセルの入方路と出方路との接
続を切り替える。クロスコネクト手段４は、これらＶＰ
Ｉ変換テーブル１および方路スイッチ手段３を含み、以
下に示す検査手段による検査の対象となる部分である。

【０００８】本発明によって、前記ＶＰＩ変換テーブル
１は、前記各入方路ＶＰＩ毎に、該入方路に対応する該
ＶＰＩ変換テーブル１の領域が現在主信号の伝送に使用
されるべく設定されているか否かを示すトラフィックフ
ラグ２を有し、前記パス検査手段は、入方路ＶＰＩ設定
手段５、出方路ＶＰＩ設定手段６、テーブル領域状態判
定手段７、テーブル出方路ＶＰＩ書き替え手段８、比較
基準出方路ＶＰＩ設定手段１１、検査用セル情報生成手
段１０、および、比較手段１２を有してなり、上記の入
方路ＶＰＩ設定手段５は、パス検査すべき入方路ＶＰＩ
を設定し、上記の出方路ＶＰＩ設定手段６は、前記パス
検査すべき入方路ＶＰＩに対応して検査用に設定しよう
とする出方路ＶＰＩを設定し、上記のテーブル領域状態
判定手段７は、前記パス検査すべき入方路ＶＰＩに対応
して、前記ＶＰＩ変換テーブル１に設定されている出方
路ＶＰＩ、および、前記トラフィックフラグ２とを読み
出して、該トラフィックフラグ２が有効か否か、および
、該ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩ
が、前記検査用に設定しようとする出方路ＶＰＩに一致
するか否かを判定し、上記のテーブル出方路ＶＰＩ書き
替え手段８は、前記トラフィックフラグ２が有効でない
ならば、前記ＶＰＩ変換テーブル１の前記パス検査すべ
き入方路ＶＰＩに対応する出方路ＶＰＩの設定値を書き
替え、上記の比較基準出方路ＶＰＩ設定手段１１は、前
記トラフィックフラグ２が有効であって、且つ、前記Ｖ
ＰＩ変換テーブル１から読み出した出方路ＶＰＩが、前
記検査用に設定しようとする出方路ＶＰＩに一致しない
ときには、該ＶＰＩ変換テーブル１から読み出した出方
路ＶＰＩを、出方路ＶＰＩの比較基準値として設定し、
前記トラフィックフラグ２が有効でないとき、或るいは
、前記ＶＰＩ変換テーブル１から読み出した出方路ＶＰ
Ｉが、前記検査用に設定しようとする出方路ＶＰＩに一
致するときには、前記ＶＰＩ変換テーブル１から読み出
した出方路ＶＰＩを、前記出方路ＶＰＩの比較基準値と
して設定し、上記の検査用セル情報生成手段１０は、検
査用セルが含む、前記パス検査すべき入方路ＶＰＩ以外
の情報を発生し、上記の検査用セル入力手段９は、前記
パス検査すべき入方路ＶＰＩ、および、該入方路ＶＰＩ
以外の前記情報を含む検査用セルを前記クロスコネクト
手段４に入力し、上記の比較手段１２は、前記検査用セ
ルの入力に応じて前記クロスコネクト手段４から出力さ
れるセルの内容を、前記検査用セル情報生成手段１０が
生成する情報、および、前記比較基準出方路ＶＰＩ設定
手段１１に設定された出方路ＶＰＩの比較基準値と比較
する。

【０００９】更に、上記の方路スイッチ手段３が、前記
入力したＡＴＭセルの入方路と出方路との接続の切り替
えを指定するルーティング情報を保持するルーティング
情報保持手段を有し、上記の検査手段が、前記ルーティ
ング情報保持手段の設定内容を変更するルーティング情
報変更手段と、前記検査用セルを、前記クロスコネクト
手段４の前記複数の入方路の何れから入力するかを選択
する入力選択手段と、前記検査用セルの出力を、前記ク
ロスコネクト手段４の前記複数の出方路の何れから取り
出すかを選択する出力選択手段とを有するようにするこ
とができる。

【００１０】或いは、前記ルーティング情報変更手段が
、前記複数の入方路と前記複数の出方路との対応を、所
定のタイミング毎に変更して、各入方路が全ての出方路
に接続される接続について検査されるように走査するル
ーティング情報走査手段を有し、前記検査手段が具備す
る前記各手段が、前記所定のタイミングの各々において
、前記複数の入方路の全てに入力すべき複数の検査用セ
ル、および、前記複数の出方路の全てから出力される複
数の検査用セルについて前記の動作を行い、前記比較手
段１２は、前記ルーティング情報変更手段による変更に
対応して、比較の基準となるセルの順序を変更するよう
にすることができる。

【００１１】

【作用】本発明によれば、前記ＶＰＩ変換テーブル１は
、前記各入方路ＶＰＩ毎に、該入方路に対応する該ＶＰ
Ｉ変換テーブル１の領域が現在主信号の伝送に使用され
るべく設定されているか否かを示すトラフィックフラグ
２を有し、上記のテーブル領域状態判定手段７によって
、前記パス検査すべき入方路ＶＰＩに対応して、前記Ｖ
ＰＩ変換テーブル１に設定されている出方路ＶＰＩ、お
よび、前記トラフィックフラグ２とを読み出して、該ト
ラフィックフラグ２が有効か否か、および、該ＶＰＩ変
換テーブル１から読み出した出方路ＶＰＩが、前記検査
用に設定しようとする出方路ＶＰＩに一致するか否かが
判定去れ、上記のテーブル出方路ＶＰＩ書き替え手段８
は、前記トラフィックフラグ２が有効でないならば、前
記ＶＰＩ変換テーブル１の前記パス検査すべき入方路Ｖ
ＰＩに対応する出方路ＶＰＩの設定値を書き替え、上記
の比較基準出方路ＶＰＩ設定手段１１は、前記トラフィ
ックフラグ２が有効であって、且つ、前記ＶＰＩ変換テ
ーブル１から読み出した出方路ＶＰＩが、前記検査用に
設定しようとする出方路ＶＰＩに一致しないときには、
該ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩを
、出方路ＶＰＩの比較基準値として設定し、前記トラフ
ィックフラグ２が有効でないとき、或るいは、前記ＶＰ
Ｉ変換テーブル１から読み出した出方路ＶＰＩが、前記
検査用に設定しようとする出方路ＶＰＩに一致するとき
には、前記ＶＰＩ変換テーブル１から読み出した出方路
ＶＰＩを、前記出方路ＶＰＩの比較基準値として設定す
るので、ＶＰＩ変換テーブル１の全ての領域について検
査することができ、また、ＶＰＩ変換テーブル１内の現
用信号のために設定されている出方路ＶＰＩの値を変更
しない範囲で、出方路ＶＰＩの値についても自由に変更
して検査することができる。

【００１２】

【実施例】図２は本発明のクロスコネクト装置の実施例
の全体構成を示すものである。図２において、１４はイ
ンターフェイス盤の入力側の構成、１３はインターフェ
イス盤の出力側の構成、３０はパス検査制御部、５２は
ＡＴＭクロスコネクト部である。

【００１３】インターフェイス盤１４および１３は、そ
れぞれ、複数の入力ポートおよび出力ポートを有し、各
ポートはパス検査制御部３０からの制御によって、伝送
路側ａまたはパス検査制御部３０側ｂの何れかに接続さ
れるような切り替えスイッチを有する。ＡＴＭクロスコ
ネクト部５２は、各入力ポートから入力されたＡＴＭセ
ルのＶＰＩを変換するＶＰＩ変換部５５１　，・・・５
５ｎ　、どの入力ポートから入力されたＡＴＭセルをど
の出力ポートから出力するかに関する情報を設定するル
ーティング情報設定部５３、および、上記のルーティン
グ情報設定部５３に設定された情報に基づいて入力され
たＡＴＭセルのルーティングを行うクロススイッチ部５
４を有する。ＶＰＩ変換部５５１　，・・・５５ｎ　は
ＶＰＩ変換テーブルを含む。また、本発明に従い、各Ｖ
ＰＩ変換テーブルは、個々の領域が現在、主信号伝送に
使用中か否かを示すトラフィックフラグを有している。

【００１４】パス検査制御部３０は、パス検査全体の制
御を行うＣＰＵ３６、図４を参照して後により詳細に説
明するように、パス検査に必要な種々のパラメータを発
生するパラメータ発生部４３、該種々のパラメータに基
づいて、パス検査用の複数のＯＡＭセルを発生して上記
の入力側インターフェイス１４に印加するセル入力部３
７、上記の種々のパラメータに基づいて、クロスコネク
ト部のＶＰＩ変換部５５１　，・・・５５ｎ　内のＶＰ
Ｉ変換テーブルにアクセスするＶＰＩ変換テーブルアク
セス部４２、前記ＡＴＭクロスコネクト部５２内のルー
ティング情報設定部５３に設定された情報を書き替える
ルーティング情報制御部３９、入力側および出力側イン
ターフェイス１４，１３それぞれにおける前記切り替え
スイッチを制御するデコーダ１３８，４０、そして、前
記セル入力部３７から入力してＡＴＭクロスコネクト部
５２を通過した後の複数のＯＡＭセルを、前記パラメー
タ発生部４３にて発生したパラメータに基づいて定めら
れる、クロスコネクト部５２に異常が無いときに得られ
ることが予想される複数のＯＡＭセル（比較基準値）と
比較することによりクロスコネクト部５２の正常性を確
認するセル検査部４１を有する。

【００１５】図３は、図２のクロスコネクト装置におい
て、主信号の伝送の間に、上記のパス検査を行うタイミ
ングの１例を示すもので、この「パス監視」の時間には
、図２のパス検査制御部３０のデコーダ１３８および４
０の制御によって、入力側および出力側インターフェイ
ス１４および１３のスイッチをパス検査制御部３０側に
切り替えてパス検査を行うものである。

【００１６】図４は、図２の構成におけるパラメータ発
生部４３の詳細構成例を示すものである。図４において
、６０はシーケンサ、６１はＶＰＩ変換テーブル読み出
し回路、６２は状態判定回路、６３は出方路ＶＰＩ書き
替え回路、６４はヘッダ部パラメータ作成回路、６５は
ＰＮパターン作成回路、６６はＰＮパターン初期値レジ
スタ、６７は出方路パラメータ発生回路、６８はＯＡＭ
セル生成回路、６９は出方路ＶＰＩ比較値書き替え回路
、７０はヘッダ部パラメータ比較データレジスタ、７１
はデータ部パラメータ比較データレジスタ、そして、７
２は比較基準セル生成回路である。

【００１７】シーケンサ６０は、後述（図６）するよう
に、図２のクロスコネクト部５２におけるルーティング
設定が更新される毎に、ＣＰＵ３６によって起動され、
システムクロックに同期して、ヘッダ部パラメータ作成
回路６４、および、ＰＮパターン作成回路６５を更新さ
せる信号を出力する。ヘッダ部パラメータ作成回路６４
は、例えば、先に図１１を参照して説明したようなＯＡ
Ｍセルのヘッダ部分のデータを発生するが、特に、その
中で、ＶＰＩについては、ＶＰＩ変換テーブルの全ての
入方路ＶＰＩにわたる値、例えば、０〜４０９５の何れ
かの値を出力する。

【００１８】ＰＮパターン作成回路６５は、先に図１１
を参照して説明したようなＯＡＭセルの情報フィールド
部分のデータを作成するためにＰＮパターンを発生し、
上記のシーケンサ６０からの上記の更新させる信号を受
ける毎に、この値を更新する。ＰＮパターン初期値レジ
スタ６６にはパス検査動作開始時にＣＰＵ３６から上記
のＰＮパターンの発生のための初期値が設定される。

【００１９】上記のヘッダ部パラメータ作成回路６４お
よびＰＮパターン作成回路６５にて作成されたヘッダ部
および情報フィールド部分のデータは、ＯＡＭセル生成
回路６８に供給されて、ここで、パス検査のためにクロ
スコネクト部５２のｍ個の入力ポートに入力すべき個々
のＯＡＭセルＨＰ（ｉ）（ここで、ｉ＝１〜ｍ、ｍはク
ロスコネクト部５２の入力ポートの数に対応する）が生
成される。また、これらのヘッダ部および情報フィール
ド部分のデータは、クロスコネクト部５２を通過した後
のＯＡＭセルとの比較のための基準値として、ヘッダ部
パラメータ比較データレジスタ７０、および、データ部
パラメータ比較データレジスタ７１に、それぞれ、書き
込まれ、更に、比較基準セル生成回路７２にて比較基準
セルが生成される。但し、後述するように、ヘッダ部パ
ラメータ比較データレジスタ７０の内容は、本発明に従
い、出方路ＶＰＩ比較値書き替え回路６９によって書き
替えられることがある。

【００２０】上記のヘッダ部パラメータ作成回路６４に
おいて発生される入方路ＶＰＩの値は、ＶＰＩ変換テー
ブル読み出し回路６１にも供給され、ここで、ＶＰＩ変
換テーブル読み出し回路６１は、上記の入方路ＶＰＩの
値に対応してクロスコネクト部５２内のＶＰＩ変換テー
ブルに設定されているトラフィックフラグを読み出す。このトラフィックフラグは状態判定回路６２に供給され
、状態判定回路６２において、トラフィックフラグが有
効でない（対応する入方路ＶＰＩの領域が使用されてい
ない）と判定されると、出方路ＶＰＩ書き替え回路６３
を起動する。尚、状態判定回路６２の制御による上記の
動作の手順は図５に示されており、上記の読み出しはス
テップ８２、トラフィックフラグの有効か否かの判定は
ステップ８３に対応する。

【００２１】ここで、出方路パラメータ発生回路６７は
、上記のヘッダパラメータ作成回路６４から該回路６４
にて発生した入方路ＶＰＩ値を供給され、これに対応す
るパス検査用の出方路ＶＰＩ値Ｃ（ｉ）（パス検査時に
ＶＰＩ変換テーブルにて上記の入方路ＶＰＩから変換さ
れるべきＶＰＩの値、ここで、ｉ（ｉ＝１〜ｍ）は上記
のＯＡＭセルＨＰ（ｉ）のｉに対応する）を発生する。そして、出方路ＶＰＩ書き替え回路６３は、上記のトラ
フィックフラグが有効でないとの判定による状態判定回
路６２からの起動に応じて、クロスコネクト部５２のＶ
ＰＩ変換テーブルの、上記の入方路ＶＰＩに対応する出
方路ＶＰＩの値を、上記の出方路パラメータ発生回路６
７が発生する出方路ＶＰＩに書き替える（図５、ステッ
プ８４）。そして、図５のステップ８８に進んで、上記
のＯＡＭセル生成回路６８の出力は、後述する図７のセ
ル入力部３７のレジスタ３７ｂに入力される。

【００２２】また、上記の状態判定回路６２は、上記の
ＶＰＩ変換テーブルから読み出したトラフィックフラグ
が有効であると判定されたときには、上記のＶＰＩ変換
テーブル読み出し回路６１を介して、上記のＶＰＩ変換
テーブルにおいて上記の入方路ＶＰＩに対応して設定さ
れている出方路ＶＰＩを読み出す（ステップ８５）。そ
して、この読み出した出方路ＶＰＩの値と、上記の出方
路パラメータ発生回路６７にて発生した出方路ＶＰＩの
値とを比較する（ステップ８６）。そして、もし、これ
らが一致していれば、図５のステップ８８に進んで、上
記のＯＡＭセル生成回路６８の出力は、後述する図７の
セル入力部３７のレジスタ３７ｂに入力される。もし、
上記のＶＰＩ変換テーブルから読み出した出方路ＶＰＩ
の値と、上記の出方路パラメータ発生回路６７にて発生
した出方路ＶＰＩの値とが一致していなければ、本発明
に従い、出方路ＶＰＩ比較値書き替え回路６９を起動し
て、前述のように、ヘッダ部パラメータ比較データレジ
スタ７０の内容を、上記のＶＰＩ変換テーブルから読み
出した出方路ＶＰＩの値によって書き替える（図５、ス
テップ８７）。すなわち、比較の基準となる出方路ＶＰ
Ｉの値を、クロスコネクト部５２のＶＰＩ変換テーブル
に現用信号用に設定してある出方路ＶＰＩの値に合わせ
るように書き替える。そして、図５のステップ８８に進
んで、上記のＯＡＭセル生成回路６８の出力は、後述す
る図７のセル入力部３７のレジスタ３７ｂに入力される
。

【００２３】図６は、本発明の実施例において行われる
複数のパス検査サイクルの各々における入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応関係を示すものである。図６におい
て、Ｔ１，Ｔ２，Ｔ３，・・・Ｔｍ−１，Ｔｍ，Ｔｍ＋
１・・・は、パス検査サイクルを示す。図６に示されて
いるように、各パス検査サイクル毎に、入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応が循環的にシフトされる。

【００２４】図７は、図２のセル入力部３７の構成例を
示すものである。図７において、３７ａはデコーダ、３
７ｂはレジスタ、３６ａはデータバス、そして、３６ｂ
はアドレスバスである。前述の図５のステップ８８にお
いては、ＣＰＵ３６は、図４のＯＡＭセル生成回路６８
の出力ＨＰ（ｉ）（ｉ＝１〜ｍ）をデータバス３６ａを
介して順次レジスタ３７ｂの対応するアドレスに書き込
む。このとき、レジスタ３７ｂのアドレスは、アドレス
バス３６ｂおよびデコーダ３７ａを介してレジスタ３７
ｂに印加される。レジスタ３７ｂの各アドレスに書き込
まれたＯＡＭセルは、前記入力側インターフェイス１４
（図２）の複数の入力ポートからクロスコネクト部５２
に入力される。

【００２５】図８は、図２のルーティング情報制御部３
９の構成例を示すものである。図８において、３９ａは
デコーダ、３９ｂおよび３９ｃはレジスタ、３９ｅはバ
レルシフト回路、そして、３９ｄはカウンタである。レ
ジスタ３９ｂおよび３９ｃには、ＣＰＵ３６からデータ
バス３６ａを介して、それぞれ入方路ＩＰ１，ＩＰ２　
・・・ＩＰｎ　、および、出方路ＯＰ１，ＯＰ２　・・
・ＯＰｎ　を示すデータが書き込まれる。レジスタ３９
ｃの複数の出力は、バレルシフト回路３９ｅにて、各パ
ス検査サイクル毎に、図６に示されているように、循環
的にシフトされる。このシフトされたレジスタ３９ｃの
出力ＯＰｊ（ｊ＝１〜ｍ）（バレルシフト回路３９ｅの
出力）は、レジスタ３９ｂの出力の対応するものＩＰｉ
と共に、クロスコネクト部５２における、入方路ＩＰｉ
→出方路ＯＰｊの接続を示す。すなわち、例えば、（Ｉ
Ｐ１，ＩＰ２　・・・ＩＰｎ　）＝（１，０，・・・０
）、および、（ＯＰ１，ＯＰ２　・・・ＯＰｎ　）＝（
１，０，０，・・・０，０）とすると、パス検査サイク
ルＴ１においては、バレルシフト回路３９ｅの出力は、
（１，０，０，・・・０，０）、Ｔ２においては、バレ
ルシフト回路３９ｅの出力は、（０，０，０，・・・０
，１）、Ｔ３においては、バレルシフト回路３９ｅの出
力は、（０，０，０，・・・１，０）、・・・Ｔｍ−１
においては、バレルシフト回路３９ｅの出力は、（０，
０，１，・・・０，０）、Ｔｍにおいては、バレルシフ
ト回路３９ｅの出力は、（０，１，０，・・・０，０）
、Ｔｍ＋１においては、バレルシフト回路３９ｅの出力
は、（１，０，０，・・・０，０）等となることにより
、この対応情報を、クロスコネクト部５２のルーティン
グ情報設定部５３に、各パス検査サイクル毎に設定する
ことにより図６のような入力ポートと出力ポートとの対
応関係が得られる。尚、バレルシフト回路３９ｅにおけ
るシフト制御は、パス検査サイクル毎にインクリメント
されるカウンタ３９ｄの出力による。図８において、ｃ
＋１は、ＣＰＵ３６からパス検査サイクル毎に供給され
るインクリメント信号である。

【００２６】図９は、図２のセル検査部４１の構成例を
示すものである。図９において、４１ａはラッチ回路、
４１ｂおよび４１ｄはデータマルチプレクサ、４１ｃは
比較回路、４１ｅはデコーダ、４１ｆはレジスタ回路、
４１ｇはカウンタ、４１ｈはバレルシフト回路、そして
、４１ｉはＡＮＤ回路である。図５の前記ステップ８８
においては、また、レジスタ４１ｆのそれぞれ対応する
アドレスには、ＣＰＵ３６によって、データバス３６ａ
を介して、図４の前記比較基準セル生成回路７２の出力
ＨＰ（ｉ），ｉ＝１〜ｍが順次書き込まれる。このとき
も、上記のアドレスは、ＣＰＵ３６によってアドレスバ
ス３６ｂおよびデコーダ４１ｅを介して印加される。レジスタ４１ｆのｍ個の出力は、パラレルに、バレルシ
フト回路４１ｈに印加される。バレルシフト回路４１ｈ
は、レジスタ４１ｆのｍ個の出力に対して、図８の前記
バレルシフト回路３９ｅと同期して同様のシフトを与え
るように、カウンタ４１ｇのカウントによって制御され
、カウンタ４１ｇのカウントは、図８のカウンタ３９ｄ
と同じく、ＣＰＵ３６からパス検査サイクル毎に供給さ
れるインクリメント信号ｃ＋１によってインクリメント
される。バレルシフト回路４１ｈの出力は、パラレルに
データマルチプレクサ４１ｄに印加され、データマルチ
プレクサ４１ｄは、ＣＰＵ３６から供給されるＳＣＡＮ
信号によって、バレルシフト回路４１ｈの出力を順に選
択して、比較回路４１ｃに比較基準値として供給する。

【００２７】ラッチ回路４１ａには、前記出力インター
フェイス１３のｍ個の出力（図２および９ではＨＰ′（
ｉ），ｉ＝１〜ｍデータ示されている）がパラレルにラ
ッチされる。ラッチ回路４１ａのパラレル出力は、デー
タマルチプレクサ４１ｂに印加され、データマルチプレ
クサは、ＣＰＵ３６から供給される上記のＳＣＡＮ信号
によって、ラッチ回路４１ａの出力を順に選択して、比
較回路４１ｃに検査対象値として供給する。尚、このＳ
ＣＡＮ信号は、ラッチ回路４１ａに出力インターフェイ
ス１３のｍ個の出力（図２および９ではＨＰ′（ｉ），
ｉ＝１〜ｍデータ示されている）が全てラッチされたタ
イミングをＡＮＤ回路４１ｉを介してＣＰＵ３６が認識
することにより、ＣＰＵ３６から送られる。

【００２８】上記の比較に対応する比較回路４１ｃの出
力は、順次、データバス３６ａを介してＣＰＵ３６に転
送され、全てのポートについて、その正常性が確認され
る。図１０は、以上説明した本発明の実施例の構成にお
けるパス検査の全体シーケンス図である。図１０の■に
おいては、図２のパラメータ発生部４３において、入方
路ＶＰＩ、出方路ＶＰＩ、および、ＰＮパターンの初期
値が設定されて、検査用ＯＡＭセルの生成（α）が開始
され、■においては、本発明によるＶＰＩ変換テーブル
へのアクセスおよびアクセス結果による判定制御（β）
が開始され、更に、■において、比較基準セルの生成（
γ）が開始される。ヘッダ部Ｈ（Ｔ１）、情報フィール
ドＰ（Ｔ１）を含む検査用ＯＡＭセルが生成（α）され
ると、システムクロックＴ１に同期して、検査用ＯＡＭ
セルが入力側インターフェイス１４を介してクロスコネ
クト部５２に入力され、このＯＡＭセルがクロスコネク
ト部５２中を流れる（ｘ）。このＯＡＭセルは、クロス
コネクト部５２中では、上記の判定制御（β）に基づい
て設定されているＶＰＩ変換テーブルを用いて変換され
、出力ＨＰ′（Ｔ１）として、出力側インターフェイス
１３から出力されて、上記の生成（γ）された比較基準
セルと比較される。比較結果は、ＣＰＵへ転送される（
δ）。

【００２９】以下、システムクロック毎に比較基準セル
の配列がシフトされて（γ′）比較および比較結果のＣ
ＰＵへの転送が繰り返される（δ）。

【００３０】

【発明の効果】以上説明したように、本発明のクロスコ
ネクト装置によれば、ＶＰＩ変換テーブルにおいて、実
際に現用信号のＡＴＭセルのＶＰＩ変換に使用する主信
号設定領域の正常性についても検査することが出来ると
いう効果がある。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明のクロスコネクト装置の実施例の全体構
成を示す図である。

【図３】図２のクロスコネクト装置において、主信号の
伝送の間に、パス検査を行うタイミングの１例を示す図
である。

【図４】図２の構成におけるパラメータ発生部４３の詳
細構成例を示す図である。

【図５】状態判定回路６２の制御による動作の手順を示
す図である。

【図６】本発明の実施例において行われる複数のパス検
査サイクルの各々における入力ポート（パス検査用セル
の発生点）と出力ポート（パス検査用セルの検出点）と
の対応関係を示す図である。

【図７】図２のセル入力部３７の構成例を示す図である
。

【図８】図２のルーティング情報制御部３９の構成例を
示す図である。

【図９】図２のセル検査部４１の構成例を示す図である
。

【図１０】本発明の実施例の構成におけるパス検査の全
体シーケンス図である。

【図１１】装置内パス監視用のＯＡＭセルフォーマット
の１例を示す図である。

【図１２】装置内パス監視用のＯＡＭセルフォーマット
をクロスコネクト装置に入力することによる、クロスコ
ネクト装置の正常性の検査の手順の概略を示す図である
。

【図１３】従来の、クロスコネクト装置のＶＰＩ変換テ
ーブルにおいて、主信号設定領域と、パス監視用テーブ
ル領域とに予め分けた構成を示す図である。

【符号の説明】

１…ＶＰＩ変換テーブル２…トラフィックフラグ３…方路スイッチ手段４…クロスコネクト手段５…入方路ＶＰＩ設定手段６…出方路ＶＰＩ設定手段７…テーブル領域状態判定手段８…テーブル出方路ＶＰＩ書き替え手段９…検査用セル
入力手段１０…検査用セル情報生成手段１１…比較基準出方路ＶＰＩ設定手段１２…比較手段１３…出力側インターフェイス盤１４…入力側インターフェイス盤３０…パス検査制御部３６…ＣＰＵ３６ａ…データバス３６ｂ…アドレスバス３７…セル入力部３７ａ…デコーダ３７ｂ…レジスタ１３８，４０…デコーダ３９…ルーティング情報制御部３９ａ…デコーダ３９ｂ，３９ｃ…レジスタ３９ｅ…バレルシフト回路３９ｄ…カウンタ４１…セル検査部４１ａ…ラッチ回路４１ｂ，４１ｄ…データマルチプレクサ４１ｃ…比較回
路４１ｅ…デコーダ４１ｆ…レジスタ回路４１ｇ…カウンタ４１ｈ…バレルシフト回路４１ｉ…ＡＮＤ回路４２…ＶＰＩ変換テーブルアクセス部５２…ＡＴＭクロスコネクト部５３…ルーティング情報設定部５４…クロススイッチ部５５１　，・・・５５ｎ　…ＶＰＩ変換部６０…シーケ
ンサ６１…ＶＰＩ変換テーブル読み出し回路６２…状態判定
回路６３…出方路ＶＰＩ書き替え回路６４…ヘッダ部パラメータ作成回路６５…ＰＮパターン作成回路６６…ＰＮパターン初期値レジスタ６７…出方路パラメータ発生回路６８…ＯＡＭセル生成回路６９…出方路ＶＰＩ比較値書き替え回路７０…ヘッダ部
パラメータ比較データレジスタ７１…データ部パラメー
タ比較データレジスタ７２…比較基準セル生成回路

Claims

【特許請求の範囲】

【請求項１】　　複数の入方路と複数の出方路とを収容
し、入力したＡＴＭセルのＶＰＩを変換するために、各
入方路ＶＰＩと対応させる出方路ＶＰＩの情報を保持す
るＶＰＩ変換テーブル（１）と、該入力したＡＴＭセル
の入方路と出方路との接続を切り替える方路スイッチ手
段（３）とを有するクロスコネクト手段（４）と、自装
置内にパス検査手段を備えるＡＴＭクロスコネクト装置
において、前記ＶＰＩ変換テーブル（１）は、前記各入
方路ＶＰＩ毎に、該入方路に対応する該ＶＰＩ変換テー
ブル（１）の領域が現在主信号の伝送に使用されるべく
設定されているか否かを示すトラフィックフラグ（２）
を有し、前記パス検査手段は、パス検査すべき入方路Ｖ
ＰＩを設定する入方路ＶＰＩ設定手段（５）と、前記パ
ス検査すべき入方路ＶＰＩに対応して検査用に設定しよ
うとする出方路ＶＰＩを設定する出方路ＶＰＩ設定手段
（６）と、前記パス検査すべき入方路ＶＰＩに対応して
、前記ＶＰＩ変換テーブル（１）に設定されている出方
路ＶＰＩ、および、前記トラフィックフラグ（２）とを
読み出して、該トラフィックフラグ（２）が有効か否か
、および、該ＶＰＩ変換テーブル（１）から読み出した
出方路ＶＰＩが、前記検査用に設定しようとする出方路
ＶＰＩに一致するか否かを判定するテーブル領域状態判
定手段（７）と、前記トラフィックフラグ（２）が有効
でないならば、前記ＶＰＩ変換テーブル（１）の前記パ
ス検査すべき入方路ＶＰＩに対応する出方路ＶＰＩの設
定値を書き替えるテーブル出方路ＶＰＩ書き替え手段（
８）と、前記トラフィックフラグ（２）が有効であって
、且つ、前記ＶＰＩ変換テーブル（１）から読み出した
出方路ＶＰＩが、前記検査用に設定しようとする出方路
ＶＰＩに一致しないときには、該ＶＰＩ変換テーブル（
１）から読み出した出方路ＶＰＩを、出方路ＶＰＩの比
較基準値として設定し、前記トラフィックフラグ（２）
が有効でないとき、或るいは、前記ＶＰＩ変換テーブル
（１）から読み出した出方路ＶＰＩが、前記検査用に設
定しようとする出方路ＶＰＩに一致するときには、前記
ＶＰＩ変換テーブル（１）から読み出した出方路ＶＰＩ
を、前記出方路ＶＰＩの比較基準値として設定する比較
基準出方路ＶＰＩ設定手段（１１）と、検査用セルが含
む、前記パス検査すべき入方路ＶＰＩ以外の情報を発生
する検査用セル情報生成手段（１０）と、前記パス検査
すべき入方路ＶＰＩ、および、該入方路ＶＰＩ以外の前
記情報を含む検査用セルを前記クロスコネクト手段（４
）に入力する検査用セル入力手段（９）と、前記検査用
セルの入力に応じて前記クロスコネクト手段（４）から
出力されるセルの内容を、前記検査用セル情報生成手段
（１０）が生成する情報、および、前記比較基準出方路
ＶＰＩ設定手段（１１）に設定された出方路ＶＰＩの比
較基準値と比較する比較手段（１２）とを有することを
特徴とするクロスコネクト装置。
【請求項２】　　前記方路スイッチ手段（３）は、前記
入力したＡＴＭセルの入方路と出方路との接続の切り替
えを指定するルーティング情報を保持するルーティング
情報保持手段を有し、前記検査手段は、前記ルーティン
グ情報保持手段の設定内容を変更するルーティング情報
変更手段と、前記検査用セルを、前記クロスコネクト手
段（４）の前記複数の入方路の何れから入力するかを選
択する入力選択手段と、前記検査用セルの出力を、前記
クロスコネクト手段（４）の前記複数の出方路の何れか
ら取り出すかを選択する出力選択手段とを有する請求項
１記載のクロスコネクト装置。
【請求項３】　　前記ルーティング情報変更手段は、前
記複数の入方路と前記複数の出方路との対応を、所定の
タイミング毎に変更して、各入方路が全ての出方路に接
続される接続について検査されるように走査するルーテ
ィング情報走査手段を有し、前記検査手段が具備する前
記各手段は、前記所定のタイミングの各々において、前
記複数の入方路の全てに入力すべき複数の検査用セル、
および、前記複数の出方路の全てから出力される複数の
検査用セルについて前記の動作を行い、前記比較手段（
１２）は、前記ルーティング情報変更手段による変更に
対応して、比較の基準となるセルの順序を変更する請求
項２記載のクロスコネクト装置。