JP3074573B2 - Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 - Google Patents
Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置Info
- Publication number
- JP3074573B2 JP3074573B2 JP14610991A JP14610991A JP3074573B2 JP 3074573 B2 JP3074573 B2 JP 3074573B2 JP 14610991 A JP14610991 A JP 14610991A JP 14610991 A JP14610991 A JP 14610991A JP 3074573 B2 JP3074573 B2 JP 3074573B2
- Authority
- JP
- Japan
- Prior art keywords
- vpi
- route
- path
- inspection
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭネットワークの
ノードに設けられるＡＴＭクロスコネクト装置のＶＰＩ
変換機能検査のための方法および装置、並びに、自装置
内にＶＰＩ変換機能検査機能を備えるＡＴＭクロスコネ
クト装置に関する。ＡＴＭネットワークにおいては、情
報は、セル単位で、各ノードに設けられたクロスコネク
ト装置を介して伝送される。ＡＴＭセルは、バーチャル
・パスの識別番号としてノード間のリンク毎に割り当て
られたＶＰＩ(Vertual Path Identifier) を含んでお
り、各クロスコネクト装置においては、入力したＡＴＭ
セルのＶＰＩを、自装置内に備えるＶＰＩ変換テーブル
に従って変換（書き替え）し、その入方路に応じた出方
路にスイッチして別のリンクに送出する。このＶＰＩ変
換機能およびスイッチ機能の正常性を確認する必要があ
る。本発明は、特に、クロスコネクト装置内のＶＰＩ変
換テーブルの正常性の検査機能を改善したクロスコネク
ト装置に関する。
ノードに設けられるＡＴＭクロスコネクト装置のＶＰＩ
変換機能検査のための方法および装置、並びに、自装置
内にＶＰＩ変換機能検査機能を備えるＡＴＭクロスコネ
クト装置に関する。ＡＴＭネットワークにおいては、情
報は、セル単位で、各ノードに設けられたクロスコネク
ト装置を介して伝送される。ＡＴＭセルは、バーチャル
・パスの識別番号としてノード間のリンク毎に割り当て
られたＶＰＩ(Vertual Path Identifier) を含んでお
り、各クロスコネクト装置においては、入力したＡＴＭ
セルのＶＰＩを、自装置内に備えるＶＰＩ変換テーブル
に従って変換（書き替え）し、その入方路に応じた出方
路にスイッチして別のリンクに送出する。このＶＰＩ変
換機能およびスイッチ機能の正常性を確認する必要があ
る。本発明は、特に、クロスコネクト装置内のＶＰＩ変
換テーブルの正常性の検査機能を改善したクロスコネク
ト装置に関する。
【０００２】
【従来の技術】クロスコネクト装置の正常性の検査は、
装置内パス監視用のＯＡＭセルフォーマットをクロスコ
ネクト装置に入力して、出力されるＯＡＭセルをチェッ
クすることにより行われる。図１１は、装置内パス監視
用のＯＡＭセルフォーマットの１例を示すものである。
図１１のＯＡＭセルは、６バイトのヘッダ部と４８バイ
トの情報フィールドからなる。ヘッダ部の先頭の２バイ
トは、装置内で付加されるもので、残りの５２バイト
は、伝送路上を伝送されるＡＴＭセルのフォーマットか
らＨＥＣのバイトを除いたものに対応する。図１１のフ
ォーマットにおいて、ＯＡＭは、このセルがＯＡＭセル
であることを示す２ビットの識別子、Ｐ１は２ビットの
６００Ｍ ＤＭＵＸ出力ポート識別領域、Ｐ２は２ビッ
トの２．４ＧＤＭＵＸ出力ポート識別領域、Ｐ３は２．
４Ｇ ＳＷ出力ポート識別領域、その他は、上記のＡＴ
Ｍセルフォーマット内のＣＣＩＴＴ勧告に従う公知の各
領域である。ここで、この例において検査対象となるク
ロスコネクト装置は、複数の入方路と複数の出方路との
接続を切り替えるスイッチの容量が２．４Ｇｂｐｓであ
り、入出力インターフェイスと、このスイッチとの間に
容量６００Ｍｂｐｓおよび２．４Ｇｂｐｓの多重分離装
置が挿入されているものとしている。上記のスイッチに
おいては、上記のＰ３の情報に基づいて複数の入方路と
複数の出方路との接続を切り替え、上記の容量６００Ｍ
ｂｐｓおよび２．４Ｇｂｐｓの多重分離装置において
は、それぞれ、上記のＰ１およびＰ２の情報に基づい
て、入力したセルを出力する（該多重分離装置の）出力
ポートを決定する。
装置内パス監視用のＯＡＭセルフォーマットをクロスコ
ネクト装置に入力して、出力されるＯＡＭセルをチェッ
クすることにより行われる。図１１は、装置内パス監視
用のＯＡＭセルフォーマットの１例を示すものである。
図１１のＯＡＭセルは、６バイトのヘッダ部と４８バイ
トの情報フィールドからなる。ヘッダ部の先頭の２バイ
トは、装置内で付加されるもので、残りの５２バイト
は、伝送路上を伝送されるＡＴＭセルのフォーマットか
らＨＥＣのバイトを除いたものに対応する。図１１のフ
ォーマットにおいて、ＯＡＭは、このセルがＯＡＭセル
であることを示す２ビットの識別子、Ｐ１は２ビットの
６００Ｍ ＤＭＵＸ出力ポート識別領域、Ｐ２は２ビッ
トの２．４ＧＤＭＵＸ出力ポート識別領域、Ｐ３は２．
４Ｇ ＳＷ出力ポート識別領域、その他は、上記のＡＴ
Ｍセルフォーマット内のＣＣＩＴＴ勧告に従う公知の各
領域である。ここで、この例において検査対象となるク
ロスコネクト装置は、複数の入方路と複数の出方路との
接続を切り替えるスイッチの容量が２．４Ｇｂｐｓであ
り、入出力インターフェイスと、このスイッチとの間に
容量６００Ｍｂｐｓおよび２．４Ｇｂｐｓの多重分離装
置が挿入されているものとしている。上記のスイッチに
おいては、上記のＰ３の情報に基づいて複数の入方路と
複数の出方路との接続を切り替え、上記の容量６００Ｍ
ｂｐｓおよび２．４Ｇｂｐｓの多重分離装置において
は、それぞれ、上記のＰ１およびＰ２の情報に基づい
て、入力したセルを出力する（該多重分離装置の）出力
ポートを決定する。
【０００３】図１２は、装置内パス監視用のＯＡＭセル
フォーマットをクロスコネクト装置に入力することによ
る、クロスコネクト装置の正常性の検査の手順の概略を
示すものである。発生点側においては、シーケンサＡが
与えるタイミングに従って上記の図１１のようなフォー
マットのＯＡＭセルを発生してクロスコネクト装置に入
力する。クロスコネクト装置においては、上記のＯＡＭ
セル入力の前に、シーケンサＢの与えるタイミングに従
ってクロスコネクト装置内のＶＰＩ変換テーブルの内容
の書き替え、および、（クロスコネクト装置のどの入力
端子からの入力をどの出力端子から出力するかを示す）
ルーティング情報の設定の書き替えを行っておく。クロ
スコネクト装置は、上記のＯＡＭセルを入力すると、上
記の書き替えられたＶＰＩ変換テーブルの内容およびル
ーティング情報に従って、図１１のフォーマットのう
ち、ＶＰＩの領域の内容を書き替え、上記のルーティン
グ情報に従った出力端子より出力する。検出点側におい
ては、上記の出力されたＯＡＭセルの内容が、上記のク
ロスコネクト装置が正常に動作したときに出力される筈
のＯＡＭセルの内容と一致するか否かを判定することに
より、クロスコネクト装置の正常性を検査する。
フォーマットをクロスコネクト装置に入力することによ
る、クロスコネクト装置の正常性の検査の手順の概略を
示すものである。発生点側においては、シーケンサＡが
与えるタイミングに従って上記の図１１のようなフォー
マットのＯＡＭセルを発生してクロスコネクト装置に入
力する。クロスコネクト装置においては、上記のＯＡＭ
セル入力の前に、シーケンサＢの与えるタイミングに従
ってクロスコネクト装置内のＶＰＩ変換テーブルの内容
の書き替え、および、（クロスコネクト装置のどの入力
端子からの入力をどの出力端子から出力するかを示す）
ルーティング情報の設定の書き替えを行っておく。クロ
スコネクト装置は、上記のＯＡＭセルを入力すると、上
記の書き替えられたＶＰＩ変換テーブルの内容およびル
ーティング情報に従って、図１１のフォーマットのう
ち、ＶＰＩの領域の内容を書き替え、上記のルーティン
グ情報に従った出力端子より出力する。検出点側におい
ては、上記の出力されたＯＡＭセルの内容が、上記のク
ロスコネクト装置が正常に動作したときに出力される筈
のＯＡＭセルの内容と一致するか否かを判定することに
より、クロスコネクト装置の正常性を検査する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来、
クロスコネクト装置のＶＰＩ変換テーブルの正常性の検
査に関しては、図１３に示されているように、現用信号
のＡＴＭセルのＶＰＩ変換に使用する主信号設定領域
と、このＶＰＩ変換テーブル（例えば、ＲＡＭ等からな
る）の正常性の確認のために使用されるパス監視用テー
ブル領域とに予め分けておき、ＶＰＩ変換テーブルの正
常性の検査は、このパス監視用テーブル領域のみについ
て行うことが考えられていた。そのため、実際に現用信
号のＡＴＭセルのＶＰＩ変換に使用する主信号設定領域
の正常性については検査することが出来ないという問題
がある。
クロスコネクト装置のＶＰＩ変換テーブルの正常性の検
査に関しては、図１３に示されているように、現用信号
のＡＴＭセルのＶＰＩ変換に使用する主信号設定領域
と、このＶＰＩ変換テーブル（例えば、ＲＡＭ等からな
る）の正常性の確認のために使用されるパス監視用テー
ブル領域とに予め分けておき、ＶＰＩ変換テーブルの正
常性の検査は、このパス監視用テーブル領域のみについ
て行うことが考えられていた。そのため、実際に現用信
号のＡＴＭセルのＶＰＩ変換に使用する主信号設定領域
の正常性については検査することが出来ないという問題
がある。
【０００５】そこで、本発明は、ＶＰＩ変換テーブルに
おいて、実際に現用信号のＡＴＭセルのＶＰＩ変換に使
用する主信号設定領域の正常性についても検査すること
が出来るようにするＶＰＩ変換機能検査のための方法お
よび装置、更に、この装置を具備することにより正常性
検査機能を有するクロスコネクト装置を提供することを
目的とする。
おいて、実際に現用信号のＡＴＭセルのＶＰＩ変換に使
用する主信号設定領域の正常性についても検査すること
が出来るようにするＶＰＩ変換機能検査のための方法お
よび装置、更に、この装置を具備することにより正常性
検査機能を有するクロスコネクト装置を提供することを
目的とする。
【０００６】
【課題を解決するための手段】図１は、本発明の基本構
成を示すものである。図１において、１はＶＰＩ変換テ
ーブル、２はトラフィックフラグ、３は方路スイッチ手
段、４はクロスコネクト手段、５は入方路ＶＰＩ設定手
段、６は出方路ＶＰＩ設定手段、７はテーブル領域状態
判定手段、８はテーブル出方路ＶＰＩ書き替え手段、９
は検査用セル入力手段、１０は検査用セル情報生成手
段、１１は比較基準出方路ＶＰＩ設定手段、そして、１
２は比較手段である。
成を示すものである。図１において、１はＶＰＩ変換テ
ーブル、２はトラフィックフラグ、３は方路スイッチ手
段、４はクロスコネクト手段、５は入方路ＶＰＩ設定手
段、６は出方路ＶＰＩ設定手段、７はテーブル領域状態
判定手段、８はテーブル出方路ＶＰＩ書き替え手段、９
は検査用セル入力手段、１０は検査用セル情報生成手
段、１１は比較基準出方路ＶＰＩ設定手段、そして、１
２は比較手段である。
【０００７】図１の構成は、複数の入方路と複数の出方
路とを収容し、自装置内にパス検査手段を備え、（ＡＴ
Ｍ）クロスコネクト手段４を含むクロスコネクト装置を
示すものであって、ＶＰＩ変換テーブル１は、入力した
ＡＴＭセルのＶＰＩを変換するために、各入方路ＶＰＩ
と対応させる出方路ＶＰＩの情報を保持し、方路スイッ
チ手段３は、該入力したＡＴＭセルの入方路と出方路と
の接続を切り替える。クロスコネクト手段４は、これら
ＶＰＩ変換テーブル１および方路スイッチ手段３を含
み、以下に示す検査手段による検査の対象となる部分で
ある。
路とを収容し、自装置内にパス検査手段を備え、（ＡＴ
Ｍ）クロスコネクト手段４を含むクロスコネクト装置を
示すものであって、ＶＰＩ変換テーブル１は、入力した
ＡＴＭセルのＶＰＩを変換するために、各入方路ＶＰＩ
と対応させる出方路ＶＰＩの情報を保持し、方路スイッ
チ手段３は、該入力したＡＴＭセルの入方路と出方路と
の接続を切り替える。クロスコネクト手段４は、これら
ＶＰＩ変換テーブル１および方路スイッチ手段３を含
み、以下に示す検査手段による検査の対象となる部分で
ある。
【０００８】本発明によって、前記ＶＰＩ変換テーブル
１は、前記各入方路ＶＰＩ毎に、該入方路に対応する該
ＶＰＩ変換テーブル１の領域が現在主信号の伝送に使用
されるべく設定されているか否かを示すトラフィックフ
ラグ２を有し、前記パス検査手段は、入方路ＶＰＩ設定
手段５、出方路ＶＰＩ設定手段６、テーブル領域状態判
定手段７、テーブル出方路ＶＰＩ書き替え手段８、比較
基準出方路ＶＰＩ設定手段１１、検査用セル情報生成手
段１０、および、比較手段１２を有してなり、上記の入
方路ＶＰＩ設定手段５は、パス検査すべき入方路ＶＰＩ
を設定し、上記の出方路ＶＰＩ設定手段６は、前記パス
検査すべき入方路ＶＰＩに対応して検査用に設定しよう
とする出方路ＶＰＩを設定し、上記のテーブル領域状態
判定手段７は、前記パス検査すべき入方路ＶＰＩに対応
して、前記ＶＰＩ変換テーブル１に設定されている出方
路ＶＰＩ、および、前記トラフィックフラグ２を読み出
して、該トラフィックフラグ２が有効か否か、および、
該ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩ
が、前記検査用に設定しようとする出方路ＶＰＩに一致
するか否かを判定し、上記のテーブル出方路ＶＰＩ書き
替え手段８は、前記トラフィックフラグ２が有効でない
ならば、前記ＶＰＩ変換テーブル１の前記パス検査すべ
き入方路ＶＰＩに対応する出方路ＶＰＩの設定値を書き
替え、上記の比較基準出方路ＶＰＩ設定手段１１は、前
記トラフィックフラグ２が有効であって、且つ、前記Ｖ
ＰＩ変換テーブル１から読み出した出方路ＶＰＩが、前
記検査用に設定しようとする出方路ＶＰＩに一致しない
ときには、該ＶＰＩ変換テーブル１から読み出した出方
路ＶＰＩを、出方路ＶＰＩの比較基準値として設定し、
前記トラフィックフラグ２が有効でないとき、或るい
は、前記ＶＰＩ変換テーブル１から読み出した出方路Ｖ
ＰＩが、前記検査用に設定しようとする出方路ＶＰＩに
一致するときには、前記出方路ＶＰＩ設定手段６によっ
て設定された出方路ＶＰＩを、前記出方路ＶＰＩの比較
基準値として設定し、上記の検査用セル情報生成手段１
０は、検査用セルが含む、前記パス検査すべき入方路Ｖ
ＰＩ以外の情報を発生し、上記の検査用セル入力手段９
は、前記パス検査すべき入方路ＶＰＩ、および、該入方
路ＶＰＩ以外の前記情報を含む検査用セルを前記クロス
コネクト手段４に入力し、上記の比較手段１２は、前記
検査用セルの入力に応じて前記クロスコネクト手段４か
ら出力されるセルの内容を、前記検査用セル情報生成手
段１０が生成する情報、および、前記比較基準出方路Ｖ
ＰＩ設定手段１１に設定された出方路ＶＰＩの比較基準
値と比較する。
１は、前記各入方路ＶＰＩ毎に、該入方路に対応する該
ＶＰＩ変換テーブル１の領域が現在主信号の伝送に使用
されるべく設定されているか否かを示すトラフィックフ
ラグ２を有し、前記パス検査手段は、入方路ＶＰＩ設定
手段５、出方路ＶＰＩ設定手段６、テーブル領域状態判
定手段７、テーブル出方路ＶＰＩ書き替え手段８、比較
基準出方路ＶＰＩ設定手段１１、検査用セル情報生成手
段１０、および、比較手段１２を有してなり、上記の入
方路ＶＰＩ設定手段５は、パス検査すべき入方路ＶＰＩ
を設定し、上記の出方路ＶＰＩ設定手段６は、前記パス
検査すべき入方路ＶＰＩに対応して検査用に設定しよう
とする出方路ＶＰＩを設定し、上記のテーブル領域状態
判定手段７は、前記パス検査すべき入方路ＶＰＩに対応
して、前記ＶＰＩ変換テーブル１に設定されている出方
路ＶＰＩ、および、前記トラフィックフラグ２を読み出
して、該トラフィックフラグ２が有効か否か、および、
該ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩ
が、前記検査用に設定しようとする出方路ＶＰＩに一致
するか否かを判定し、上記のテーブル出方路ＶＰＩ書き
替え手段８は、前記トラフィックフラグ２が有効でない
ならば、前記ＶＰＩ変換テーブル１の前記パス検査すべ
き入方路ＶＰＩに対応する出方路ＶＰＩの設定値を書き
替え、上記の比較基準出方路ＶＰＩ設定手段１１は、前
記トラフィックフラグ２が有効であって、且つ、前記Ｖ
ＰＩ変換テーブル１から読み出した出方路ＶＰＩが、前
記検査用に設定しようとする出方路ＶＰＩに一致しない
ときには、該ＶＰＩ変換テーブル１から読み出した出方
路ＶＰＩを、出方路ＶＰＩの比較基準値として設定し、
前記トラフィックフラグ２が有効でないとき、或るい
は、前記ＶＰＩ変換テーブル１から読み出した出方路Ｖ
ＰＩが、前記検査用に設定しようとする出方路ＶＰＩに
一致するときには、前記出方路ＶＰＩ設定手段６によっ
て設定された出方路ＶＰＩを、前記出方路ＶＰＩの比較
基準値として設定し、上記の検査用セル情報生成手段１
０は、検査用セルが含む、前記パス検査すべき入方路Ｖ
ＰＩ以外の情報を発生し、上記の検査用セル入力手段９
は、前記パス検査すべき入方路ＶＰＩ、および、該入方
路ＶＰＩ以外の前記情報を含む検査用セルを前記クロス
コネクト手段４に入力し、上記の比較手段１２は、前記
検査用セルの入力に応じて前記クロスコネクト手段４か
ら出力されるセルの内容を、前記検査用セル情報生成手
段１０が生成する情報、および、前記比較基準出方路Ｖ
ＰＩ設定手段１１に設定された出方路ＶＰＩの比較基準
値と比較する。
【０００９】更に、上記の方路スイッチ手段３が、前記
入力したＡＴＭセルの入方路と出方路との接続の切り替
えを指定するルーティング情報を保持するルーティング
情報保持手段を有し、上記の検査手段が、前記ルーティ
ング情報保持手段の設定内容を変更するルーティング情
報変更手段と、前記検査用セルを、前記クロスコネクト
手段４の前記複数の入方路の何れから入力するかを選択
する入力選択手段と、前記検査用セルの出力を、前記ク
ロスコネクト手段４の前記複数の出方路の何れから取り
出すかを選択する出力選択手段とを有するようにするこ
とができる。
入力したＡＴＭセルの入方路と出方路との接続の切り替
えを指定するルーティング情報を保持するルーティング
情報保持手段を有し、上記の検査手段が、前記ルーティ
ング情報保持手段の設定内容を変更するルーティング情
報変更手段と、前記検査用セルを、前記クロスコネクト
手段４の前記複数の入方路の何れから入力するかを選択
する入力選択手段と、前記検査用セルの出力を、前記ク
ロスコネクト手段４の前記複数の出方路の何れから取り
出すかを選択する出力選択手段とを有するようにするこ
とができる。
【００１０】或いは、前記ルーティング情報変更手段
が、前記複数の入方路と前記複数の出方路との対応を、
所定のタイミング毎に変更して、各入方路が全ての出方
路に接続される接続について検査されるように走査する
ルーティング情報走査手段を有し、前記検査手段が具備
する前記各手段が、前記所定のタイミングの各々におい
て、前記複数の入方路の全てに入力すべき複数の検査用
セル、および、前記複数の出方路の全てから出力される
複数の検査用セルについて前記の動作を行い、前記比較
手段１２は、前記ルーティング情報変更手段による変更
に対応して、比較の基準となるセルの順序を変更するよ
うにすることができる。
が、前記複数の入方路と前記複数の出方路との対応を、
所定のタイミング毎に変更して、各入方路が全ての出方
路に接続される接続について検査されるように走査する
ルーティング情報走査手段を有し、前記検査手段が具備
する前記各手段が、前記所定のタイミングの各々におい
て、前記複数の入方路の全てに入力すべき複数の検査用
セル、および、前記複数の出方路の全てから出力される
複数の検査用セルについて前記の動作を行い、前記比較
手段１２は、前記ルーティング情報変更手段による変更
に対応して、比較の基準となるセルの順序を変更するよ
うにすることができる。
【００１１】
【作用】本発明によれば、前記ＶＰＩ変換テーブル１
は、前記各入方路ＶＰＩ毎に、該入方路に対応する該Ｖ
ＰＩ変換テーブル１の領域が現在主信号の伝送に使用さ
れるべく設定されているか否かを示すトラフィックフラ
グ２を有し、上記のテーブル領域状態判定手段７によっ
て、前記パス検査すべき入方路ＶＰＩに対応して、前記
ＶＰＩ変換テーブル１に設定されている出方路ＶＰＩ、
および、前記トラフィックフラグ２とを読み出して、該
トラフィックフラグ２が有効か否か、および、該ＶＰＩ
変換テーブル１から読み出した出方路ＶＰＩが、前記検
査用に設定しようとする出方路ＶＰＩに一致するか否か
が判定され、上記のテーブル出方路ＶＰＩ書き替え手段
８は、前記トラフィックフラグ２が有効でないならば、
前記ＶＰＩ変換テーブル１の前記パス検査すべき入方路
ＶＰＩに対応する出方路ＶＰＩの設定値を書き替え、上
記の比較基準出方路ＶＰＩ設定手段１１は、前記トラフ
ィックフラグ２が有効であって、且つ、前記ＶＰＩ変換
テーブル１から読み出した出方路ＶＰＩが、前記検査用
に設定しようとする出方路ＶＰＩに一致しないときに
は、該ＶＰＩ変換テーブル１から読み出した出方路ＶＰ
Ｉを、出方路ＶＰＩの比較基準値として設定し、前記ト
ラフィックフラグ２が有効でないとき、或るいは、前記
ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩが、
前記検査用に設定しようとする出方路ＶＰＩに一致する
ときには、前記出方路ＶＰＩ設定手段６によって設定さ
れた出方路ＶＰＩを、前記出方路ＶＰＩの比較基準値と
して設定するので、ＶＰＩ変換テーブル１の全ての領域
について検査することができ、また、ＶＰＩ変換テーブ
ル１内の現用信号のために設定されている出方路ＶＰＩ
の値を変更しない範囲で、出方路ＶＰＩの値についても
自由に変更して検査することができる。
は、前記各入方路ＶＰＩ毎に、該入方路に対応する該Ｖ
ＰＩ変換テーブル１の領域が現在主信号の伝送に使用さ
れるべく設定されているか否かを示すトラフィックフラ
グ２を有し、上記のテーブル領域状態判定手段７によっ
て、前記パス検査すべき入方路ＶＰＩに対応して、前記
ＶＰＩ変換テーブル１に設定されている出方路ＶＰＩ、
および、前記トラフィックフラグ２とを読み出して、該
トラフィックフラグ２が有効か否か、および、該ＶＰＩ
変換テーブル１から読み出した出方路ＶＰＩが、前記検
査用に設定しようとする出方路ＶＰＩに一致するか否か
が判定され、上記のテーブル出方路ＶＰＩ書き替え手段
８は、前記トラフィックフラグ２が有効でないならば、
前記ＶＰＩ変換テーブル１の前記パス検査すべき入方路
ＶＰＩに対応する出方路ＶＰＩの設定値を書き替え、上
記の比較基準出方路ＶＰＩ設定手段１１は、前記トラフ
ィックフラグ２が有効であって、且つ、前記ＶＰＩ変換
テーブル１から読み出した出方路ＶＰＩが、前記検査用
に設定しようとする出方路ＶＰＩに一致しないときに
は、該ＶＰＩ変換テーブル１から読み出した出方路ＶＰ
Ｉを、出方路ＶＰＩの比較基準値として設定し、前記ト
ラフィックフラグ２が有効でないとき、或るいは、前記
ＶＰＩ変換テーブル１から読み出した出方路ＶＰＩが、
前記検査用に設定しようとする出方路ＶＰＩに一致する
ときには、前記出方路ＶＰＩ設定手段６によって設定さ
れた出方路ＶＰＩを、前記出方路ＶＰＩの比較基準値と
して設定するので、ＶＰＩ変換テーブル１の全ての領域
について検査することができ、また、ＶＰＩ変換テーブ
ル１内の現用信号のために設定されている出方路ＶＰＩ
の値を変更しない範囲で、出方路ＶＰＩの値についても
自由に変更して検査することができる。
【００１２】
【実施例】図２は本発明のクロスコネクト装置の実施例
の全体構成を示すものである。図２において、１４はイ
ンターフェイス盤の入力側の構成、１３はインターフェ
イス盤の出力側の構成、３０はパス検査制御部、５２は
ＡＴＭクロスコネクト部である。
の全体構成を示すものである。図２において、１４はイ
ンターフェイス盤の入力側の構成、１３はインターフェ
イス盤の出力側の構成、３０はパス検査制御部、５２は
ＡＴＭクロスコネクト部である。
【００１３】インターフェイス盤１４および１３は、そ
れぞれ、複数の入力ポートおよび出力ポートを有し、各
ポートはパス検査制御部３０からの制御によって、伝送
路側ａまたはパス検査制御部３０側ｂの何れかに接続さ
れるような切り替えスイッチを有する。ＡＴＭクロスコ
ネクト部５２は、各入力ポートから入力されたＡＴＭセ
ルのＶＰＩを変換するＶＰＩ変換部５５1 ，・・・５５
n 、どの入力ポートから入力されたＡＴＭセルをどの出
力ポートから出力するかに関する情報を設定するルーテ
ィング情報設定部５３、および、上記のルーティング情
報設定部５３に設定された情報に基づいて入力されたＡ
ＴＭセルのルーティングを行うクロススイッチ部５４を
有する。ＶＰＩ変換部５５1 ，・・・５５n はＶＰＩ変
換テーブルを含む。また、本発明に従い、各ＶＰＩ変換
テーブルは、個々の領域が現在、主信号伝送に使用中か
否かを示すトラフィックフラグを有している。
れぞれ、複数の入力ポートおよび出力ポートを有し、各
ポートはパス検査制御部３０からの制御によって、伝送
路側ａまたはパス検査制御部３０側ｂの何れかに接続さ
れるような切り替えスイッチを有する。ＡＴＭクロスコ
ネクト部５２は、各入力ポートから入力されたＡＴＭセ
ルのＶＰＩを変換するＶＰＩ変換部５５1 ，・・・５５
n 、どの入力ポートから入力されたＡＴＭセルをどの出
力ポートから出力するかに関する情報を設定するルーテ
ィング情報設定部５３、および、上記のルーティング情
報設定部５３に設定された情報に基づいて入力されたＡ
ＴＭセルのルーティングを行うクロススイッチ部５４を
有する。ＶＰＩ変換部５５1 ，・・・５５n はＶＰＩ変
換テーブルを含む。また、本発明に従い、各ＶＰＩ変換
テーブルは、個々の領域が現在、主信号伝送に使用中か
否かを示すトラフィックフラグを有している。
【００１４】パス検査制御部３０は、パス検査全体の制
御を行うＣＰＵ３６、図４を参照して後により詳細に説
明するように、パス検査に必要な種々のパラメータを発
生するパラメータ発生部４３、該種々のパラメータに基
づいて、パス検査用の複数のＯＡＭセルを発生して上記
の入力側インターフェイス１４に印加するセル入力部３
７、上記の種々のパラメータに基づいて、クロスコネク
ト部のＶＰＩ変換部５５1 ，・・・５５n 内のＶＰＩ変
換テーブルにアクセスするＶＰＩ変換テーブルアクセス
部４２、前記ＡＴＭクロスコネクト部５２内のルーティ
ング情報設定部５３に設定された情報を書き替えるルー
ティング情報制御部３９、入力側および出力側インター
フェイス１４，１３それぞれにおける前記切り替えスイ
ッチを制御するデコーダ１３８，４０、そして、前記セ
ル入力部３７から入力してＡＴＭクロスコネクト部５２
を通過した後の複数のＯＡＭセルを、クロスコネクト部
５２に異常が無いときに出力されることが予想される複
数のＯＡＭセル（比較基準値）と比較することによりク
ロスコネクト部５２の正常性を確認するセル検査部４１
を有する。ここで、これらの比較基準値は、前記パラメ
ータ発生部４３にて発生したパラメータに基づいて定め
られる。
御を行うＣＰＵ３６、図４を参照して後により詳細に説
明するように、パス検査に必要な種々のパラメータを発
生するパラメータ発生部４３、該種々のパラメータに基
づいて、パス検査用の複数のＯＡＭセルを発生して上記
の入力側インターフェイス１４に印加するセル入力部３
７、上記の種々のパラメータに基づいて、クロスコネク
ト部のＶＰＩ変換部５５1 ，・・・５５n 内のＶＰＩ変
換テーブルにアクセスするＶＰＩ変換テーブルアクセス
部４２、前記ＡＴＭクロスコネクト部５２内のルーティ
ング情報設定部５３に設定された情報を書き替えるルー
ティング情報制御部３９、入力側および出力側インター
フェイス１４，１３それぞれにおける前記切り替えスイ
ッチを制御するデコーダ１３８，４０、そして、前記セ
ル入力部３７から入力してＡＴＭクロスコネクト部５２
を通過した後の複数のＯＡＭセルを、クロスコネクト部
５２に異常が無いときに出力されることが予想される複
数のＯＡＭセル（比較基準値）と比較することによりク
ロスコネクト部５２の正常性を確認するセル検査部４１
を有する。ここで、これらの比較基準値は、前記パラメ
ータ発生部４３にて発生したパラメータに基づいて定め
られる。
【００１５】図３は、図２のクロスコネクト装置におい
て、主信号の伝送の間に、上記のパス検査を行うタイミ
ングの１例を示すもので、この「パス監視」の時間に
は、図２のパス検査制御部３０のデコーダ１３８および
４０の制御によって、入力側および出力側インターフェ
イス１４および１３のスイッチをパス検査制御部３０側
に切り替えてパス検査を行うものである。
て、主信号の伝送の間に、上記のパス検査を行うタイミ
ングの１例を示すもので、この「パス監視」の時間に
は、図２のパス検査制御部３０のデコーダ１３８および
４０の制御によって、入力側および出力側インターフェ
イス１４および１３のスイッチをパス検査制御部３０側
に切り替えてパス検査を行うものである。
【００１６】図４は、図２の構成におけるパラメータ発
生部４３の詳細構成例を示すものである。図４におい
て、６０はシーケンサ、６１はＶＰＩ変換テーブル読み
出し回路、６２は状態判定回路、６３は出方路ＶＰＩ書
き替え回路、６４はヘッダ部パラメータ作成回路、６５
はＰＮパターン作成回路、６６はＰＮパターン初期値レ
ジスタ、６７は出方路パラメータ発生回路、６８はＯＡ
Ｍセル生成回路、６９は出方路ＶＰＩ比較値書き替え回
路、７０はヘッダ部パラメータ比較データレジスタ、７
１はデータ部パラメータ比較データレジスタ、そして、
７２は比較基準セル生成回路である。
生部４３の詳細構成例を示すものである。図４におい
て、６０はシーケンサ、６１はＶＰＩ変換テーブル読み
出し回路、６２は状態判定回路、６３は出方路ＶＰＩ書
き替え回路、６４はヘッダ部パラメータ作成回路、６５
はＰＮパターン作成回路、６６はＰＮパターン初期値レ
ジスタ、６７は出方路パラメータ発生回路、６８はＯＡ
Ｍセル生成回路、６９は出方路ＶＰＩ比較値書き替え回
路、７０はヘッダ部パラメータ比較データレジスタ、７
１はデータ部パラメータ比較データレジスタ、そして、
７２は比較基準セル生成回路である。
【００１７】シーケンサ６０は、後述（図６）するよう
に、図２のクロスコネクト部５２におけるルーティング
設定が更新される毎に、ＣＰＵ３６によって起動され、
システムクロックに同期して、ヘッダ部パラメータ作成
回路６４、および、ＰＮパターン作成回路６５を更新さ
せる信号を出力する。ヘッダ部パラメータ作成回路６４
は、例えば、先に図１１を参照して説明したようなＯＡ
Ｍセルのヘッダ部分のデータを発生するが、特に、その
中で、ＶＰＩについては、ＶＰＩ変換テーブルの全ての
入方路ＶＰＩにわたる値、例えば、０〜４０９５の何れ
かの値を出力する。
に、図２のクロスコネクト部５２におけるルーティング
設定が更新される毎に、ＣＰＵ３６によって起動され、
システムクロックに同期して、ヘッダ部パラメータ作成
回路６４、および、ＰＮパターン作成回路６５を更新さ
せる信号を出力する。ヘッダ部パラメータ作成回路６４
は、例えば、先に図１１を参照して説明したようなＯＡ
Ｍセルのヘッダ部分のデータを発生するが、特に、その
中で、ＶＰＩについては、ＶＰＩ変換テーブルの全ての
入方路ＶＰＩにわたる値、例えば、０〜４０９５の何れ
かの値を出力する。
【００１８】ＰＮパターン作成回路６５は、先に図１１
を参照して説明したようなＯＡＭセルの情報フィールド
部分のデータを作成するためにＰＮパターンを発生し、
上記のシーケンサ６０からの上記の更新させる信号を受
ける毎に、この値を更新する。ＰＮパターン初期値レジ
スタ６６にはパス検査動作開始時にＣＰＵ３６から上記
のＰＮパターンの発生のための初期値が設定される。
を参照して説明したようなＯＡＭセルの情報フィールド
部分のデータを作成するためにＰＮパターンを発生し、
上記のシーケンサ６０からの上記の更新させる信号を受
ける毎に、この値を更新する。ＰＮパターン初期値レジ
スタ６６にはパス検査動作開始時にＣＰＵ３６から上記
のＰＮパターンの発生のための初期値が設定される。
【００１９】上記のヘッダ部パラメータ作成回路６４お
よびＰＮパターン作成回路６５にて作成されたヘッダ部
および情報フィールド部分のデータは、ＯＡＭセル生成
回路６８に供給されて、ここで、パス検査のためにクロ
スコネクト部５２のｍ個の入力ポートに入力すべき個々
のＯＡＭセルＨＰ（ｉ）（ここで、ｉ＝１〜ｍ、ｍはク
ロスコネクト部５２の入力ポートの数に対応する）が生
成される。また、これらのヘッダ部および情報フィール
ド部分のデータは、クロスコネクト部５２を通過した後
のＯＡＭセルとの比較のための基準値として、ヘッダ部
パラメータ比較データレジスタ７０、および、データ部
パラメータ比較データレジスタ７１に、それぞれ、書き
込まれ、更に、比較基準セル生成回路７２にて比較基準
セルが生成される。但し、後述するように、ヘッダ部パ
ラメータ比較データレジスタ７０の内容は、本発明に従
い、出方路ＶＰＩ比較値書き替え回路６９によって書き
替えられることがある。
よびＰＮパターン作成回路６５にて作成されたヘッダ部
および情報フィールド部分のデータは、ＯＡＭセル生成
回路６８に供給されて、ここで、パス検査のためにクロ
スコネクト部５２のｍ個の入力ポートに入力すべき個々
のＯＡＭセルＨＰ（ｉ）（ここで、ｉ＝１〜ｍ、ｍはク
ロスコネクト部５２の入力ポートの数に対応する）が生
成される。また、これらのヘッダ部および情報フィール
ド部分のデータは、クロスコネクト部５２を通過した後
のＯＡＭセルとの比較のための基準値として、ヘッダ部
パラメータ比較データレジスタ７０、および、データ部
パラメータ比較データレジスタ７１に、それぞれ、書き
込まれ、更に、比較基準セル生成回路７２にて比較基準
セルが生成される。但し、後述するように、ヘッダ部パ
ラメータ比較データレジスタ７０の内容は、本発明に従
い、出方路ＶＰＩ比較値書き替え回路６９によって書き
替えられることがある。
【００２０】上記のヘッダ部パラメータ作成回路６４に
おいて発生される入方路ＶＰＩの値は、ＶＰＩ変換テー
ブル読み出し回路６１にも供給され、ここで、ＶＰＩ変
換テーブル読み出し回路６１は、上記の入方路ＶＰＩの
値に対応してクロスコネクト部５２内のＶＰＩ変換テー
ブルに設定されているトラフィックフラグを読み出す。
このトラフィックフラグは状態判定回路６２に供給さ
れ、状態判定回路６２において、トラフィックフラグが
有効でない（対応する入方路ＶＰＩの領域が使用されて
いない）と判定されると、出方路ＶＰＩ書き替え回路６
３を起動する。尚、状態判定回路６２の制御による上記
の動作の手順は図５に示されており、上記の読み出しは
ステップ８２、トラフィックフラグの有効か否かの判定
はステップ８３に対応する。
おいて発生される入方路ＶＰＩの値は、ＶＰＩ変換テー
ブル読み出し回路６１にも供給され、ここで、ＶＰＩ変
換テーブル読み出し回路６１は、上記の入方路ＶＰＩの
値に対応してクロスコネクト部５２内のＶＰＩ変換テー
ブルに設定されているトラフィックフラグを読み出す。
このトラフィックフラグは状態判定回路６２に供給さ
れ、状態判定回路６２において、トラフィックフラグが
有効でない（対応する入方路ＶＰＩの領域が使用されて
いない）と判定されると、出方路ＶＰＩ書き替え回路６
３を起動する。尚、状態判定回路６２の制御による上記
の動作の手順は図５に示されており、上記の読み出しは
ステップ８２、トラフィックフラグの有効か否かの判定
はステップ８３に対応する。
【００２１】ここで、出方路パラメータ発生回路６７
は、上記のヘッダパラメータ作成回路６４から該回路６
４にて発生した入方路ＶＰＩ値を供給され、これに対応
するパス検査用の出方路ＶＰＩ値Ｃ（ｉ）（パス検査時
にＶＰＩ変換テーブルにて上記の入方路ＶＰＩから変換
されるべきＶＰＩの値、ここで、ｉ（ｉ＝１〜ｍ）は上
記のＯＡＭセルＨＰ（ｉ）のｉに対応する）を発生す
る。そして、出方路ＶＰＩ書き替え回路６３は、上記の
トラフィックフラグが有効でないとの判定による状態判
定回路６２からの起動に応じて、クロスコネクト部５２
のＶＰＩ変換テーブルの、上記の入方路ＶＰＩに対応す
る出方路ＶＰＩの値を、上記の出方路パラメータ発生回
路６７が発生する出方路ＶＰＩに書き替える（図５、ス
テップ８４）。そして、図５のステップ８８に進んで、
上記のＯＡＭセル生成回路６８の出力は、後述する図７
のセル入力部３７のレジスタ３７ｂに入力される。
は、上記のヘッダパラメータ作成回路６４から該回路６
４にて発生した入方路ＶＰＩ値を供給され、これに対応
するパス検査用の出方路ＶＰＩ値Ｃ（ｉ）（パス検査時
にＶＰＩ変換テーブルにて上記の入方路ＶＰＩから変換
されるべきＶＰＩの値、ここで、ｉ（ｉ＝１〜ｍ）は上
記のＯＡＭセルＨＰ（ｉ）のｉに対応する）を発生す
る。そして、出方路ＶＰＩ書き替え回路６３は、上記の
トラフィックフラグが有効でないとの判定による状態判
定回路６２からの起動に応じて、クロスコネクト部５２
のＶＰＩ変換テーブルの、上記の入方路ＶＰＩに対応す
る出方路ＶＰＩの値を、上記の出方路パラメータ発生回
路６７が発生する出方路ＶＰＩに書き替える（図５、ス
テップ８４）。そして、図５のステップ８８に進んで、
上記のＯＡＭセル生成回路６８の出力は、後述する図７
のセル入力部３７のレジスタ３７ｂに入力される。
【００２２】また、上記の状態判定回路６２は、上記の
ＶＰＩ変換テーブルから読み出したトラフィックフラグ
が有効であると判定されたときには、上記のＶＰＩ変換
テーブル読み出し回路６１を介して、上記のＶＰＩ変換
テーブルにおいて上記の入方路ＶＰＩに対応して設定さ
れている出方路ＶＰＩを読み出す（ステップ８５）。そ
して、この読み出した出方路ＶＰＩの値と、上記の出方
路パラメータ発生回路６７にて発生した出方路ＶＰＩの
値とを比較する（ステップ８６）。そして、もし、これ
らが一致していれば、図５のステップ８８に進んで、上
記のＯＡＭセル生成回路６８の出力は、後述する図７の
セル入力部３７のレジスタ３７ｂに入力される。もし、
上記のＶＰＩ変換テーブルから読み出した出方路ＶＰＩ
の値と、上記の出方路パラメータ発生回路６７にて発生
した出方路ＶＰＩの値とが一致していなければ、本発明
に従い、出方路ＶＰＩ比較値書き替え回路６９を起動し
て、前述のように、ヘッダ部パラメータ比較データレジ
スタ７０の内容を、上記のＶＰＩ変換テーブルから読み
出した出方路ＶＰＩの値によって書き替える（図５、ス
テップ８７）。すなわち、比較の基準となる出方路ＶＰ
Ｉの値を、クロスコネクト部５２のＶＰＩ変換テーブル
に現用信号用に設定してある出方路ＶＰＩの値に合わせ
るように書き替える。そして、図５のステップ８８に進
んで、上記のＯＡＭセル生成回路６８の出力は、後述す
る図７のセル入力部３７のレジスタ３７ｂに入力され
る。
ＶＰＩ変換テーブルから読み出したトラフィックフラグ
が有効であると判定されたときには、上記のＶＰＩ変換
テーブル読み出し回路６１を介して、上記のＶＰＩ変換
テーブルにおいて上記の入方路ＶＰＩに対応して設定さ
れている出方路ＶＰＩを読み出す（ステップ８５）。そ
して、この読み出した出方路ＶＰＩの値と、上記の出方
路パラメータ発生回路６７にて発生した出方路ＶＰＩの
値とを比較する（ステップ８６）。そして、もし、これ
らが一致していれば、図５のステップ８８に進んで、上
記のＯＡＭセル生成回路６８の出力は、後述する図７の
セル入力部３７のレジスタ３７ｂに入力される。もし、
上記のＶＰＩ変換テーブルから読み出した出方路ＶＰＩ
の値と、上記の出方路パラメータ発生回路６７にて発生
した出方路ＶＰＩの値とが一致していなければ、本発明
に従い、出方路ＶＰＩ比較値書き替え回路６９を起動し
て、前述のように、ヘッダ部パラメータ比較データレジ
スタ７０の内容を、上記のＶＰＩ変換テーブルから読み
出した出方路ＶＰＩの値によって書き替える（図５、ス
テップ８７）。すなわち、比較の基準となる出方路ＶＰ
Ｉの値を、クロスコネクト部５２のＶＰＩ変換テーブル
に現用信号用に設定してある出方路ＶＰＩの値に合わせ
るように書き替える。そして、図５のステップ８８に進
んで、上記のＯＡＭセル生成回路６８の出力は、後述す
る図７のセル入力部３７のレジスタ３７ｂに入力され
る。
【００２３】図６は、本発明の実施例において行われる
複数のパス検査サイクルの各々における入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応関係を示すものである。図６におい
て、Ｔ１，Ｔ２，Ｔ３，・・・Ｔｍ−１，Ｔｍ，Ｔｍ＋
１・・・は、パス検査サイクルを示す。図６に示されて
いるように、各パス検査サイクル毎に、入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応が循環的にシフトされる。
複数のパス検査サイクルの各々における入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応関係を示すものである。図６におい
て、Ｔ１，Ｔ２，Ｔ３，・・・Ｔｍ−１，Ｔｍ，Ｔｍ＋
１・・・は、パス検査サイクルを示す。図６に示されて
いるように、各パス検査サイクル毎に、入力ポート（パ
ス検査用セルの発生点）と出力ポート（パス検査用セル
の検出点）との対応が循環的にシフトされる。
【００２４】図７は、図２のセル入力部３７の構成例を
示すものである。図７において、３７ａはデコーダ、３
７ｂはレジスタ、３６ａはデータバス、そして、３６ｂ
はアドレスバスである。前述の図５のステップ８８にお
いては、ＣＰＵ３６は、図４のＯＡＭセル生成回路６８
の出力ＨＰ（ｉ）（ｉ＝１〜ｍ）をデータバス３６ａを
介して順次レジスタ３７ｂの対応するアドレスに書き込
む。このとき、レジスタ３７ｂのアドレスは、アドレス
バス３６ｂおよびデコーダ３７ａを介してレジスタ３７
ｂに印加される。レジスタ３７ｂの各アドレスに書き込
まれたＯＡＭセルは、前記入力側インターフェイス１４
（図２）の複数の入力ポートからクロスコネクト部５２
に入力される。
示すものである。図７において、３７ａはデコーダ、３
７ｂはレジスタ、３６ａはデータバス、そして、３６ｂ
はアドレスバスである。前述の図５のステップ８８にお
いては、ＣＰＵ３６は、図４のＯＡＭセル生成回路６８
の出力ＨＰ（ｉ）（ｉ＝１〜ｍ）をデータバス３６ａを
介して順次レジスタ３７ｂの対応するアドレスに書き込
む。このとき、レジスタ３７ｂのアドレスは、アドレス
バス３６ｂおよびデコーダ３７ａを介してレジスタ３７
ｂに印加される。レジスタ３７ｂの各アドレスに書き込
まれたＯＡＭセルは、前記入力側インターフェイス１４
（図２）の複数の入力ポートからクロスコネクト部５２
に入力される。
【００２５】図８は、図２のルーティング情報制御部３
９の構成例を示すものである。図８において、３９ａは
デコーダ、３９ｂおよび３９ｃはレジスタ、３９ｅはバ
レルシフト回路、そして、３９ｄはカウンタである。レ
ジスタ３９ｂおよび３９ｃには、ＣＰＵ３６からデータ
バス３６ａを介して、それぞれ入方路ＩＰ1,ＩＰ2 ・・
・ＩＰn 、および、出方路ＯＰ1,ＯＰ2 ・・・ＯＰn を
示すデータが書き込まれる。レジスタ３９ｃの複数の出
力は、バレルシフト回路３９ｅにて、各パス検査サイク
ル毎に、図６に示されているように、循環的にシフトさ
れる。このシフトされたレジスタ３９ｃの出力ＯＰｊ
（ｊ＝１〜ｍ）（バレルシフト回路３９ｅの出力）は、
レジスタ３９ｂの出力の対応するものＩＰｉと共に、ク
ロスコネクト部５２における、入方路ＩＰｉ→出方路Ｏ
Ｐｊの接続を示す。すなわち、例えば、（ＩＰ1,ＩＰ2
・・・ＩＰn ）＝（１，０，・・・０）、および、（Ｏ
Ｐ1,ＯＰ2 ・・・ＯＰn ）＝（１，０，０，・・・０，
０）とすると、パス検査サイクルＴ１においては、バレ
ルシフト回路３９ｅの出力は、（１，０，０，・・・
０，０）、Ｔ２においては、バレルシフト回路３９ｅの
出力は、（０，０，０，・・・０，１）、Ｔ３において
は、バレルシフト回路３９ｅの出力は、（０，０，０，
・・・１，０）、・・・Ｔｍ−１においては、バレルシ
フト回路３９ｅの出力は、（０，０，１，・・・０，
０）、Ｔｍにおいては、バレルシフト回路３９ｅの出力
は、（０，１，０，・・・０，０）、Ｔｍ＋１において
は、バレルシフト回路３９ｅの出力は、（１，０，０，
・・・０，０）等となることにより、この対応情報を、
クロスコネクト部５２のルーティング情報設定部５３
に、各パス検査サイクル毎に設定することにより図６の
ような入力ポートと出力ポートとの対応関係が得られ
る。尚、バレルシフト回路３９ｅにおけるシフト制御
は、パス検査サイクル毎にインクリメントされるカウン
タ３９ｄの出力による。図８において、ｃ＋１は、ＣＰ
Ｕ３６からパス検査サイクル毎に供給されるインクリメ
ント信号である。
９の構成例を示すものである。図８において、３９ａは
デコーダ、３９ｂおよび３９ｃはレジスタ、３９ｅはバ
レルシフト回路、そして、３９ｄはカウンタである。レ
ジスタ３９ｂおよび３９ｃには、ＣＰＵ３６からデータ
バス３６ａを介して、それぞれ入方路ＩＰ1,ＩＰ2 ・・
・ＩＰn 、および、出方路ＯＰ1,ＯＰ2 ・・・ＯＰn を
示すデータが書き込まれる。レジスタ３９ｃの複数の出
力は、バレルシフト回路３９ｅにて、各パス検査サイク
ル毎に、図６に示されているように、循環的にシフトさ
れる。このシフトされたレジスタ３９ｃの出力ＯＰｊ
（ｊ＝１〜ｍ）（バレルシフト回路３９ｅの出力）は、
レジスタ３９ｂの出力の対応するものＩＰｉと共に、ク
ロスコネクト部５２における、入方路ＩＰｉ→出方路Ｏ
Ｐｊの接続を示す。すなわち、例えば、（ＩＰ1,ＩＰ2
・・・ＩＰn ）＝（１，０，・・・０）、および、（Ｏ
Ｐ1,ＯＰ2 ・・・ＯＰn ）＝（１，０，０，・・・０，
０）とすると、パス検査サイクルＴ１においては、バレ
ルシフト回路３９ｅの出力は、（１，０，０，・・・
０，０）、Ｔ２においては、バレルシフト回路３９ｅの
出力は、（０，０，０，・・・０，１）、Ｔ３において
は、バレルシフト回路３９ｅの出力は、（０，０，０，
・・・１，０）、・・・Ｔｍ−１においては、バレルシ
フト回路３９ｅの出力は、（０，０，１，・・・０，
０）、Ｔｍにおいては、バレルシフト回路３９ｅの出力
は、（０，１，０，・・・０，０）、Ｔｍ＋１において
は、バレルシフト回路３９ｅの出力は、（１，０，０，
・・・０，０）等となることにより、この対応情報を、
クロスコネクト部５２のルーティング情報設定部５３
に、各パス検査サイクル毎に設定することにより図６の
ような入力ポートと出力ポートとの対応関係が得られ
る。尚、バレルシフト回路３９ｅにおけるシフト制御
は、パス検査サイクル毎にインクリメントされるカウン
タ３９ｄの出力による。図８において、ｃ＋１は、ＣＰ
Ｕ３６からパス検査サイクル毎に供給されるインクリメ
ント信号である。
【００２６】図９は、図２のセル検査部４１の構成例を
示すものである。図９において、４１ａはラッチ回路、
４１ｂおよび４１ｄはデータマルチプレクサ、４１ｃは
比較回路、４１ｅはデコーダ、４１ｆはレジスタ回路、
４１ｇはカウンタ、４１ｈはバレルシフト回路、そし
て、４１ｉはＡＮＤ回路である。図５の前記ステップ８
８においては、また、レジスタ４１ｆのそれぞれ対応す
るアドレスには、ＣＰＵ３６によって、データバス３６
ａを介して、図４の前記比較基準セル生成回路７２の出
力が順次書き込まれる。このときも、上記のアドレス
は、ＣＰＵ３６によってアドレスバス３６ｂおよびデコ
ーダ４１ｅを介して印加される。レジスタ４１ｆのｍ個
の出力は、パラレルに、バレルシフト回路４１ｈに印加
される。バレルシフト回路４１ｈは、レジスタ４１ｆの
ｍ個の出力に対して、図８の前記バレルシフト回路３９
ｅと同期して同様のシフトを与えるように、カウンタ４
１ｇのカウントによって制御され、カウンタ４１ｇのカ
ウントは、図８のカウンタ３９ｄと同じく、ＣＰＵ３６
からパス検査サイクル毎に供給されるインクリメント信
号ｃ＋１によってインクリメントされる。バレルシフト
回路４１ｈの出力は、パラレルにデータマルチプレクサ
４１ｄに印加され、データマルチプレクサ４１ｄは、Ｃ
ＰＵ３６から供給されるＳＣＡＮ信号によって、バレル
シフト回路４１ｈの出力を順に選択して、比較回路４１
ｃに比較基準値として供給する。
示すものである。図９において、４１ａはラッチ回路、
４１ｂおよび４１ｄはデータマルチプレクサ、４１ｃは
比較回路、４１ｅはデコーダ、４１ｆはレジスタ回路、
４１ｇはカウンタ、４１ｈはバレルシフト回路、そし
て、４１ｉはＡＮＤ回路である。図５の前記ステップ８
８においては、また、レジスタ４１ｆのそれぞれ対応す
るアドレスには、ＣＰＵ３６によって、データバス３６
ａを介して、図４の前記比較基準セル生成回路７２の出
力が順次書き込まれる。このときも、上記のアドレス
は、ＣＰＵ３６によってアドレスバス３６ｂおよびデコ
ーダ４１ｅを介して印加される。レジスタ４１ｆのｍ個
の出力は、パラレルに、バレルシフト回路４１ｈに印加
される。バレルシフト回路４１ｈは、レジスタ４１ｆの
ｍ個の出力に対して、図８の前記バレルシフト回路３９
ｅと同期して同様のシフトを与えるように、カウンタ４
１ｇのカウントによって制御され、カウンタ４１ｇのカ
ウントは、図８のカウンタ３９ｄと同じく、ＣＰＵ３６
からパス検査サイクル毎に供給されるインクリメント信
号ｃ＋１によってインクリメントされる。バレルシフト
回路４１ｈの出力は、パラレルにデータマルチプレクサ
４１ｄに印加され、データマルチプレクサ４１ｄは、Ｃ
ＰＵ３６から供給されるＳＣＡＮ信号によって、バレル
シフト回路４１ｈの出力を順に選択して、比較回路４１
ｃに比較基準値として供給する。
【００２７】ラッチ回路４１ａには、前記出力インター
フェイス１３のｍ個の出力（図２および９ではＨＰ′
（ｉ），ｉ＝１〜ｍで示されている）がパラレルにラッ
チされる。ラッチ回路４１ａのパラレル出力は、データ
マルチプレクサ４１ｂに印加され、データマルチプレク
サは、ＣＰＵ３６から供給される上記のＳＣＡＮ信号に
よって、ラッチ回路４１ａの出力を順に選択して、比較
回路４１ｃに検査対象値として供給する。尚、このＳＣ
ＡＮ信号は、ラッチ回路４１ａに出力インターフェイス
１３のｍ個の出力（図２および９ではＨＰ′（ｉ），ｉ
＝１〜ｍで示されている）が全てラッチされたタイミン
グをＡＮＤ回路４１ｉを介してＣＰＵ３６が認識するこ
とにより、ＣＰＵ３６から送られる。
フェイス１３のｍ個の出力（図２および９ではＨＰ′
（ｉ），ｉ＝１〜ｍで示されている）がパラレルにラッ
チされる。ラッチ回路４１ａのパラレル出力は、データ
マルチプレクサ４１ｂに印加され、データマルチプレク
サは、ＣＰＵ３６から供給される上記のＳＣＡＮ信号に
よって、ラッチ回路４１ａの出力を順に選択して、比較
回路４１ｃに検査対象値として供給する。尚、このＳＣ
ＡＮ信号は、ラッチ回路４１ａに出力インターフェイス
１３のｍ個の出力（図２および９ではＨＰ′（ｉ），ｉ
＝１〜ｍで示されている）が全てラッチされたタイミン
グをＡＮＤ回路４１ｉを介してＣＰＵ３６が認識するこ
とにより、ＣＰＵ３６から送られる。
【００２８】上記の比較に対応する比較回路４１ｃの出
力は、順次、データバス３６ａを介してＣＰＵ３６に転
送され、全てのポートについて、その正常性が確認され
る。図１０は、以上説明した本発明の実施例の構成にお
けるパス検査の全体シーケンス図である。図１０のに
おいては、図２のパラメータ発生部４３において、入方
路ＶＰＩ、出方路ＶＰＩ、および、ＰＮパターンの初期
値が設定されて、検査用ＯＡＭセルの生成（α）が開始
され、においては、本発明によるＶＰＩ変換テーブル
へのアクセスおよびアクセス結果による判定制御（β）
が開始され、更に、において、比較基準セルの生成
（γ）が開始される。ヘッダ部Ｈ（Ｔ１）、情報フィー
ルドＰ（Ｔ１）を含む検査用ＯＡＭセルが生成（α）さ
れると、システムクロックＴ１に同期して、検査用ＯＡ
Ｍセルが入力側インターフェイス１４を介してクロスコ
ネクト部５２に入力され、このＯＡＭセルがクロスコネ
クト部５２中を流れる（ｘ）。このＯＡＭセルは、クロ
スコネクト部５２中では、上記の判定制御（β）に基づ
いて設定されているＶＰＩ変換テーブルを用いて変換さ
れ、出力ＨＰ′（Ｔ１）として、出力側インターフェイ
ス１３から出力されて、上記の生成（γ）された比較基
準セルと比較される。比較結果は、ＣＰＵへ転送される
（δ）。
力は、順次、データバス３６ａを介してＣＰＵ３６に転
送され、全てのポートについて、その正常性が確認され
る。図１０は、以上説明した本発明の実施例の構成にお
けるパス検査の全体シーケンス図である。図１０のに
おいては、図２のパラメータ発生部４３において、入方
路ＶＰＩ、出方路ＶＰＩ、および、ＰＮパターンの初期
値が設定されて、検査用ＯＡＭセルの生成（α）が開始
され、においては、本発明によるＶＰＩ変換テーブル
へのアクセスおよびアクセス結果による判定制御（β）
が開始され、更に、において、比較基準セルの生成
（γ）が開始される。ヘッダ部Ｈ（Ｔ１）、情報フィー
ルドＰ（Ｔ１）を含む検査用ＯＡＭセルが生成（α）さ
れると、システムクロックＴ１に同期して、検査用ＯＡ
Ｍセルが入力側インターフェイス１４を介してクロスコ
ネクト部５２に入力され、このＯＡＭセルがクロスコネ
クト部５２中を流れる（ｘ）。このＯＡＭセルは、クロ
スコネクト部５２中では、上記の判定制御（β）に基づ
いて設定されているＶＰＩ変換テーブルを用いて変換さ
れ、出力ＨＰ′（Ｔ１）として、出力側インターフェイ
ス１３から出力されて、上記の生成（γ）された比較基
準セルと比較される。比較結果は、ＣＰＵへ転送される
（δ）。
【００２９】以下、システムクロック毎に比較基準セル
の配列がシフトされて（γ′）比較および比較結果のＣ
ＰＵへの転送が繰り返される（δ）。
の配列がシフトされて（γ′）比較および比較結果のＣ
ＰＵへの転送が繰り返される（δ）。
【００３０】
【発明の効果】以上説明したように、本発明のクロスコ
ネクト装置によれば、ＶＰＩ変換テーブルにおいて、実
際に現用信号のＡＴＭセルのＶＰＩ変換に使用する主信
号設定領域の正常性についても検査することが出来ると
いう効果がある。
ネクト装置によれば、ＶＰＩ変換テーブルにおいて、実
際に現用信号のＡＴＭセルのＶＰＩ変換に使用する主信
号設定領域の正常性についても検査することが出来ると
いう効果がある。
【図１】本発明の基本構成を示す図である。
【図２】本発明のクロスコネクト装置の実施例の全体構
成を示す図である。
成を示す図である。
【図３】図２のクロスコネクト装置において、主信号の
伝送の間に、パス検査を行うタイミングの１例を示す図
である。
伝送の間に、パス検査を行うタイミングの１例を示す図
である。
【図４】図２の構成におけるパラメータ発生部４３の詳
細構成例を示す図である。
細構成例を示す図である。
【図５】状態判定回路６２の制御による動作の手順を示
す図である。
す図である。
【図６】本発明の実施例において行われる複数のパス検
査サイクルの各々における入力ポート（パス検査用セル
の発生点）と出力ポート（パス検査用セルの検出点）と
の対応関係を示す図である。
査サイクルの各々における入力ポート（パス検査用セル
の発生点）と出力ポート（パス検査用セルの検出点）と
の対応関係を示す図である。
【図７】図２のセル入力部３７の構成例を示す図であ
る。
る。
【図８】図２のルーティング情報制御部３９の構成例を
示す図である。
示す図である。
【図９】図２のセル検査部４１の構成例を示す図であ
る。
る。
【図１０】本発明の実施例の構成におけるパス検査の全
体シーケンス図である。
体シーケンス図である。
【図１１】装置内パス監視用のＯＡＭセルフォーマット
の１例を示す図である。
の１例を示す図である。
【図１２】装置内パス監視用のＯＡＭセルフォーマット
をクロスコネクト装置に入力することによる、クロスコ
ネクト装置の正常性の検査の手順の概略を示す図であ
る。
をクロスコネクト装置に入力することによる、クロスコ
ネクト装置の正常性の検査の手順の概略を示す図であ
る。
【図１３】従来の、クロスコネクト装置のＶＰＩ変換テ
ーブルにおいて、主信号設定領域と、パス監視用テーブ
ル領域とに予め分けた構成を示す図である。
ーブルにおいて、主信号設定領域と、パス監視用テーブ
ル領域とに予め分けた構成を示す図である。
１…ＶＰＩ変換テーブル ２…トラフィックフラグ ３…方路スイッチ手段 ４…クロスコネクト手段 ５…入方路ＶＰＩ設定手段 ６…出方路ＶＰＩ設定手段 ７…テーブル領域状態判定手段 ８…テーブル出方路ＶＰＩ書き替え手段 ９…検査用セル入力手段 １０…検査用セル情報生成手段 １１…比較基準出方路ＶＰＩ設定手段 １２…比較手段 １３…出力側インターフェイス盤 １４…入力側インターフェイス盤 ３０…パス検査制御部 ３６…ＣＰＵ ３６ａ…データバス ３６ｂ…アドレスバス ３７…セル入力部 ３７ａ…デコーダ ３７ｂ…レジスタ １３８，４０…デコーダ ３９…ルーティング情報制御部 ３９ａ…デコーダ ３９ｂ，３９ｃ…レジスタ ３９ｅ…バレルシフト回路 ３９ｄ…カウンタ ４１…セル検査部 ４１ａ…ラッチ回路 ４１ｂ，４１ｄ…データマルチプレクサ ４１ｃ…比較回路 ４１ｅ…デコーダ ４１ｆ…レジスタ回路 ４１ｇ…カウンタ ４１ｈ…バレルシフト回路 ４１ｉ…ＡＮＤ回路 ４２…ＶＰＩ変換テーブルアクセス部 ５２…ＡＴＭクロスコネクト部 ５３…ルーティング情報設定部 ５４…クロススイッチ部 ５５1 ，・・・５５n …ＶＰＩ変換部 ６０…シーケンサ ６１…ＶＰＩ変換テーブル読み出し回路 ６２…状態判定回路 ６３…出方路ＶＰＩ書き替え回路 ６４…ヘッダ部パラメータ作成回路 ６５…ＰＮパターン作成回路 ６６…ＰＮパターン初期値レジスタ ６７…出方路パラメータ発生回路 ６８…ＯＡＭセル生成回路 ６９…出方路ＶＰＩ比較値書き替え回路 ７０…ヘッダ部パラメータ比較データレジスタ ７１…データ部パラメータ比較データレジスタ ７２…比較基準セル生成回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−113743（ＪＰ，Ａ) 特開 平４−284754（ＪＰ，Ａ) 特開 平４−237237（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04L 12/24 H04L 12/26
Claims (5)
- 【請求項１】 ＡＴＭクロスコネクト装置に入力される
ＡＴＭセルのＶＰＩを変換するために各入方路ＶＰＩと
対応させて出方路ＶＰＩの情報を保持するＶＰＩ変換テ
ーブル（１）を使用するＶＰＩ変換機能の正常性を検査
する方法において、 特定の入方路ＶＰＩを有するパス検査用セルを前記ＡＴ
Ｍクロスコネクト装置に入力する入力ステップと、 前記ＶＰＩ変換テーブル（１）において、前記特定の入
方路ＶＰＩに対して、特定の検査用出方路ＶＰＩを設定
するテーブル設定ステップと、 前記ＡＴＭクロスコネクト装置にて正常にＶＰＩ変換さ
れたとき前記パス検査用セルが含むべき出方路ＶＰＩの
比較基準情報として、前記特定の検査用出方路ＶＰＩを
設定する比較基準設定ステップと、 前記ＡＴＭクロスコネクト装置を通って出力された前記
パス検査用セルを、前記比較基準情報と比較する比較ス
テップとを有し、 前記ＶＰＩ変換テーブル（１）は、前記各入方路ＶＰＩ
毎に、該入方路に対応する該ＶＰＩ変換テーブル（１）
の領域が現在主信号の伝送に使用されるべく設定されて
いるか否かを示すトラフィックフラグ（２）を有し、 前記方法は、更に、 前記特定の入方路ＶＰＩに対応して、前記ＶＰＩ変換テ
ーブル（１）に既に設定されている出方路ＶＰＩ、およ
び、前記トラフィックフラグ（２）とを読み出す既設定
情報読み出しステップと、 前記読み出したトラフィックフラグ（２）が有効か否
か、および、前記ＶＰＩ変換テーブル（１）から読み出
した出方路ＶＰＩが、前記特定の検査用出方路ＶＰＩに
一致するか否かを判定する判定ステップと、 前記トラフィックフラグ（２）が有効であって、且つ、
前記読み出した出方路ＶＰＩが前記特定の検査用出方路
ＶＰＩに一致しないときには、前記比較基準設定ステッ
プにおいて、前記特定の検査用出方路ＶＰＩの代わりに
前記読み出した出方路ＶＰＩを、前記比較基準情報とし
て設定することを特徴とする方法。 - 【請求項２】 ＡＴＭクロスコネクト装置に入力される
ＡＴＭセルのＶＰＩ を変換するために各入方路ＶＰＩと
対応させて出方路ＶＰＩの情報を保持するＶＰＩ変換テ
ーブル（１）を使用するＶＰＩ変換機能の正常性を検査
するための装置において、 特定の入方路ＶＰＩを有するパス検査用セルを前記ＡＴ
Ｍクロスコネクト装置に入力する入力手段（５，９）
と、 前記ＶＰＩ変換テーブル（１）において、前記特定の入
方路ＶＰＩに対して、特定の検査用出方路ＶＰＩを設定
するテーブル設定手段（６，８）と、 前記ＡＴＭクロスコネクト装置にて正常にＶＰＩ変換さ
れたとき前記パス検査用セルが含むべき出方路ＶＰＩの
比較基準情報として、前記特定の検査用出方路ＶＰＩを
設定する比較基準設定手段（１１）と、 前記ＡＴＭクロスコネクト装置を通って出力された前記
パス検査用セルを、前記比較基準情報と比較する比較手
段（１２）とを有し、 前記ＶＰＩ変換テーブル（１）は、前記各入方路ＶＰＩ
毎に、該入方路に対応する該ＶＰＩ変換テーブル（１）
の領域が現在主信号の伝送に使用されるべく設定されて
いるか否かを示すトラフィックフラグ（２）を有し、 前記装置は、更に 前記特定の入方路ＶＰＩに対応して、
前記ＶＰＩ変換テーブル（１）に既に設定されている出
方路ＶＰＩ、および、前記トラフィックフラグ（２）と
を読み出す既設定情報読み出して、前記読み出したトラ
フィックフラグ（２）が有効か否か、および、前記ＶＰ
Ｉ変換テーブル（１）から読み出した出方路ＶＰＩが、
前記特定の検査用出方路ＶＰＩに一致するか否かを判定
する判定手段（７）を有し、 前記比較基準設定手段（１１）は、前記トラフィックフ
ラグ（２）が有効であって、且つ、前記読み出した出方
路ＶＰＩが前記特定の検査用出方路ＶＰＩに一致しない
ときには、前記特定の検査用出方路ＶＰＩの代わりに前
記読み出した出方路ＶＰＩを、前記比較基準情報として
設定することを特徴とする装置。 - 【請求項３】 複数の入方路と複数の出方路とを収容
し、 入力したＡＴＭセルのＶＰＩを変換するために、各入方
路ＶＰＩと対応させて出方路ＶＰＩの情報を保持するＶ
ＰＩ変換テーブル（１）と、 該入力したＡＴＭセルの入方路と出方路との接続を切り
替える方路スイッチ手段（３）とを有するクロスコネク
ト手段（４）と、 自装置内にパス検査手段を備えるＡＴＭクロスコネクト
装置において、 前記ＶＰＩ変換テーブル（１）は、前記各入方路ＶＰＩ
毎に、該入方路に対応する該ＶＰＩ変換テーブル（１）
の領域が現在主信号の伝送に使用されるべく設定されて
いるか否かを示すトラフィックフラグ（２）を有し、 前記パス検査手段は、 パス検査すべき入方路ＶＰＩを設定する入方路ＶＰＩ設
定手段（５）と、 前記パス検査すべき入方路ＶＰＩに対応して検査用に設
定しようとする出方路ＶＰＩを設定する出方路ＶＰＩ設
定手段（６）と、 前記パス検査すべき入方路ＶＰＩに対応して、前記ＶＰ
Ｉ変換テーブル（１）に設定されている出方路ＶＰＩ、
および、前記トラフィックフラグ（２）とを読み出し
て、該トラフィックフラグ（２）が有効か否か、およ
び、該ＶＰＩ変換テーブル（１）から読み出した出方路
ＶＰＩが、前記検査用に設定しようとする出方路ＶＰＩ
に一致するか否かを判定するテーブル領域状態判定手段
（７）と、 前記トラフィックフラグ（２）が有効でないならば、前
記ＶＰＩ変換テーブル（１）の前記パス検査すべき入方
路ＶＰＩに対応する出方路ＶＰＩの設定値を書き替える
テーブル出方路ＶＰＩ書き替え手段（８）と、 前記トラフィックフラグ（２）が有効であって、且つ、
前記ＶＰＩ変換テーブル（１）から読み出した出方路Ｖ
ＰＩが、前記検査用に設定しようとする出方路ＶＰＩに
一致しないときには、該ＶＰＩ変換テーブル（１）から
読み出した出方路ＶＰＩを、出方路ＶＰＩの比較基準値
として設定し、前記トラフィックフラグ（２）が有効で
ないとき、或るいは、前記ＶＰＩ変換テーブル（１）か
ら読み出した出方路ＶＰＩが、前記検査用に設定しよう
とする出方路ＶＰＩに一致するときには、前記出方路Ｖ
ＰＩ設定手段（６）によって設定された出方路ＶＰＩ
を、前記出方路ＶＰＩの比較基準値として設定する比較
基準出方路ＶＰＩ設定手段（１１）と、 検査用セルが含む、前記パス検査すべき入方路ＶＰＩ以
外の情報を発生する検査用セル情報生成手段（１０）
と、 前記パス検査すべき入方路ＶＰＩ、および、該入方路Ｖ
ＰＩ以外の前記情報を含む検査用セルを前記クロスコネ
クト手段（４）に入力する検査用セル入力手段（９）
と、 前記検査用セルの入力に応じて前記クロスコネクト手段
（４）から出力されるセルの内容を、前記検査用セル情
報生成手段（１０）が生成する情報、および、前記比較
基準出方路ＶＰＩ設定手段（１１）に設定された出方路
ＶＰＩの比較基準値と比較する比較手段（１２）とを有
することを特徴とするクロスコネクト装置。 - 【請求項４】 前記方路スイッチ手段（３）は、前記入
力したＡＴＭセルの入方路と出方路との接続の切り替え
を指定するルーティング情報を保持するルーティング情
報保持手段を有し、 前記パス検査手段は、 前記ルーティング情報保持手段の設定内容を変更するル
ーティング情報変更手段と、 前記検査用セルを、前記クロスコネクト手段（４）の前
記複数の入方路の何れから入力するかを選択する入力選
択手段と、 前記検査用セルの出力を、前記クロスコネクト手段
（４）の前記複数の出方路の何れから取り出すかを選択
する出力選択手段とを有する請求項３に記載のクロスコ
ネクト装置。 - 【請求項５】 前記ルーティング情報変更手段は、前記
複数の入方路と前記複数の出方路との対応を、所定のタ
イミング毎に変更して、各入方路が全ての出方路に接続
される接続について検査されるように走査するルーティ
ング情報走査手段を有し、 前記パス検査手段が具備する前記入方路ＶＰＩ設定手段
（５）、出方路ＶＰＩ設定手段（６）、テーブル領域状
態判定手段（７）、テーブル出方路ＶＰＩ書き替え手段
（８）、比較基準出方路ＶＰＩ設定手段（１１）、検査
用セル情報生成手段（１０）、検査用セル入力手段
（９）、および比較手段（１２）は、前記所定のタイミ
ングの各々において、前記複数の入方路の全てに入力す
べき複数の検査用セル、および、前記複数の出方路の全
てから出力される複数の検査用セルについてそれぞれ前
記入方路ＶＰＩ設定動作、出方路ＶＰＩ設定動作、判定
動作、書き替え動作、出方路ＶＰＩ設定動作、発生動
作、入力動作、および比較動作を行い、 前記比較手段（１２）は、前記ルーティング情報変更手
段による変更に対応して、比較の基準となるセルの順序
を変更する請求項４に記載のクロスコネクト装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14610991A JP3074573B2 (ja) | 1991-06-18 | 1991-06-18 | Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 |
| CA002071258A CA2071258C (en) | 1991-06-18 | 1992-06-15 | System for monitoring normality of operation of atm cross-connecting apparatus |
| DE69218056T DE69218056T2 (de) | 1991-06-18 | 1992-06-17 | System zur Überwachung der Normalität des Betriebes einer ATM-Querverbindungseinrichtung |
| EP92110248A EP0523386B1 (en) | 1991-06-18 | 1992-06-17 | System for monitoring normality of operation of ATM cross-connecting apparatus |
| US07/900,957 US5280469A (en) | 1991-06-18 | 1992-06-18 | System for monitoring normality of operation of ATM cross-connecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14610991A JP3074573B2 (ja) | 1991-06-18 | 1991-06-18 | Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369945A JPH04369945A (ja) | 1992-12-22 |
| JP3074573B2 true JP3074573B2 (ja) | 2000-08-07 |
Family
ID=15400358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14610991A Expired - Fee Related JP3074573B2 (ja) | 1991-06-18 | 1991-06-18 | Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5280469A (ja) |
| EP (1) | EP0523386B1 (ja) |
| JP (1) | JP3074573B2 (ja) |
| CA (1) | CA2071258C (ja) |
| DE (1) | DE69218056T2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3025068B2 (ja) * | 1991-09-12 | 2000-03-27 | 富士通株式会社 | Ａｔｍスイッチのパス試験方式 |
| US5390163A (en) * | 1992-09-09 | 1995-02-14 | Nec Corporation | Data exchange capable of minimizing loss of a data block |
| JPH0774749A (ja) * | 1993-09-01 | 1995-03-17 | Hitachi Ltd | スイッチングシステム |
| US6002667A (en) * | 1995-07-19 | 1999-12-14 | Fujitsu Network Communications, Inc. | Minimum guaranteed cell rate method and apparatus |
| JPH11512583A (ja) * | 1995-09-14 | 1999-10-26 | フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド | 広域ａｔｍ網内のバッファ割付用送信側制御式フロー制御 |
| US5764626A (en) * | 1995-11-17 | 1998-06-09 | Telecommunications Techniques Corporation | Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections |
| WO1997019535A1 (en) * | 1995-11-17 | 1997-05-29 | Telecommunications Techniques Corporation | Instrument for test and measurement of atm network virtual connections |
| KR0164106B1 (ko) * | 1995-12-26 | 1998-12-01 | 양승택 | 에이티엠 가상 경로 교환 시스템에서 예약형 가상 경로 제어를 위한 발신 및 착신 처리 방법 |
| AU1697697A (en) * | 1996-01-16 | 1997-08-11 | Fujitsu Limited | A reliable and flexible multicast mechanism for atm networks |
| US5781547A (en) * | 1996-02-29 | 1998-07-14 | Motorola, Inc. | Router and method for use in a communication system |
| US5822304A (en) * | 1996-03-22 | 1998-10-13 | Hewlett-Packard Company | Scanning for active ATM virtual channel/virtual path identifiers |
| KR100204029B1 (ko) * | 1996-06-19 | 1999-06-15 | 이계철 | 비동기전달모드 교환 시스템에서 연결 식별자 할당방법 |
| US5748905A (en) * | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
| EP0836306B1 (en) * | 1996-10-10 | 2012-07-04 | Hewlett-Packard Company (a Delaware Corporation) | System providing for multiple virtual circuits between two network entities |
| JP3482996B2 (ja) * | 1999-12-03 | 2004-01-06 | 日本電気株式会社 | Ａｔｍスイッチ |
| US6643257B1 (en) | 2000-01-04 | 2003-11-04 | International Business Machines Corporation | Verifying performance of a buffering and selection network device |
| US6694382B1 (en) * | 2000-08-21 | 2004-02-17 | Rockwell Collins, Inc. | Flexible I/O subsystem architecture and associated test capability |
| JP4650552B2 (ja) * | 2008-10-14 | 2011-03-16 | ソニー株式会社 | 電子機器、コンテンツ推薦方法及びプログラム |
| EP3021633B1 (en) * | 2013-07-11 | 2023-08-30 | Nec Corporation | Communication system and communication method with multiple gtp-u tunnels |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2442563A1 (fr) * | 1978-11-22 | 1980-06-20 | Materiel Telephonique | Dispositif de controle pour reseau de commutation temporelle |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| JP2737215B2 (ja) * | 1989-03-14 | 1998-04-08 | 富士通株式会社 | データ転送方式 |
| JPH03104451A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 多段リンク交換システムのルート切替え方式 |
| NL8902504A (nl) * | 1989-10-09 | 1991-05-01 | Nederland Ptt | Methode voor het bewaken van een transmissiesysteem dat een meervoud van virtuele, asynchroon tijdverdeelde transmissiekanalen omvat via welke een datastroom kan worden overgedragen. |
| JP2581249B2 (ja) * | 1990-03-13 | 1997-02-12 | 日本電気株式会社 | クロスコネクト網構成方法 |
| ATE149070T1 (de) * | 1990-08-08 | 1997-03-15 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln der güte von über eine atm- vermittlungseinrichtung verlaufenden virtuellen verbindungen |
| EP0484943A3 (en) * | 1990-11-09 | 1995-09-27 | Fujitsu Ltd | Method for restructuring communications network based on asynchronous transfer mode in case of failure |
-
1991
- 1991-06-18 JP JP14610991A patent/JP3074573B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-15 CA CA002071258A patent/CA2071258C/en not_active Expired - Fee Related
- 1992-06-17 DE DE69218056T patent/DE69218056T2/de not_active Expired - Fee Related
- 1992-06-17 EP EP92110248A patent/EP0523386B1/en not_active Expired - Lifetime
- 1992-06-18 US US07/900,957 patent/US5280469A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2071258A1 (en) | 1992-12-19 |
| EP0523386A1 (en) | 1993-01-20 |
| US5280469A (en) | 1994-01-18 |
| CA2071258C (en) | 1997-09-30 |
| DE69218056D1 (de) | 1997-04-17 |
| EP0523386B1 (en) | 1997-03-12 |
| DE69218056T2 (de) | 1997-07-31 |
| JPH04369945A (ja) | 1992-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074573B2 (ja) | Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置 | |
| EP1222507B1 (en) | A method and system for software updating | |
| JP2892180B2 (ja) | Ａｔｍクロスコネクト装置の監視方式 | |
| US5265088A (en) | Cross-connection apparatus for B-ISDN | |
| JP3445802B2 (ja) | Ａｔｍネットワークにおけるマルチポイント・ツー・ポイント通信のための方法及び装置 | |
| US5715239A (en) | ATM multiplex transmission system having test equipment | |
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| US5661722A (en) | Usage parameter control and performance monitoring apparatus used for cell stream in ATM network | |
| US5887000A (en) | Centralized test apparatus for ATM exchange system | |
| JPH07264213A (ja) | Ａｔｍタイプ通信ネットワークの保守およびテストの方法および装置 | |
| EP0674409B1 (en) | Apparatus for testing ATM channels | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| KR100236605B1 (ko) | Atm 접속카드의 atm 망 접속을 위한 셀 다중화장치 | |
| JP2851941B2 (ja) | 運用保守セル送出回路 | |
| JP2978766B2 (ja) | Ａｔｍ交換機システムのループバック方式 | |
| JP2950254B2 (ja) | Ａｔｍ通信装置 | |
| JP3080438B2 (ja) | Ａｔｍ交換機の通話路導通試験方式 | |
| JP2003060661A (ja) | Ａｔｍパッシブ光ネットワークの試験システム | |
| KR100255799B1 (ko) | Atm 교환기의 셀 경로 시험방법 | |
| JP2001345821A (ja) | セル組立・分解回路 | |
| JPH0481046A (ja) | 加入者インタフェース回路の試験方式 | |
| JPH11252098A (ja) | Ａｉｓセル生成方法及びその装置 | |
| JPH07226723A (ja) | 回線試験回路 | |
| JPH09284290A (ja) | 処理フロートレース試験システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| LAPS | Cancellation because of no payment of annual fees |