JP3074573B2 - Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置 - Google Patents

Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置

Info

Publication number
JP3074573B2
JP3074573B2 JP14610991A JP14610991A JP3074573B2 JP 3074573 B2 JP3074573 B2 JP 3074573B2 JP 14610991 A JP14610991 A JP 14610991A JP 14610991 A JP14610991 A JP 14610991A JP 3074573 B2 JP3074573 B2 JP 3074573B2
Authority
JP
Japan
Prior art keywords
vpi
path
output path
means
irigata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14610991A
Other languages
English (en)
Other versions
JPH04369945A (en
Inventor
健治 成田
健一 橋本
郁夫 谷口
Original Assignee
富士通株式会社
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社, 日本電信電話株式会社 filed Critical 富士通株式会社
Priority to JP14610991A priority Critical patent/JP3074573B2/ja
Publication of JPH04369945A publication Critical patent/JPH04369945A/ja
Application granted granted Critical
Publication of JP3074573B2 publication Critical patent/JP3074573B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing packet switching networks

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、ATMネットワークの
ノードに設けられるATMクロスコネクト装置のVPI
変換機能検査のための方法および装置、並びに、自装置
内にVPI変換機能検査機能を備えるATMクロスコネ
クト装置に関する。ATMネットワークにおいては、情
報は、セル単位で、各ノードに設けられたクロスコネク
ト装置を介して伝送される。ATMセルは、バーチャル
・パスの識別番号としてノード間のリンク毎に割り当て
られたVPI(Vertual Path Identifier) を含んでお
り、各クロスコネクト装置においては、入力したATM
セルのVPIを、自装置内に備えるVPI変換テーブル
に従って変換(書き替え)し、その入方路に応じた出方
路にスイッチして別のリンクに送出する。このVPI変
換機能およびスイッチ機能の正常性を確認する必要があ
る。本発明は、特に、クロスコネクト装置内のVPI変
換テーブルの正常性の検査機能を改善したクロスコネク
ト装置に関する。

【0002】

【従来の技術】クロスコネクト装置の正常性の検査は
装置内パス監視用のOAMセルフォーマットをクロスコ
ネクト装置に入力して、出力されるOAMセルをチェッ
クすることにより行われる。図11は、装置内パス監視
用のOAMセルフォーマットの1例を示すものである。
図11のOAMセルは、6バイトのヘッダ部と48バイ
トの情報フィールドからなる。ヘッダ部の先頭の2バイ
トは、装置内で付加されるもので、残りの52バイト
は、伝送路上を伝送されるATMセルのフォーマットか
らHECのバイトを除いたものに対応する。図11のフ
ォーマットにおいて、OAMは、このセルがOAMセル
であることを示す2ビットの識別子、P1は2ビットの
600M DMUX出力ポート識別領域、P2は2ビッ
トの2.4GDMUX出力ポート識別領域、P3は2.
4G SW出力ポート識別領域、その他は、上記のAT
Mセルフォーマット内のCCITT勧告に従う公知の各
領域である。ここで、この例において検査対象となるク
ロスコネクト装置は、複数の入方路と複数の出方路との
接続を切り替えるスイッチの容量が2.4Gbpsであ
り、入出力インターフェイスと、このスイッチとの間に
容量600Mbpsおよび2.4Gbpsの多重分離装
置が挿入されているものとしている。上記のスイッチに
おいては、上記のP3の情報に基づいて複数の入方路と
複数の出方路との接続を切り替え、上記の容量600M
bpsおよび2.4Gbpsの多重分離装置において
は、それぞれ、上記のP1およびP2の情報に基づい
て、入力したセルを出力する(該多重分離装置の)出力
ポートを決定する。

【0003】図12は、装置内パス監視用のOAMセル
フォーマットをクロスコネクト装置に入力することによ
る、クロスコネクト装置の正常性の検査の手順の概略を
示すものである。発生点側においては、シーケンサAが
与えるタイミングに従って上記の図11のようなフォー
マットのOAMセルを発生してクロスコネクト装置に入
力する。クロスコネクト装置においては、上記のOAM
セル入力の前に、シーケンサBの与えるタイミングに従
ってクロスコネクト装置内のVPI変換テーブルの内容
の書き替え、および、(クロスコネクト装置のどの入力
端子からの入力をどの出力端子から出力するかを示す)
ルーティング情報の設定の書き替えを行っておく。クロ
スコネクト装置は、上記のOAMセルを入力すると、上
記の書き替えられたVPI変換テーブルの内容およびル
ーティング情報に従って、図11のフォーマットのう
ち、VPIの領域の内容を書き替え、上記のルーティン
グ情報に従った出力端子より出力する。検出点側におい
ては、上記の出力されたOAMセルの内容が、上記のク
ロスコネクト装置が正常に動作したときに出力される筈
のOAMセルの内容と一致するか否かを判定することに
より、クロスコネクト装置の正常性を検査する。

【0004】

【発明が解決しようとする課題】しかしながら、従来、
クロスコネクト装置のVPI変換テーブルの正常性の検
査に関しては、図13に示されているように、現用信号
のATMセルのVPI変換に使用する主信号設定領域
と、このVPI変換テーブル(例えば、RAM等からな
る)の正常性の確認のために使用されるパス監視用テー
ブル領域とに予め分けておき、VPI変換テーブルの正
常性の検査は、このパス監視用テーブル領域のみについ
て行うことが考えられていた。そのため、実際に現用信
号のATMセルのVPI変換に使用する主信号設定領域
の正常性については検査することが出来ないという問題
がある。

【0005】そこで、本発明は、VPI変換テーブルに
おいて、実際に現用信号のATMセルのVPI変換に使
用する主信号設定領域の正常性についても検査すること
が出来るようにするVPI変換機能検査のための方法お
よび装置、更に、この装置を具備することにより正常性
検査機能を有するクロスコネクト装置を提供することを
目的とする。

【0006】

【課題を解決するための手段】図1は、本発明の基本構
成を示すものである。図1において、1はVPI変換テ
ーブル、2はトラフィックフラグ、3は方路スイッチ手
段、4はクロスコネクト手段、5は入方路VPI設定手
段、6は出方路VPI設定手段、7はテーブル領域状態
判定手段、8はテーブル出方路VPI書き替え手段、9
は検査用セル入力手段、10は検査用セル情報生成手
段、11は比較基準出方路VPI設定手段、そして、1
2は比較手段である。

【0007】図1の構成は、複数の入方路と複数の出方
路とを収容し、自装置内にパス検査手段を備え、(AT
クロスコネクト手段4を含むクロスコネクト装置を
示すものであって、VPI変換テーブル1は、入力した
ATMセルのVPIを変換するために、各入方路VPI
と対応させる出方路VPIの情報を保持し、方路スイッ
チ手段3は、該入力したATMセルの入方路と出方路と
の接続を切り替える。クロスコネクト手段4は、これら
VPI変換テーブル1および方路スイッチ手段3を含
み、以下に示す検査手段による検査の対象となる部分で
ある。

【0008】本発明によって、前記VPI変換テーブル
1は、前記各入方路VPI毎に、該入方路に対応する該
VPI変換テーブル1の領域が現在主信号の伝送に使用
されるべく設定されているか否かを示すトラフィックフ
ラグ2を有し、前記パス検査手段は、入方路VPI設定
手段5、出方路VPI設定手段6、テーブル領域状態判
定手段7、テーブル出方路VPI書き替え手段8、比較
基準出方路VPI設定手段11、検査用セル情報生成手
段10、および、比較手段12を有してなり、上記の入
方路VPI設定手段5は、パス検査すべき入方路VPI
を設定し、上記の出方路VPI設定手段6は、前記パス
検査すべき入方路VPIに対応して検査用に設定しよう
とする出方路VPIを設定し、上記のテーブル領域状態
判定手段7は、前記パス検査すべき入方路VPIに対応
して、前記VPI変換テーブル1に設定されている出方
路VPI、および、前記トラフィックフラグ2を読み出
して、該トラフィックフラグ2が有効か否か、および、
該VPI変換テーブル1から読み出した出方路VPI
が、前記検査用に設定しようとする出方路VPIに一致
するか否かを判定し、上記のテーブル出方路VPI書き
替え手段8は、前記トラフィックフラグ2が有効でない
ならば、前記VPI変換テーブル1の前記パス検査すべ
き入方路VPIに対応する出方路VPIの設定値を書き
替え、上記の比較基準出方路VPI設定手段11は、前
記トラフィックフラグ2が有効であって、且つ、前記V
PI変換テーブル1から読み出した出方路VPIが、前
記検査用に設定しようとする出方路VPIに一致しない
ときには、該VPI変換テーブル1から読み出した出方
路VPIを、出方路VPIの比較基準値として設定し、
前記トラフィックフラグ2が有効でないとき、或るい
は、前記VPI変換テーブル1から読み出した出方路V
PIが、前記検査用に設定しようとする出方路VPIに
一致するときには、前記出方路VPI設定手段6によっ
て設定された出方路VPIを、前記出方路VPIの比較
基準値として設定し、上記の検査用セル情報生成手段1
0は、検査用セルが含む、前記パス検査すべき入方路V
PI以外の情報を発生し、上記の検査用セル入力手段9
は、前記パス検査すべき入方路VPI、および、該入方
路VPI以外の前記情報を含む検査用セルを前記クロス
コネクト手段4に入力し、上記の比較手段12は、前記
検査用セルの入力に応じて前記クロスコネクト手段4か
ら出力されるセルの内容を、前記検査用セル情報生成手
段10が生成する情報、および、前記比較基準出方路V
PI設定手段11に設定された出方路VPIの比較基準
値と比較する。

【0009】更に、上記の方路スイッチ手段3が、前記
入力したATMセルの入方路と出方路との接続の切り替
えを指定するルーティング情報を保持するルーティング
情報保持手段を有し、上記の検査手段が、前記ルーティ
ング情報保持手段の設定内容を変更するルーティング情
報変更手段と、前記検査用セルを、前記クロスコネクト
手段4の前記複数の入方路の何れから入力するかを選択
する入力選択手段と、前記検査用セルの出力を、前記ク
ロスコネクト手段4の前記複数の出方路の何れから取り
出すかを選択する出力選択手段とを有するようにするこ
とができる。

【0010】或いは、前記ルーティング情報変更手段
が、前記複数の入方路と前記複数の出方路との対応を、
所定のタイミング毎に変更して、各入方路が全ての出方
路に接続される接続について検査されるように走査する
ルーティング情報走査手段を有し、前記検査手段が具備
する前記各手段が、前記所定のタイミングの各々におい
て、前記複数の入方路の全てに入力すべき複数の検査用
セル、および、前記複数の出方路の全てから出力される
複数の検査用セルについて前記の動作を行い、前記比較
手段12は、前記ルーティング情報変更手段による変更
に対応して、比較の基準となるセルの順序を変更するよ
うにすることができる。

【0011】

【作用】本発明によれば、前記VPI変換テーブル1
は、前記各入方路VPI毎に、該入方路に対応する該V
PI変換テーブル1の領域が現在主信号の伝送に使用さ
れるべく設定されているか否かを示すトラフィックフラ
グ2を有し、上記のテーブル領域状態判定手段7によっ
て、前記パス検査すべき入方路VPIに対応して、前記
VPI変換テーブル1に設定されている出方路VPI、
および、前記トラフィックフラグ2とを読み出して、該
トラフィックフラグ2が有効か否か、および、該VPI
変換テーブル1から読み出した出方路VPIが、前記検
査用に設定しようとする出方路VPIに一致するか否か
が判定れ、上記のテーブル出方路VPI書き替え手段
8は、前記トラフィックフラグ2が有効でないならば、
前記VPI変換テーブル1の前記パス検査すべき入方路
VPIに対応する出方路VPIの設定値を書き替え、上
記の比較基準出方路VPI設定手段11は、前記トラフ
ィックフラグ2が有効であって、且つ、前記VPI変換
テーブル1から読み出した出方路VPIが、前記検査用
に設定しようとする出方路VPIに一致しないときに
は、該VPI変換テーブル1から読み出した出方路VP
Iを、出方路VPIの比較基準値として設定し、前記ト
ラフィックフラグ2が有効でないとき、或るいは、前記
VPI変換テーブル1から読み出した出方路VPIが、
前記検査用に設定しようとする出方路VPIに一致する
ときには、前記出方路VPI設定手段6によって設定さ
た出方路VPIを、前記出方路VPIの比較基準値と
して設定するので、VPI変換テーブル1の全ての領域
について検査することができ、また、VPI変換テーブ
ル1内の現用信号のために設定されている出方路VPI
の値を変更しない範囲で、出方路VPIの値についても
自由に変更して検査することができる。

【0012】

【実施例】図2は本発明のクロスコネクト装置の実施例
の全体構成を示すものである。図2において、14はイ
ンターフェイス盤の入力側の構成、13はインターフェ
イス盤の出力側の構成、30はパス検査制御部、52は
ATMクロスコネクト部である。

【0013】インターフェイス盤14および13は、そ
れぞれ、複数の入力ポートおよび出力ポートを有し、各
ポートはパス検査制御部30からの制御によって、伝送
路側aまたはパス検査制御部30側bの何れかに接続さ
れるような切り替えスイッチを有する。ATMクロスコ
ネクト部52は、各入力ポートから入力されたATMセ
ルのVPIを変換するVPI変換部551 ,・・・55
n 、どの入力ポートから入力されたATMセルをどの出
力ポートから出力するかに関する情報を設定するルーテ
ィング情報設定部53、および、上記のルーティング情
報設定部53に設定された情報に基づいて入力されたA
TMセルのルーティングを行うクロススイッチ部54を
有する。VPI変換部551 ,・・・55n はVPI変
換テーブルを含む。また、本発明に従い、各VPI変換
テーブルは、個々の領域が現在、主信号伝送に使用中か
否かを示すトラフィックフラグを有している。

【0014】パス検査制御部30は、パス検査全体の制
御を行うCPU36、図4を参照して後により詳細に説
明するように、パス検査に必要な種々のパラメータを発
生するパラメータ発生部43、該種々のパラメータに基
づいて、パス検査用の複数のOAMセルを発生して上記
の入力側インターフェイス14に印加するセル入力部3
7、上記の種々のパラメータに基づいて、クロスコネク
ト部のVPI変換部551 ,・・・55n 内のVPI変
換テーブルにアクセスするVPI変換テーブルアクセス
部42、前記ATMクロスコネクト部52内のルーティ
ング情報設定部53に設定された情報を書き替えるルー
ティング情報制御部39、入力側および出力側インター
フェイス14,13それぞれにおける前記切り替えスイ
ッチを制御するデコーダ138,40、そして、前記セ
ル入力部37から入力してATMクロスコネクト部52
を通過した後の複数のOAMセルを、クロスコネクト部
52に異常が無いときに出力されることが予想される複
数のOAMセル(比較基準値)と比較することによりク
ロスコネクト部52の正常性を確認するセル検査部41
を有する。ここで、これらの比較基準値は、前記パラメ
ータ発生部43にて発生したパラメータに基づいて定め
られる。

【0015】図3は、図2のクロスコネクト装置におい
て、主信号の伝送の間に、上記のパス検査を行うタイミ
ングの1例を示すもので、この「パス監視」の時間に
は、図2のパス検査制御部30のデコーダ138および
40の制御によって、入力側および出力側インターフェ
イス14および13のスイッチをパス検査制御部30側
に切り替えてパス検査を行うものである。

【0016】図4は、図2の構成におけるパラメータ発
生部43の詳細構成例を示すものである。図4におい
て、60はシーケンサ、61はVPI変換テーブル読み
出し回路、62は状態判定回路、63は出方路VPI書
き替え回路、64はヘッダ部パラメータ作成回路、65
はPNパターン作成回路、66はPNパターン初期値レ
ジスタ、67は出方路パラメータ発生回路、68はOA
Mセル生成回路、69は出方路VPI比較値書き替え回
路、70はヘッダ部パラメータ比較データレジスタ、7
1はデータ部パラメータ比較データレジスタ、そして、
72は比較基準セル生成回路である。

【0017】シーケンサ60は、後述(図6)するよう
に、図2のクロスコネクト部52におけるルーティング
設定が更新される毎に、CPU36によって起動され、
システムクロックに同期して、ヘッダ部パラメータ作成
回路64、および、PNパターン作成回路65を更新さ
せる信号を出力する。ヘッダ部パラメータ作成回路64
は、例えば、先に図11を参照して説明したようなOA
Mセルのヘッダ部分のデータを発生するが、特に、その
中で、VPIについては、VPI変換テーブルの全ての
入方路VPIにわたる値、例えば、0〜4095の何れ
かの値を出力する。

【0018】PNパターン作成回路65は、先に図11
を参照して説明したようなOAMセルの情報フィールド
部分のデータを作成するためにPNパターンを発生し、
上記のシーケンサ60からの上記の更新させる信号を受
ける毎に、この値を更新する。PNパターン初期値レジ
スタ66にはパス検査動作開始時にCPU36から上記
のPNパターンの発生のための初期値が設定される。

【0019】上記のヘッダ部パラメータ作成回路64お
よびPNパターン作成回路65にて作成されたヘッダ部
および情報フィールド部分のデータは、OAMセル生成
回路68に供給されて、ここで、パス検査のためにクロ
スコネクト部52のm個の入力ポートに入力すべき個々
のOAMセルHP(i)(ここで、i=1〜m、mはク
ロスコネクト部52の入力ポートの数に対応する)が生
成される。また、これらのヘッダ部および情報フィール
ド部分のデータは、クロスコネクト部52を通過した後
のOAMセルとの比較のための基準値として、ヘッダ部
パラメータ比較データレジスタ70、および、データ部
パラメータ比較データレジスタ71に、それぞれ、書き
込まれ、更に、比較基準セル生成回路72にて比較基準
セルが生成される。但し、後述するように、ヘッダ部パ
ラメータ比較データレジスタ70の内容は、本発明に従
い、出方路VPI比較値書き替え回路69によって書き
替えられることがある。

【0020】上記のヘッダ部パラメータ作成回路64に
おいて発生される入方路VPIの値は、VPI変換テー
ブル読み出し回路61にも供給され、ここで、VPI変
換テーブル読み出し回路61は、上記の入方路VPIの
値に対応してクロスコネクト部52内のVPI変換テー
ブルに設定されているトラフィックフラグを読み出す。
このトラフィックフラグは状態判定回路62に供給さ
れ、状態判定回路62において、トラフィックフラグが
有効でない(対応する入方路VPIの領域が使用されて
いない)と判定されると、出方路VPI書き替え回路6
3を起動する。尚、状態判定回路62の制御による上記
の動作の手順は図5に示されており、上記の読み出しは
ステップ82、トラフィックフラグの有効か否かの判定
はステップ83に対応する。

【0021】ここで、出方路パラメータ発生回路67
は、上記のヘッダパラメータ作成回路64から該回路6
4にて発生した入方路VPI値を供給され、これに対応
するパス検査用の出方路VPI値C(i)(パス検査時
にVPI変換テーブルにて上記の入方路VPIから変換
されるべきVPIの値、ここで、i(i=1〜m)は上
記のOAMセルHP(i)のiに対応する)を発生す
る。そして、出方路VPI書き替え回路63は、上記の
トラフィックフラグが有効でないとの判定による状態判
定回路62からの起動に応じて、クロスコネクト部52
のVPI変換テーブルの、上記の入方路VPIに対応す
る出方路VPIの値を、上記の出方路パラメータ発生回
路67が発生する出方路VPIに書き替える(図5、ス
テップ84)。そして、図5のステップ88に進んで、
上記のOAMセル生成回路68の出力は、後述する図7
のセル入力部37のレジスタ37bに入力される。

【0022】また、上記の状態判定回路62は、上記の
VPI変換テーブルから読み出したトラフィックフラグ
が有効であると判定されたときには、上記のVPI変換
テーブル読み出し回路61を介して、上記のVPI変換
テーブルにおいて上記の入方路VPIに対応して設定さ
れている出方路VPIを読み出す(ステップ85)。そ
して、この読み出した出方路VPIの値と、上記の出方
路パラメータ発生回路67にて発生した出方路VPIの
値とを比較する(ステップ86)。そして、もし、これ
らが一致していれば、図5のステップ88に進んで、上
記のOAMセル生成回路68の出力は、後述する図7の
セル入力部37のレジスタ37bに入力される。もし、
上記のVPI変換テーブルから読み出した出方路VPI
の値と、上記の出方路パラメータ発生回路67にて発生
した出方路VPIの値とが一致していなければ、本発明
に従い、出方路VPI比較値書き替え回路69を起動し
て、前述のように、ヘッダ部パラメータ比較データレジ
スタ70の内容を、上記のVPI変換テーブルから読み
出した出方路VPIの値によって書き替える(図5、ス
テップ87)。すなわち、比較の基準となる出方路VP
Iの値を、クロスコネクト部52のVPI変換テーブル
に現用信号用に設定してある出方路VPIの値に合わせ
るように書き替える。そして、図5のステップ88に進
んで、上記のOAMセル生成回路68の出力は、後述す
る図7のセル入力部37のレジスタ37bに入力され
る。

【0023】図6は、本発明の実施例において行われる
複数のパス検査サイクルの各々における入力ポート(パ
ス検査用セルの発生点)と出力ポート(パス検査用セル
の検出点)との対応関係を示すものである。図6におい
て、T1,T2,T3,・・・Tm−1,Tm,Tm+
1・・・は、パス検査サイクルを示す。図6に示されて
いるように、各パス検査サイクル毎に、入力ポート(パ
ス検査用セルの発生点)と出力ポート(パス検査用セル
の検出点)との対応が循環的にシフトされる。

【0024】図7は、図2のセル入力部37の構成例を
示すものである。図7において、37aはデコーダ、3
7bはレジスタ、36aはデータバス、そして、36b
はアドレスバスである。前述の図5のステップ88にお
いては、CPU36は、図4のOAMセル生成回路68
の出力HP(i)(i=1〜m)をデータバス36aを
介して順次レジスタ37bの対応するアドレスに書き込
む。このとき、レジスタ37bのアドレスは、アドレス
バス36bおよびデコーダ37aを介してレジスタ37
bに印加される。レジスタ37bの各アドレスに書き込
まれたOAMセルは、前記入力側インターフェイス14
(図2)の複数の入力ポートからクロスコネクト部52
に入力される。

【0025】図8は、図2のルーティング情報制御部3
9の構成例を示すものである。図8において、39aは
デコーダ、39bおよび39cはレジスタ、39eはバ
レルシフト回路、そして、39dはカウンタである。レ
ジスタ39bおよび39cには、CPU36からデータ
バス36aを介して、それぞれ入方路IP1,IP2 ・・
・IPn 、および、出方路OP1,OP2 ・・・OPn
示すデータが書き込まれる。レジスタ39cの複数の出
力は、バレルシフト回路39eにて、各パス検査サイク
ル毎に、図6に示されているように、循環的にシフトさ
れる。このシフトされたレジスタ39cの出力OPj
(j=1〜m)(バレルシフト回路39eの出力)は、
レジスタ39bの出力の対応するものIPiと共に、ク
ロスコネクト部52における、入方路IPi→出方路O
Pjの接続を示す。すなわち、例えば、(IP1,IP2
・・・IPn )=(1,0,・・・0)、および、(O
1,OP2 ・・・OPn )=(1,0,0,・・・0,
0)とすると、パス検査サイクルT1においては、バレ
ルシフト回路39eの出力は、(1,0,0,・・・
0,0)、T2においては、バレルシフト回路39eの
出力は、(0,0,0,・・・0,1)、T3において
は、バレルシフト回路39eの出力は、(0,0,0,
・・・1,0)、・・・Tm−1においては、バレルシ
フト回路39eの出力は、(0,0,1,・・・0,
0)、Tmにおいては、バレルシフト回路39eの出力
は、(0,1,0,・・・0,0)、Tm+1において
は、バレルシフト回路39eの出力は、(1,0,0,
・・・0,0)等となることにより、この対応情報を、
クロスコネクト部52のルーティング情報設定部53
に、各パス検査サイクル毎に設定することにより図6の
ような入力ポートと出力ポートとの対応関係が得られ
る。尚、バレルシフト回路39eにおけるシフト制御
は、パス検査サイクル毎にインクリメントされるカウン
タ39dの出力による。図8において、c+1は、CP
U36からパス検査サイクル毎に供給されるインクリメ
ント信号である。

【0026】図9は、図2のセル検査部41の構成例を
示すものである。図9において、41aはラッチ回路、
41bおよび41dはデータマルチプレクサ、41cは
比較回路、41eはデコーダ、41fはレジスタ回路、
41gはカウンタ、41hはバレルシフト回路、そし
て、41iはAND回路である。図5の前記ステップ8
8においては、また、レジスタ41fのそれぞれ対応す
るアドレスには、CPU36によって、データバス36
aを介して、図4の前記比較基準セル生成回路72の出
力が順次書き込まれる。このときも、上記のアドレス
は、CPU36によってアドレスバス36bおよびデコ
ーダ41eを介して印加される。レジスタ41fのm個
の出力は、パラレルに、バレルシフト回路41hに印加
される。バレルシフト回路41hは、レジスタ41fの
m個の出力に対して、図8の前記バレルシフト回路39
eと同期して同様のシフトを与えるように、カウンタ4
1gのカウントによって制御され、カウンタ41gのカ
ウントは、図8のカウンタ39dと同じく、CPU36
からパス検査サイクル毎に供給されるインクリメント信
号c+1によってインクリメントされる。バレルシフト
回路41hの出力は、パラレルにデータマルチプレクサ
41dに印加され、データマルチプレクサ41dは、C
PU36から供給されるSCAN信号によって、バレル
シフト回路41hの出力を順に選択して、比較回路41
cに比較基準値として供給する。

【0027】ラッチ回路41aには、前記出力インター
フェイス13のm個の出力(図2および9ではHP′
(i),i=1〜m示されている)がパラレルにラッ
チされる。ラッチ回路41aのパラレル出力は、データ
マルチプレクサ41bに印加され、データマルチプレク
サは、CPU36から供給される上記のSCAN信号に
よって、ラッチ回路41aの出力を順に選択して、比較
回路41cに検査対象値として供給する。尚、このSC
AN信号は、ラッチ回路41aに出力インターフェイス
13のm個の出力(図2および9ではHP′(i),i
=1〜m示されている)が全てラッチされたタイミン
グをAND回路41iを介してCPU36が認識するこ
とにより、CPU36から送られる。

【0028】上記の比較に対応する比較回路41cの出
力は、順次、データバス36aを介してCPU36に転
送され、全てのポートについて、その正常性が確認され
る。図10は、以上説明した本発明の実施例の構成にお
けるパス検査の全体シーケンス図である。図10のに
おいては、図2のパラメータ発生部43において、入方
路VPI、出方路VPI、および、PNパターンの初期
値が設定されて、検査用OAMセルの生成(α)が開始
され、においては、本発明によるVPI変換テーブル
へのアクセスおよびアクセス結果による判定制御(β)
が開始され、更に、において、比較基準セルの生成
(γ)が開始される。ヘッダ部H(T1)、情報フィー
ルドP(T1)を含む検査用OAMセルが生成(α)さ
れると、システムクロックT1に同期して、検査用OA
Mセルが入力側インターフェイス14を介してクロスコ
ネクト部52に入力され、このOAMセルがクロスコネ
クト部52中を流れる(x)。このOAMセルは、クロ
スコネクト部52中では、上記の判定制御(β)に基づ
いて設定されているVPI変換テーブルを用いて変換さ
れ、出力HP′(T1)として、出力側インターフェイ
ス13から出力されて、上記の生成(γ)された比較基
準セルと比較される。比較結果は、CPUへ転送される
(δ)。

【0029】以下、システムクロック毎に比較基準セル
の配列がシフトされて(γ′)比較および比較結果のC
PUへの転送が繰り返される(δ)。

【0030】

【発明の効果】以上説明したように、本発明のクロスコ
ネクト装置によれば、VPI変換テーブルにおいて、実
際に現用信号のATMセルのVPI変換に使用する主信
号設定領域の正常性についても検査することが出来ると
いう効果がある。

【図面の簡単な説明】

【図1】本発明の基本構成を示す図である。

【図2】本発明のクロスコネクト装置の実施例の全体構
成を示す図である。

【図3】図2のクロスコネクト装置において、主信号の
伝送の間に、パス検査を行うタイミングの1例を示す図
である。

【図4】図2の構成におけるパラメータ発生部43の詳
細構成例を示す図である。

【図5】状態判定回路62の制御による動作の手順を示
す図である。

【図6】本発明の実施例において行われる複数のパス検
査サイクルの各々における入力ポート(パス検査用セル
の発生点)と出力ポート(パス検査用セルの検出点)と
の対応関係を示す図である。

【図7】図2のセル入力部37の構成例を示す図であ
る。

【図8】図2のルーティング情報制御部39の構成例を
示す図である。

【図9】図2のセル検査部41の構成例を示す図であ
る。

【図10】本発明の実施例の構成におけるパス検査の全
体シーケンス図である。

【図11】装置内パス監視用のOAMセルフォーマット
の1例を示す図である。

【図12】装置内パス監視用のOAMセルフォーマット
をクロスコネクト装置に入力することによる、クロスコ
ネクト装置の正常性の検査の手順の概略を示す図であ
る。

【図13】従来の、クロスコネクト装置のVPI変換テ
ーブルにおいて、主信号設定領域と、パス監視用テーブ
ル領域とに予め分けた構成を示す図である。

【符号の説明】

1…VPI変換テーブル 2…トラフィックフラグ 3…方路スイッチ手段 4…クロスコネクト手段 5…入方路VPI設定手段 6…出方路VPI設定手段 7…テーブル領域状態判定手段 8…テーブル出方路VPI書き替え手段 9…検査用セル入力手段 10…検査用セル情報生成手段 11…比較基準出方路VPI設定手段 12…比較手段 13…出力側インターフェイス盤 14…入力側インターフェイス盤 30…パス検査制御部 36…CPU 36a…データバス 36b…アドレスバス 37…セル入力部 37a…デコーダ 37b…レジスタ 138,40…デコーダ 39…ルーティング情報制御部 39a…デコーダ 39b,39c…レジスタ 39e…バレルシフト回路 39d…カウンタ 41…セル検査部 41a…ラッチ回路 41b,41d…データマルチプレクサ 41c…比較回路 41e…デコーダ 41f…レジスタ回路 41g…カウンタ 41h…バレルシフト回路 41i…AND回路 42…VPI変換テーブルアクセス部 52…ATMクロスコネクト部 53…ルーティング情報設定部 54…クロススイッチ部 551 ,・・・55n …VPI変換部 60…シーケンサ 61…VPI変換テーブル読み出し回路 62…状態判定回路 63…出方路VPI書き替え回路 64…ヘッダ部パラメータ作成回路 65…PNパターン作成回路 66…PNパターン初期値レジスタ 67…出方路パラメータ発生回路 68…OAMセル生成回路 69…出方路VPI比較値書き替え回路 70…ヘッダ部パラメータ比較データレジスタ 71…データ部パラメータ比較データレジスタ 72…比較基準セル生成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平2−113743(JP,A) 特開 平4−284754(JP,A) 特開 平4−237237(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 H04L 12/56 H04L 12/24 H04L 12/26

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 ATMクロスコネクト装置に入力される
    ATMセルのVPIを変換するために各入方路VPIと
    対応させて出方路VPIの情報を保持するVPI変換テ
    ーブル(1)を使用するVPI変換機能の正常性を検査
    する方法において、 特定の入方路VPIを有するパス検査用セルを前記AT
    Mクロスコネクト装置に入力する入力ステップと、 前記VPI変換テーブル(1)において、前記特定の入
    方路VPIに対して、特定の検査用出方路VPIを設定
    するテーブル設定ステップと、 前記ATMクロスコネクト装置にて正常にVPI変換さ
    れたとき前記パス検査用セルが含むべき出方路VPIの
    比較基準情報として、前記特定の検査用出方路VPIを
    設定する比較基準設定ステップと、 前記ATMクロスコネクト装置を通って出力された前記
    パス検査用セルを、前記比較基準情報と比較する比較ス
    テップとを有し、 前記VPI変換テーブル(1)は、前記各入方路VPI
    毎に、該入方路に対応する該VPI変換テーブル(1)
    の領域が現在主信号の伝送に使用されるべく設定されて
    いるか否かを示すトラフィックフラグ(2)を有し、 前記方法は、更に、 前記特定の入方路VPIに対応して、前記VPI変換テ
    ーブル(1)に既に設定されている出方路VPI、およ
    び、前記トラフィックフラグ(2)とを読み出す既設定
    情報読み出しステップと、 前記読み出したトラフィックフラグ(2)が有効か否
    か、および、前記VPI変換テーブル(1)から読み出
    した出方路VPIが、前記特定の検査用出方路VPIに
    一致するか否かを判定する判定ステップと、 前記トラフィックフラグ(2)が有効であって、且つ、
    前記読み出した出方路VPIが前記特定の検査用出方路
    VPIに一致しないときには、前記比較基準設定ステッ
    プにおいて、前記特定の検査用出方路VPIの代わりに
    前記読み出した出方路VPIを、前記比較基準情報とし
    て設定することを特徴とする方法。
  2. 【請求項2】 ATMクロスコネクト装置に入力される
    ATMセルのVPI を変換するために各入方路VPIと
    対応させて出方路VPIの情報を保持するVPI変換テ
    ーブル(1)を使用するVPI変換機能の正常性を検査
    するための装置において、 特定の入方路VPIを有するパス検査用セルを前記AT
    Mクロスコネクト装置に入力する入力手段(5,9)
    と、 前記VPI変換テーブル(1)において、前記特定の入
    方路VPIに対して、特定の検査用出方路VPIを設定
    するテーブル設定手段(6,8)と、 前記ATMクロスコネクト装置にて正常にVPI変換さ
    れたとき前記パス検査用セルが含むべき出方路VPIの
    比較基準情報として、前記特定の検査用出方路VPIを
    設定する比較基準設定手段(11)と、 前記ATMクロスコネクト装置を通って出力された前記
    パス検査用セルを、前記比較基準情報と比較する比較手
    段(12)とを有し、 前記VPI変換テーブル(1)は、前記各入方路VPI
    毎に、該入方路に対応する該VPI変換テーブル(1)
    の領域が現在主信号の伝送に使用されるべく設定されて
    いるか否かを示すトラフィックフラグ(2)を有し、 前記装置は、更に 前記特定の入方路VPIに対応して、
    前記VPI変換テーブル(1)に既に設定されている出
    方路VPI、および、前記トラフィックフラグ(2)と
    を読み出す既設定情報読み出して、前記読み出したトラ
    フィックフラグ(2)が有効か否か、および、前記VP
    I変換テーブル(1)から読み出した出方路VPIが、
    前記特定の検査用出方路VPIに一致するか否かを判定
    する判定手段(7)を有し、 前記比較基準設定手段(11)は、前記トラフィックフ
    ラグ(2)が有効であって、且つ、前記読み出した出方
    路VPIが前記特定の検査用出方路VPIに一致しない
    ときには、前記特定の検査用出方路VPIの代わりに前
    記読み出した出方路VPIを、前記比較基準情報として
    設定することを特徴とする装置。
  3. 【請求項3】 複数の入方路と複数の出方路とを収容
    し、 入力したATMセルのVPIを変換するために、各入方
    路VPIと対応させ出方路VPIの情報を保持するV
    PI変換テーブル(1)と、 該入力したATMセルの入方路と出方路との接続を切り
    替える方路スイッチ手段(3)とを有するクロスコネク
    ト手段(4)と、 自装置内にパス検査手段を備えるATMクロスコネクト
    装置において、 前記VPI変換テーブル(1)は、前記各入方路VPI
    毎に、該入方路に対応する該VPI変換テーブル(1)
    の領域が現在主信号の伝送に使用されるべく設定されて
    いるか否かを示すトラフィックフラグ(2)を有し、 前記パス検査手段は、 パス検査すべき入方路VPIを設定する入方路VPI設
    定手段(5)と、 前記パス検査すべき入方路VPIに対応して検査用に設
    定しようとする出方路VPIを設定する出方路VPI設
    定手段(6)と、 前記パス検査すべき入方路VPIに対応して、前記VP
    I変換テーブル(1)に設定されている出方路VPI、
    および、前記トラフィックフラグ(2)とを読み出し
    て、該トラフィックフラグ(2)が有効か否か、およ
    び、該VPI変換テーブル(1)から読み出した出方路
    VPIが、前記検査用に設定しようとする出方路VPI
    に一致するか否かを判定するテーブル領域状態判定手段
    (7)と、 前記トラフィックフラグ(2)が有効でないならば、前
    記VPI変換テーブル(1)の前記パス検査すべき入方
    路VPIに対応する出方路VPIの設定値を書き替える
    テーブル出方路VPI書き替え手段(8)と、 前記トラフィックフラグ(2)が有効であって、且つ、
    前記VPI変換テーブル(1)から読み出した出方路V
    PIが、前記検査用に設定しようとする出方路VPIに
    一致しないときには、該VPI変換テーブル(1)から
    読み出した出方路VPIを、出方路VPIの比較基準値
    として設定し、前記トラフィックフラグ(2)が有効で
    ないとき、或るいは、前記VPI変換テーブル(1)か
    ら読み出した出方路VPIが、前記検査用に設定しよう
    とする出方路VPIに一致するときには、前記出方路
    PI設定手段によって設定された出方路VPI
    を、前記出方路VPIの比較基準値として設定する比較
    基準出方路VPI設定手段(11)と、 検査用セルが含む、前記パス検査すべき入方路VPI以
    外の情報を発生する検査用セル情報生成手段(10)
    と、 前記パス検査すべき入方路VPI、および、該入方路V
    PI以外の前記情報を含む検査用セルを前記クロスコネ
    クト手段(4)に入力する検査用セル入力手段(9)
    と、 前記検査用セルの入力に応じて前記クロスコネクト手段
    (4)から出力されるセルの内容を、前記検査用セル情
    報生成手段(10)が生成する情報、および、前記比較
    基準出方路VPI設定手段(11)に設定された出方路
    VPIの比較基準値と比較する比較手段(12)とを有
    することを特徴とするクロスコネクト装置。
  4. 【請求項4】 前記方路スイッチ手段(3)は、前記入
    力したATMセルの入方路と出方路との接続の切り替え
    を指定するルーティング情報を保持するルーティング情
    報保持手段を有し、 前記パス検査手段は、 前記ルーティング情報保持手段の設定内容を変更するル
    ーティング情報変更手段と、 前記検査用セルを、前記クロスコネクト手段(4)の前
    記複数の入方路の何れから入力するかを選択する入力選
    択手段と、 前記検査用セルの出力を、前記クロスコネクト手段
    (4)の前記複数の出方路の何れから取り出すかを選択
    する出力選択手段とを有する請求項3に記載のクロスコ
    ネクト装置。
  5. 【請求項5】 前記ルーティング情報変更手段は、前記
    複数の入方路と前記複数の出方路との対応を、所定のタ
    イミング毎に変更して、各入方路が全ての出方路に接続
    される接続について検査されるように走査するルーティ
    ング情報走査手段を有し、 前記パス検査手段が具備する前記入方路VPI設定手段
    (5)、出方路VPI設定手段(6)、テーブル領域状
    態判定手段(7)、テーブル出方路VPI書き替え手段
    (8)、比較基準出方路VPI設定手段(11)、検査
    用セル情報生成手段(10)、検査用セル入力手段
    (9)、および比較手段(12)は、前記所定のタイミ
    ングの各々において、前記複数の入方路の全てに入力す
    べき複数の検査用セル、および、前記複数の出方路の全
    てから出力される複数の検査用セルについてそれぞれ前
    記入方路VPI設定動作、出方路VPI設定動作、判定
    動作、書き替え動作、出方路VPI設定動作、発生動
    作、入力動作、および比較動作を行い、 前記比較手段(12)は、前記ルーティング情報変更手
    段による変更に対応して、比較の基準となるセルの順序
    を変更する請求項4に記載のクロスコネクト装置。
JP14610991A 1991-06-18 1991-06-18 Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置 Expired - Fee Related JP3074573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14610991A JP3074573B2 (ja) 1991-06-18 1991-06-18 Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14610991A JP3074573B2 (ja) 1991-06-18 1991-06-18 Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置
CA002071258A CA2071258C (en) 1991-06-18 1992-06-15 System for monitoring normality of operation of atm cross-connecting apparatus
DE69218056A DE69218056D1 (de) 1991-06-18 1992-06-17 System zur Überwachung der Normalität des Betriebes einer ATM-Querverbindungseinrichtung
DE69218056T DE69218056T2 (de) 1991-06-18 1992-06-17 System zur Überwachung der Normalität des Betriebes einer ATM-Querverbindungseinrichtung
EP92110248A EP0523386B1 (en) 1991-06-18 1992-06-17 System for monitoring normality of operation of ATM cross-connecting apparatus
US07/900,957 US5280469A (en) 1991-06-18 1992-06-18 System for monitoring normality of operation of ATM cross-connecting apparatus

Publications (2)

Publication Number Publication Date
JPH04369945A JPH04369945A (en) 1992-12-22
JP3074573B2 true JP3074573B2 (ja) 2000-08-07

Family

ID=15400358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14610991A Expired - Fee Related JP3074573B2 (ja) 1991-06-18 1991-06-18 Vpi変換機能検査のための方法および装置、並びに、該装置を具備するatmクロスコネクト装置

Country Status (5)

Country Link
US (1) US5280469A (ja)
EP (1) EP0523386B1 (ja)
JP (1) JP3074573B2 (ja)
CA (1) CA2071258C (ja)
DE (2) DE69218056D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025068B2 (ja) * 1991-09-12 2000-03-27 富士通株式会社 Atmスイッチのパス試験方式
US5390163A (en) * 1992-09-09 1995-02-14 Nec Corporation Data exchange capable of minimizing loss of a data block
JPH0774749A (ja) * 1993-09-01 1995-03-17 Hitachi Ltd スイッチングシステム
DE69637139T2 (de) * 1995-11-17 2008-02-28 Telecommunications Techniques Corp. Instrument zum testen und messen von virtuellen verbindungen in einem atm netzwerk
US5850395A (en) * 1995-07-19 1998-12-15 Fujitsu Network Communications, Inc. Asynchronous transfer mode based service consolidation switch
EP0873611A1 (en) * 1995-09-14 1998-10-28 Fujitsu Limited Transmitter controlled flow control for buffer allocation in wide area atm networks
US5764626A (en) * 1995-11-17 1998-06-09 Telecommunications Techniques Corporation Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections
KR0164106B1 (ko) * 1995-12-26 1998-12-01 양승택 에이티엠 가상 경로 교환 시스템에서 예약형 가상 경로 제어를 위한 발신 및 착신 처리 방법
US5991298A (en) * 1996-01-16 1999-11-23 Fujitsu Network Communications, Inc. Reliable and flexible multicast mechanism for ATM networks
US5781547A (en) * 1996-02-29 1998-07-14 Motorola, Inc. Router and method for use in a communication system
US5822304A (en) * 1996-03-22 1998-10-13 Hewlett-Packard Company Scanning for active ATM virtual channel/virtual path identifiers
KR100204029B1 (ko) * 1996-06-19 1999-06-15 이계철 비동기전달모드 교환 시스템에서 연결 식별자 할당방법
US5748905A (en) * 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
EP0836306B1 (en) * 1996-10-10 2012-07-04 Hewlett-Packard Company (a Delaware Corporation) System providing for multiple virtual circuits between two network entities
JP3482996B2 (ja) * 1999-12-03 2004-01-06 日本電気株式会社 Atmスイッチ
US6643257B1 (en) 2000-01-04 2003-11-04 International Business Machines Corporation Verifying performance of a buffering and selection network device
US6694382B1 (en) * 2000-08-21 2004-02-17 Rockwell Collins, Inc. Flexible I/O subsystem architecture and associated test capability
JP4650552B2 (ja) * 2008-10-14 2011-03-16 ソニー株式会社 電子機器、コンテンツ推薦方法及びプログラム
JP6409772B2 (ja) * 2013-07-11 2018-10-24 日本電気株式会社 通信システム、サービングゲートウェイ、その通信方法および基地局

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2442563B1 (ja) * 1978-11-22 1982-04-02 Materiel Telephonique
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社リンク セル・スイッチング・システム
JP2737215B2 (ja) * 1989-03-14 1998-04-08 富士通株式会社 データ転送方式
JPH03104451A (en) * 1989-09-19 1991-05-01 Fujitsu Ltd Route changeover system for multi-stage link exchange system
NL8902504A (nl) * 1989-10-09 1991-05-01 Nederland Ptt Methode voor het bewaken van een transmissiesysteem dat een meervoud van virtuele, asynchroon tijdverdeelde transmissiekanalen omvat via welke een datastroom kan worden overgedragen.
JP2581249B2 (ja) * 1990-03-13 1997-02-12 日本電気株式会社 クロスコネクト網構成方法
DE59010651D1 (de) * 1990-08-08 1997-03-27 Siemens Ag Verfahren und Schaltungsanordnung zum Ermitteln der Güte von über eine ATM-Vermittlungseinrichtung verlaufenden virtuellen Verbindungen
EP0484943A3 (en) * 1990-11-09 1995-09-27 Fujitsu Ltd Method for restructuring communications network based on asynchronous transfer mode in case of failure

Also Published As

Publication number Publication date
DE69218056T2 (de) 1997-07-31
EP0523386A1 (en) 1993-01-20
EP0523386B1 (en) 1997-03-12
CA2071258C (en) 1997-09-30
JPH04369945A (en) 1992-12-22
US5280469A (en) 1994-01-18
CA2071258A1 (en) 1992-12-19
DE69218056D1 (de) 1997-04-17

Similar Documents

Publication Publication Date Title
US6269081B1 (en) Communications system for receiving and transmitting data cells
EP0715470B1 (en) System for supplying a plurality of ATM cells
CA2171366C (en) Atm bus system
US6424662B1 (en) Router apparatus using ATM switch
EP0474429B1 (en) An asynchronous transfer mode switching arrangement providing broadcast transmission
US6023455A (en) Loopback cell control system
JP3069389B2 (ja) Atmセル誤り処理システム
EP2109249A2 (en) Fibre channel fabric
US5805571A (en) Dynamic communication line analyzer apparatus and method
US7065268B2 (en) Link discovery and verification procedure using loopback
US6862699B2 (en) Apparatus for testing functions of communication apparatus
US5610913A (en) Switching equipment for performing a switching operation for a high-speed packet in broadband Integrated Services Digital Network
US5805568A (en) Add/drop multiplexer for supporting fixed length cell
US6222845B1 (en) System and method for providing unitary virtual circuit in digital network having communication links of diverse service types
EP1081982A2 (en) Connection verification in optical cross-connect arrangements
EP0700229B1 (en) Connectionless communications system, test method, and intra-station control system
US6487169B1 (en) Cell switch module with unit cell switching function
JP2686872B2 (ja) ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法
US5577037A (en) Method of processing inclusively STM signals and ATM signals and switching system employing the same
US5761191A (en) Statistics collection for ATM networks
EP1222507B1 (en) A method and system for software updating
JP2501294B2 (ja) コンピュ―タ・ネットワ―ク通信
CN1099793C (zh) 实现用于异步传输方式(atm)网络的环回测试的带外控制
EP0600683A2 (en) Packet network interface
JP3369133B2 (ja) 共通メモリスイッチにおけるセルグループ処理装置及びその方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418

LAPS Cancellation because of no payment of annual fees