JPH06276214A - Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム - Google Patents
Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステムInfo
- Publication number
- JPH06276214A JPH06276214A JP5894293A JP5894293A JPH06276214A JP H06276214 A JPH06276214 A JP H06276214A JP 5894293 A JP5894293 A JP 5894293A JP 5894293 A JP5894293 A JP 5894293A JP H06276214 A JPH06276214 A JP H06276214A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- output
- atm
- stm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 8
- 239000000203 mixture Substances 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 267
- 238000012545 processing Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6402—Hybrid switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/108—ATM switching elements using shared central buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0005—Switching elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 単一のスイッチでＳＴＭ信号とＡＴＭ信号の
両者を扱うことのできるスイッチング方式を提供する。 【構成】 入力信号をスイッチングのために一時蓄積す
るデータメモリのアドレスが、ＳＴＭ信号とＡＴＭ信号
とでは異なるようにする。かつ、ＳＴＭ信号に与えるア
ドレスは、メモリ（アドレスコントロールメモリ）に登
録し、これを周期的にＳＴＭ信号に与える。ＡＴＭ信号
に与えるアドレスは、未使用のアドレスをメモリ（空き
アドレスＦＩＦＯメモリ）に格納し、ＡＴＭ信号を前記
データメモリに記憶する際には、前記空きアドレスＦＩ
ＦＯメモリから未使用のアドレスを読み出し、これを巡
回して利用する。 【効果】 同一のスイッチでＳＴＭ信号とＡＴＭ信号の
2種類を扱うことができるため、ＳＴＭ信号とＡＴＭ信
号が混在する箇所においてコストを削減できる。
両者を扱うことのできるスイッチング方式を提供する。 【構成】 入力信号をスイッチングのために一時蓄積す
るデータメモリのアドレスが、ＳＴＭ信号とＡＴＭ信号
とでは異なるようにする。かつ、ＳＴＭ信号に与えるア
ドレスは、メモリ（アドレスコントロールメモリ）に登
録し、これを周期的にＳＴＭ信号に与える。ＡＴＭ信号
に与えるアドレスは、未使用のアドレスをメモリ（空き
アドレスＦＩＦＯメモリ）に格納し、ＡＴＭ信号を前記
データメモリに記憶する際には、前記空きアドレスＦＩ
ＦＯメモリから未使用のアドレスを読み出し、これを巡
回して利用する。 【効果】 同一のスイッチでＳＴＭ信号とＡＴＭ信号の
2種類を扱うことができるため、ＳＴＭ信号とＡＴＭ信
号が混在する箇所においてコストを削減できる。
Description
【０００１】
【産業上の利用分野】本発明は、同期転送モード（ＳＴ
Ｍ（Synchronous Transfer Mode））信号と非同期転送
モードＡＴＭ（Asynchronous Transfer Mode）信号を交
換する伝送装置または交換機に係り、特にＳＴＭ信号と
ＡＴＭ信号の混在処理方法およびスイッチシステムに関
する。
Ｍ（Synchronous Transfer Mode））信号と非同期転送
モードＡＴＭ（Asynchronous Transfer Mode）信号を交
換する伝送装置または交換機に係り、特にＳＴＭ信号と
ＡＴＭ信号の混在処理方法およびスイッチシステムに関
する。
【０００２】
【従来の技術】従来、この種の技術としては例えば、B.
Pauwelsらによる論文"APPLICATION OFTHE MULTIPATH SE
LF-ROUTING SWITCH IN A COMBINED STM/ATM CROSS-CONN
ECT SYSTEM", ISS '92,October 1992, Vol. 1, C3.1に
みられるように、ＳＴＭ信号を一旦パケット化し、ＡＴ
Ｍ信号と同様に処理する方式がある。この方式によるス
イッチの構成を図１７に示す。図１７に示すように、こ
の方式においては、ＳＴＭ受信インターフェース部30-1
〜30-2において受信したＳＴＭ信号をパケット化部41-1
〜41-2において一旦パケット化する。パケット化に際し
てスイッチングに必要な情報をヘッダとして付加する。
また、ＡＴＭ受信インターフェース部32-1〜32-2におい
てもＡＴＭ信号に対してスイッチングに必要な情報をヘ
ッダに付加する。スイッチ部40は、それぞれのヘッダに
書かれている情報に従って、前記パケット化されたＳＴ
Ｍ信号とＡＴＭ信号のスイッチングを行う。その後、Ｓ
ＴＭ信号は、非パケット化部42-1〜42-2において元の信
号形態に復元され、ＳＴＭ送信インターフェース部31-1
〜31-2を経由して出力ハイウェイに出力される。ＡＴＭ
信号は、スイッチング後にＡＴＭ送信インターフェース
部33-1〜33-2に出力されてから出力ハイウェイに出力さ
れる。
Pauwelsらによる論文"APPLICATION OFTHE MULTIPATH SE
LF-ROUTING SWITCH IN A COMBINED STM/ATM CROSS-CONN
ECT SYSTEM", ISS '92,October 1992, Vol. 1, C3.1に
みられるように、ＳＴＭ信号を一旦パケット化し、ＡＴ
Ｍ信号と同様に処理する方式がある。この方式によるス
イッチの構成を図１７に示す。図１７に示すように、こ
の方式においては、ＳＴＭ受信インターフェース部30-1
〜30-2において受信したＳＴＭ信号をパケット化部41-1
〜41-2において一旦パケット化する。パケット化に際し
てスイッチングに必要な情報をヘッダとして付加する。
また、ＡＴＭ受信インターフェース部32-1〜32-2におい
てもＡＴＭ信号に対してスイッチングに必要な情報をヘ
ッダに付加する。スイッチ部40は、それぞれのヘッダに
書かれている情報に従って、前記パケット化されたＳＴ
Ｍ信号とＡＴＭ信号のスイッチングを行う。その後、Ｓ
ＴＭ信号は、非パケット化部42-1〜42-2において元の信
号形態に復元され、ＳＴＭ送信インターフェース部31-1
〜31-2を経由して出力ハイウェイに出力される。ＡＴＭ
信号は、スイッチング後にＡＴＭ送信インターフェース
部33-1〜33-2に出力されてから出力ハイウェイに出力さ
れる。
【０００３】このようにして、ＳＴＭ信号をＡＴＭ信号
と同様に処理することにより、ＳＴＭ信号とＡＴＭ信号
の混在スイッチングを実現している。
と同様に処理することにより、ＳＴＭ信号とＡＴＭ信号
の混在スイッチングを実現している。
【０００４】
【発明が解決しようとする課題】上記従来の技術では、
ＳＴＭ信号をパケット化するために一旦蓄積する。この
ため、遅延が増大する。また、ＳＴＭ信号をパケット化
して交換する場合、ＳＴＭ信号がスイッチ部において廃
棄される可能性がある。つまり、ＳＴＭ信号を交換する
場合、スイッチの入力側と出力側のハイウェイにタイム
スロットを確保し、かつ、スイッチのデータメモリ内に
該ＳＴＭ信号を格納するための領域（アドレス）を確保
する必要が有るが、上記従来の技術ではこの条件を満た
すことはできない。
ＳＴＭ信号をパケット化するために一旦蓄積する。この
ため、遅延が増大する。また、ＳＴＭ信号をパケット化
して交換する場合、ＳＴＭ信号がスイッチ部において廃
棄される可能性がある。つまり、ＳＴＭ信号を交換する
場合、スイッチの入力側と出力側のハイウェイにタイム
スロットを確保し、かつ、スイッチのデータメモリ内に
該ＳＴＭ信号を格納するための領域（アドレス）を確保
する必要が有るが、上記従来の技術ではこの条件を満た
すことはできない。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、入力信号を一時蓄積するデータメモリの
アドレスが、ＳＴＭ信号とＡＴＭ信号とでは異なるよう
にする。かつ、ＳＴＭ信号に与えるアドレスはメモリに
登録し、これを周期的にＳＴＭ信号に与える。ＡＴＭ信
号に与えるアドレスは、データメモリのアドレスのうち
ＳＴＭ信号に与えたアドレス（前記メモリに登録したア
ドレス）以外のアドレスをメモリ（空きアドレスＦＩＦ
Ｏメモリ）に格納し、ＡＴＭ信号を前記データメモリに
記憶する際には、前記空きアドレスＦＩＦＯメモリから
未使用のアドレスを読み出し、これを巡回して利用す
る。
成するために、入力信号を一時蓄積するデータメモリの
アドレスが、ＳＴＭ信号とＡＴＭ信号とでは異なるよう
にする。かつ、ＳＴＭ信号に与えるアドレスはメモリに
登録し、これを周期的にＳＴＭ信号に与える。ＡＴＭ信
号に与えるアドレスは、データメモリのアドレスのうち
ＳＴＭ信号に与えたアドレス（前記メモリに登録したア
ドレス）以外のアドレスをメモリ（空きアドレスＦＩＦ
Ｏメモリ）に格納し、ＡＴＭ信号を前記データメモリに
記憶する際には、前記空きアドレスＦＩＦＯメモリから
未使用のアドレスを読み出し、これを巡回して利用す
る。
【０００６】
【作用】図１を用いて本発明の作用を説明する。図１は
４入力４出力のスイッチである。図１におけるスイッチ
は、データメモリ6と、書き込みアドレスコントロール
メモリ（以下、Ｗ-ＡＣＭと称する。）8と、読み出しア
ドレスコントロールメモリ（以下、Ｒ-ＡＣＭと称す
る。）9と、出力ハイウェイ毎に対応した２種類のレジ
スタの組（書き込みレジスタ18-1〜18-4と読み出しレジ
スタ19-1〜19-4）を出力ハイウェイの数と同数（４組）
設け、かつ、空きアドレスＦＩＦＯメモリ10のデータ出
力をそれぞれの書き込みレジスタ18-1〜18-4の入力端子
およびデータメモリ6のデータ入力端子に接続し、上記
複数の書き込みレジスタ18-1〜18-4の出力端子は、到着
信号の宛先出力ハイウェイ番号を選択入力とするセレク
タ13に接続し、前記Ｗ-ＡＣＭ8の出力とセレクタ13の出
力は、セレクタ14を介してデータメモリ6の書き込みア
ドレス端子に接続する。
４入力４出力のスイッチである。図１におけるスイッチ
は、データメモリ6と、書き込みアドレスコントロール
メモリ（以下、Ｗ-ＡＣＭと称する。）8と、読み出しア
ドレスコントロールメモリ（以下、Ｒ-ＡＣＭと称す
る。）9と、出力ハイウェイ毎に対応した２種類のレジ
スタの組（書き込みレジスタ18-1〜18-4と読み出しレジ
スタ19-1〜19-4）を出力ハイウェイの数と同数（４組）
設け、かつ、空きアドレスＦＩＦＯメモリ10のデータ出
力をそれぞれの書き込みレジスタ18-1〜18-4の入力端子
およびデータメモリ6のデータ入力端子に接続し、上記
複数の書き込みレジスタ18-1〜18-4の出力端子は、到着
信号の宛先出力ハイウェイ番号を選択入力とするセレク
タ13に接続し、前記Ｗ-ＡＣＭ8の出力とセレクタ13の出
力は、セレクタ14を介してデータメモリ6の書き込みア
ドレス端子に接続する。
【０００７】ＳＴＭ信号を交換する場合、スイッチの入
力側と出力側のハイウェイにタイムスロットを確保し、
かつ、スイッチのデータメモリ6内に該ＳＴＭ信号を格
納するための領域（アドレス）を確保する必要が有る。
従って、ＳＴＭ信号とＡＴＭ信号の両方を扱うスイッチ
ング方式においても、ＳＴＭ信号を単にパケット化して
ＡＴＭ信号と同様に処理するのでなく、ＳＴＭ信号には
タイムスロットとデータメモリ6のアドレスを予め確保
しておく必要が有る。
力側と出力側のハイウェイにタイムスロットを確保し、
かつ、スイッチのデータメモリ6内に該ＳＴＭ信号を格
納するための領域（アドレス）を確保する必要が有る。
従って、ＳＴＭ信号とＡＴＭ信号の両方を扱うスイッチ
ング方式においても、ＳＴＭ信号を単にパケット化して
ＡＴＭ信号と同様に処理するのでなく、ＳＴＭ信号には
タイムスロットとデータメモリ6のアドレスを予め確保
しておく必要が有る。
【０００８】本発明においては、まず、ＳＴＭ信号用に
データメモリ6のアドレスを確保し、これをＷ-ＡＣＭ8
とＲ-ＡＣＭ9が管理する。即ち、入力側のハイウェイ2
のタイムスロットのうち、ＳＴＭ信号を運ぶタイムスロ
ットと該タイムスロットのＳＴＭ信号を格納するデータ
メモリ6のアドレスの関係をＷ-ＡＣＭ8に記憶させてお
く。つまり、ＳＴＭ信号をデータメモリ6に格納する際
には、該ＳＴＭ信号を記憶すべきアドレスをＷ-ＡＣＭ8
から読み出し、これに対応するデータメモリ6の領域に
該ＳＴＭ信号を格納する。また、同様に出力側のハイウ
ェイ3において、ＳＴＭ信号を出力するタイムスロット
と、該タイムスロットに出力するＳＴＭ信号のデータメ
モリ6におけるアドレスの関係をＲ-ＡＣＭ9に記憶させ
ておく。そして、ＳＴＭ信号をデータメモリ6から読み
出す際には、前記Ｒ-ＡＣＭ9から読み出しアドレスを読
み出し、これに対応するデータメモリ6の領域からＳＴ
Ｍ信号を読み出し、ハイウェイ3に出力する。この手段
によりＳＴＭ信号を交換することができる。
データメモリ6のアドレスを確保し、これをＷ-ＡＣＭ8
とＲ-ＡＣＭ9が管理する。即ち、入力側のハイウェイ2
のタイムスロットのうち、ＳＴＭ信号を運ぶタイムスロ
ットと該タイムスロットのＳＴＭ信号を格納するデータ
メモリ6のアドレスの関係をＷ-ＡＣＭ8に記憶させてお
く。つまり、ＳＴＭ信号をデータメモリ6に格納する際
には、該ＳＴＭ信号を記憶すべきアドレスをＷ-ＡＣＭ8
から読み出し、これに対応するデータメモリ6の領域に
該ＳＴＭ信号を格納する。また、同様に出力側のハイウ
ェイ3において、ＳＴＭ信号を出力するタイムスロット
と、該タイムスロットに出力するＳＴＭ信号のデータメ
モリ6におけるアドレスの関係をＲ-ＡＣＭ9に記憶させ
ておく。そして、ＳＴＭ信号をデータメモリ6から読み
出す際には、前記Ｒ-ＡＣＭ9から読み出しアドレスを読
み出し、これに対応するデータメモリ6の領域からＳＴ
Ｍ信号を読み出し、ハイウェイ3に出力する。この手段
によりＳＴＭ信号を交換することができる。
【０００９】これに対してＡＴＭ信号の処理は、前記デ
ータメモリ6の領域のうち、ＳＴＭ信号に割り当てられ
た領域以外の領域を用いて行う。まず、空きアドレスＦ
ＩＦＯメモリ10にＳＴＭ信号に割り当てたアドレス以外
のアドレス（現在使用していないアドレス）を記憶させ
ておく。次に、空きアドレスＦＩＦＯメモリ10からアド
レスを出力し、書き込みアドレスレジスタ18-1〜18-4に
書き込む。ＡＴＭ信号をデータメモリ6に書き込む際に
は、該ＡＴＭ信号のヘッダに書かれている出力先ハイウ
ェイIDをアドレスフィルタ21が検出し、当該出力ハイウ
ェイに対応する書き込みアドレスレジスタから書き込み
アドレスを得る。次に、空きアドレスＦＩＦＯメモリ10
からアドレス（次アドレス）を読み出し、該アドレスを
該ＡＴＭ信号をデータメモリ6内に書き込む。そして、
該次アドレスを前記書き込みレジスタに書き込む。ＡＴ
Ｍ信号をデータメモリ6から読み出す際には、読み出し
レジスタから読み出しアドレスを得て、ＡＴＭ信号を読
み出し、該読み出しアドレスを空きアドレスＦＩＦＯメ
モリ10に戻す。そして該ＡＴＭ信号と共に読み出した次
アドレスを前記読み出しレジスタに書き込む。このよう
にしてＡＴＭ信号用のアドレスを巡回して使用すること
により、データメモリ6に空きがある限り、データメモ
リ6内の領域にＡＴＭ信号を書き込むことができる。
ータメモリ6の領域のうち、ＳＴＭ信号に割り当てられ
た領域以外の領域を用いて行う。まず、空きアドレスＦ
ＩＦＯメモリ10にＳＴＭ信号に割り当てたアドレス以外
のアドレス（現在使用していないアドレス）を記憶させ
ておく。次に、空きアドレスＦＩＦＯメモリ10からアド
レスを出力し、書き込みアドレスレジスタ18-1〜18-4に
書き込む。ＡＴＭ信号をデータメモリ6に書き込む際に
は、該ＡＴＭ信号のヘッダに書かれている出力先ハイウ
ェイIDをアドレスフィルタ21が検出し、当該出力ハイウ
ェイに対応する書き込みアドレスレジスタから書き込み
アドレスを得る。次に、空きアドレスＦＩＦＯメモリ10
からアドレス（次アドレス）を読み出し、該アドレスを
該ＡＴＭ信号をデータメモリ6内に書き込む。そして、
該次アドレスを前記書き込みレジスタに書き込む。ＡＴ
Ｍ信号をデータメモリ6から読み出す際には、読み出し
レジスタから読み出しアドレスを得て、ＡＴＭ信号を読
み出し、該読み出しアドレスを空きアドレスＦＩＦＯメ
モリ10に戻す。そして該ＡＴＭ信号と共に読み出した次
アドレスを前記読み出しレジスタに書き込む。このよう
にしてＡＴＭ信号用のアドレスを巡回して使用すること
により、データメモリ6に空きがある限り、データメモ
リ6内の領域にＡＴＭ信号を書き込むことができる。
【００１０】つぎにＳＴＭ回線を新たに設定する場合に
ついて述べる。この場合は、ＳＴＭ信号に対してデータ
メモリ6内のアドレスを新たに割り当てる必要が有る。
従って、ＡＴＭ信号をデータメモリ6から読み出した直
後に読み出しに使用したアドレスを空きアドレスＦＩＦ
Ｏメモリ10に書き込まず、新たに設定するＳＴＭ信号の
ハイウェイ2におけるタイムスロットに対応するＷ-ＡＣ
Ｍ8内の領域に格納する。また、該アドレスを新たに設
定するＳＴＭ信号のハイウェイ3におけるタイムスロッ
トに対応するＲ-ＡＣＭ9内の領域にも格納する。このよ
うにしてＳＴＭ信号にデータメモリ6内の領域を割り当
てることにより、ＳＴＭ信号の回線設定が可能になる。
ついて述べる。この場合は、ＳＴＭ信号に対してデータ
メモリ6内のアドレスを新たに割り当てる必要が有る。
従って、ＡＴＭ信号をデータメモリ6から読み出した直
後に読み出しに使用したアドレスを空きアドレスＦＩＦ
Ｏメモリ10に書き込まず、新たに設定するＳＴＭ信号の
ハイウェイ2におけるタイムスロットに対応するＷ-ＡＣ
Ｍ8内の領域に格納する。また、該アドレスを新たに設
定するＳＴＭ信号のハイウェイ3におけるタイムスロッ
トに対応するＲ-ＡＣＭ9内の領域にも格納する。このよ
うにしてＳＴＭ信号にデータメモリ6内の領域を割り当
てることにより、ＳＴＭ信号の回線設定が可能になる。
【００１１】つぎにＳＴＭ回線を１つ除去する場合につ
いて述べる。この場合は、ＳＴＭ信号に対して割り当て
たデータメモリ6内のアドレスをＡＴＭ信号に開放す
る。従って、Ｗ-ＡＣＭ8とＲ-ＡＣＭ9内の当該除去する
ＳＴＭ信号用のアドレスをとりだし、空きアドレスＦＩ
ＦＯメモリ10に格納する。このようにしてＳＴＭ信号に
割り当てたデータメモリ6内の領域をＡＴＭ信号に提供
する。
いて述べる。この場合は、ＳＴＭ信号に対して割り当て
たデータメモリ6内のアドレスをＡＴＭ信号に開放す
る。従って、Ｗ-ＡＣＭ8とＲ-ＡＣＭ9内の当該除去する
ＳＴＭ信号用のアドレスをとりだし、空きアドレスＦＩ
ＦＯメモリ10に格納する。このようにしてＳＴＭ信号に
割り当てたデータメモリ6内の領域をＡＴＭ信号に提供
する。
【００１２】上記処理に示すように、ＳＴＭ信号とＡＴ
Ｍ信号の両者に与えるアドレスを別々に管理することに
より、ＳＴＭ信号とＡＴＭ信号の両者を単一の装置によ
り交換することが可能になる。
Ｍ信号の両者に与えるアドレスを別々に管理することに
より、ＳＴＭ信号とＡＴＭ信号の両者を単一の装置によ
り交換することが可能になる。
【００１３】
【実施例】本発明の第１の実施例の説明をする前に、図
２、図３、図４を用いて本発明に用いる信号について説
明する。図２は、CCITT勧告G.707, 708, 709に定めるST
M-1信号である。このSTM-1信号は、AU-4を収容する。伝
送路においては図２に示す状態であるが、装置内におい
て、これを５４バイト単位に分割して処理する。次に図
３はＡＴＭ信号である。図３では、STM-1信号内へのＡ
ＴＭ信号のマッピング方法を示したものであり、伝送路
においてはこの状態で伝送される。また、装置内におい
てはＳＴＭ信号から取り出し、図４に示すように１バイ
トをこれに付加し、５４バイト長とする。
２、図３、図４を用いて本発明に用いる信号について説
明する。図２は、CCITT勧告G.707, 708, 709に定めるST
M-1信号である。このSTM-1信号は、AU-4を収容する。伝
送路においては図２に示す状態であるが、装置内におい
て、これを５４バイト単位に分割して処理する。次に図
３はＡＴＭ信号である。図３では、STM-1信号内へのＡ
ＴＭ信号のマッピング方法を示したものであり、伝送路
においてはこの状態で伝送される。また、装置内におい
てはＳＴＭ信号から取り出し、図４に示すように１バイ
トをこれに付加し、５４バイト長とする。
【００１４】次に図１に本発明の第１の実施例における
スイッチ部の構成を示す。図１は、４入力４出力のスイ
ッチである。複数の入力ハイウェイから入力される信号
を多重化部5において時分割多重し、到着した信号をデ
ータメモリ6に書き込み、これを適当な順序で読み出
し、分離部7で分離し、複数の出力ハイウェイに振り分
けることにより、スイッチングを行う。データメモリ6
の入力側において、ＳＴＭ信号用アドレスコントロール
メモリ（Ｗ-ＡＣＭ）8と、出力ハイウェイ毎に対応した
２種類のレジスタの組（書き込みレジスタ18-1〜18-4と
読み出しレジスタ19-1〜19-4）を出力ハイウェイの数と
同数（４組）設け、かつ、空きアドレスＦＩＦＯメモリ
10のデータ出力をそれぞれの書き込みレジスタ18-1〜18
-4の入力端子およびデータメモリ6のデータ入力端子に
接続し、上記複数の書き込みレジスタ18-1〜18-4の出力
端子は、到着信号の宛先出力ハイウェイ番号を選択入力
とするセレクタ13に接続し、前記Ｗ-ＡＣＭ8の出力とセ
レクタ13の出力は、セレクタ14を介してデータメモリ6
の書き込みアドレス端子に接続する。書き込みレジスタ
18-1〜18-4は、それぞれ出力ハイウェイ4-1〜4-4に対応
する。また、読み出しレジスタ19-1〜19-4は、それぞれ
出力ハイウェイ4-1〜4-4に対応する。
スイッチ部の構成を示す。図１は、４入力４出力のスイ
ッチである。複数の入力ハイウェイから入力される信号
を多重化部5において時分割多重し、到着した信号をデ
ータメモリ6に書き込み、これを適当な順序で読み出
し、分離部7で分離し、複数の出力ハイウェイに振り分
けることにより、スイッチングを行う。データメモリ6
の入力側において、ＳＴＭ信号用アドレスコントロール
メモリ（Ｗ-ＡＣＭ）8と、出力ハイウェイ毎に対応した
２種類のレジスタの組（書き込みレジスタ18-1〜18-4と
読み出しレジスタ19-1〜19-4）を出力ハイウェイの数と
同数（４組）設け、かつ、空きアドレスＦＩＦＯメモリ
10のデータ出力をそれぞれの書き込みレジスタ18-1〜18
-4の入力端子およびデータメモリ6のデータ入力端子に
接続し、上記複数の書き込みレジスタ18-1〜18-4の出力
端子は、到着信号の宛先出力ハイウェイ番号を選択入力
とするセレクタ13に接続し、前記Ｗ-ＡＣＭ8の出力とセ
レクタ13の出力は、セレクタ14を介してデータメモリ6
の書き込みアドレス端子に接続する。書き込みレジスタ
18-1〜18-4は、それぞれ出力ハイウェイ4-1〜4-4に対応
する。また、読み出しレジスタ19-1〜19-4は、それぞれ
出力ハイウェイ4-1〜4-4に対応する。
【００１５】一方、データメモリ6の出力側において
は、第３のメモリ（アドレスコントロールメモリ：Ｒ-
ＡＣＭ）9を設け、データメモリ6のデータ出力端子をそ
れぞれの読み出しレジスタ19-1〜19-4の入力端子と接続
し、複数の読み出しレジスタ19-1〜19-4の出力端子は、
出力ハイウェイ毎の読み出しタイミングを発生するカウ
ンタ12の出力を選択入力とするセレクタ15に接続し、セ
レクタ15の出力と前記Ｒ-ＡＣＭ9の出力をセレクタ16を
介してデータメモリ6の読み出しアドレス端子に接続
し、かつ前記セレクタ15の出力を空きアドレスＦＩＦＯ
メモリ10のデータ入力端子にも接続する。ここで、図に
おいて、DiとDoはそれぞれデータ入力端子とデータ出力
端子である。WAとRAはそれぞれ書き込みアドレス端子と
読み出し端子であり、WENとRENはそれぞれ書き込みイネ
ーブル端子と読み出しイネーブル端子である。
は、第３のメモリ（アドレスコントロールメモリ：Ｒ-
ＡＣＭ）9を設け、データメモリ6のデータ出力端子をそ
れぞれの読み出しレジスタ19-1〜19-4の入力端子と接続
し、複数の読み出しレジスタ19-1〜19-4の出力端子は、
出力ハイウェイ毎の読み出しタイミングを発生するカウ
ンタ12の出力を選択入力とするセレクタ15に接続し、セ
レクタ15の出力と前記Ｒ-ＡＣＭ9の出力をセレクタ16を
介してデータメモリ6の読み出しアドレス端子に接続
し、かつ前記セレクタ15の出力を空きアドレスＦＩＦＯ
メモリ10のデータ入力端子にも接続する。ここで、図に
おいて、DiとDoはそれぞれデータ入力端子とデータ出力
端子である。WAとRAはそれぞれ書き込みアドレス端子と
読み出し端子であり、WENとRENはそれぞれ書き込みイネ
ーブル端子と読み出しイネーブル端子である。
【００１６】次にシステム構成を図５に示す。図５にお
いて、ＳＴＭ信号はＳＴＭ受信インターフェース部30-1
〜30-2で受信され、５４バイトずつに分割され、スイッ
チ部34に出力される。また、ＡＴＭ信号は、図３に示す
ような状態でＡＴＭ受信インターフェース部32-1〜32-2
で受信される。ＡＴＭ受信インターフェース部32-1〜32
-2では、受信ＡＴＭ信号を図４に示すような形態に変換
し、スイッチ部34に出力する。
いて、ＳＴＭ信号はＳＴＭ受信インターフェース部30-1
〜30-2で受信され、５４バイトずつに分割され、スイッ
チ部34に出力される。また、ＡＴＭ信号は、図３に示す
ような状態でＡＴＭ受信インターフェース部32-1〜32-2
で受信される。ＡＴＭ受信インターフェース部32-1〜32
-2では、受信ＡＴＭ信号を図４に示すような形態に変換
し、スイッチ部34に出力する。
【００１７】スイッチ部34は図１に示した構成である。
まず、データメモリ6への書き込み動作について説明す
る。ＳＴＭ信号は周期的にハイウェイ2上に出現する。
従って、ハイウェイ2のタイムスロット（本実施例では
５４バイト長）の前記周期内での順番に対応して、該タ
イムスロットにおいて伝送されるＳＴＭ信号をデータメ
モリ6内に書き込む際に与えるアドレス値をＷ-ＡＣＭ8
に予め記憶させておく。Ｗ-ＡＣＭ8の構成を図６に示
す。図６に示すようにＳＴＭ信号以外のタイムスロット
に対しては、アドレス値以外を記憶する。例えば、デー
タメモリ6に存在するアドレスの最大値よりも大きい値
にすればよい。Ｗ-ＡＣＭ8はカウンタ11の出力を読み出
しアドレスとする。カウンタ11の出力値は、前記周期に
対応する。ＳＴＭ信号がデータメモリ6に到着した場
合、Ｗ-ＡＣＭ8の出力はアドレス値である。信号種別判
定部20はＷ-ＡＣＭ8の出力により、到着した信号がＳＴ
Ｍ信号であることを検出し、セレクタ14に対してＷ-Ａ
ＣＭ8の出力を選択するように命令する。選択されたＷ-
ＡＣＭ8の出力がデータメモリ6の書き込みアドレス端子
に入力され、到着したＳＴＭ信号はデータメモリ6内の
該アドレスに対応する領域に記憶される。
まず、データメモリ6への書き込み動作について説明す
る。ＳＴＭ信号は周期的にハイウェイ2上に出現する。
従って、ハイウェイ2のタイムスロット（本実施例では
５４バイト長）の前記周期内での順番に対応して、該タ
イムスロットにおいて伝送されるＳＴＭ信号をデータメ
モリ6内に書き込む際に与えるアドレス値をＷ-ＡＣＭ8
に予め記憶させておく。Ｗ-ＡＣＭ8の構成を図６に示
す。図６に示すようにＳＴＭ信号以外のタイムスロット
に対しては、アドレス値以外を記憶する。例えば、デー
タメモリ6に存在するアドレスの最大値よりも大きい値
にすればよい。Ｗ-ＡＣＭ8はカウンタ11の出力を読み出
しアドレスとする。カウンタ11の出力値は、前記周期に
対応する。ＳＴＭ信号がデータメモリ6に到着した場
合、Ｗ-ＡＣＭ8の出力はアドレス値である。信号種別判
定部20はＷ-ＡＣＭ8の出力により、到着した信号がＳＴ
Ｍ信号であることを検出し、セレクタ14に対してＷ-Ａ
ＣＭ8の出力を選択するように命令する。選択されたＷ-
ＡＣＭ8の出力がデータメモリ6の書き込みアドレス端子
に入力され、到着したＳＴＭ信号はデータメモリ6内の
該アドレスに対応する領域に記憶される。
【００１８】ＳＴＭ信号以外のタイムスロットの場合を
以下に示す。この場合、Ｗ-ＡＣＭ8の出力を信号種別判
定部20が解析し、ＡＴＭ用のタイムスロットであること
を示す信号がセレクタ14に出力され、セレクタ14はセレ
クタ13の出力を選択する。またアドレスフィルタ21がＡ
ＴＭ信号のヘッダを調べる。ＡＴＭ信号のヘッダには、
前記ＡＴＭ受信インターフェース部32-1〜32-2におい
て、該ＡＴＭ信号の出力先（出力ハイウェイ番号）が記
入されている。（図４参照）アドレスフィルタ21はこの
ヘッダ部を調べ、どの出力ハイウェイへ当該ＡＴＭ信号
を出力するかを検出し、この出力先を制御部17に伝達す
る。制御部17は、該出力ハイウェイに対応する書き込み
レジスタからデータメモリ6への書き込みアドレスを読
み出し、セレクタ13と14を経由してデータメモリ6の書
き込みアドレス端子に与える。ここで、該書き込みアド
レスは、予め空きアドレスＦＩＦＯメモリ10から入力さ
れたものである。制御部17は、空きアドレスＦＩＦＯメ
モリ10から空きアドレスを１つ読み出し、該空きアドレ
スをＡＴＭ信号と共にデータメモリ6に格納する。ま
た、該空きアドレスを前記当該ＡＴＭ信号を出力する出
力ハイウェイに対応する書き込みレジスタにも書き込
み、更新する。なお、該ＡＴＭ信号が空きセル（アイド
ルセル）である場合、あるいは、空きアドレスＦＩＦＯ
メモリ10が空である場合、データメモリ6には書き込み
は行わない。
以下に示す。この場合、Ｗ-ＡＣＭ8の出力を信号種別判
定部20が解析し、ＡＴＭ用のタイムスロットであること
を示す信号がセレクタ14に出力され、セレクタ14はセレ
クタ13の出力を選択する。またアドレスフィルタ21がＡ
ＴＭ信号のヘッダを調べる。ＡＴＭ信号のヘッダには、
前記ＡＴＭ受信インターフェース部32-1〜32-2におい
て、該ＡＴＭ信号の出力先（出力ハイウェイ番号）が記
入されている。（図４参照）アドレスフィルタ21はこの
ヘッダ部を調べ、どの出力ハイウェイへ当該ＡＴＭ信号
を出力するかを検出し、この出力先を制御部17に伝達す
る。制御部17は、該出力ハイウェイに対応する書き込み
レジスタからデータメモリ6への書き込みアドレスを読
み出し、セレクタ13と14を経由してデータメモリ6の書
き込みアドレス端子に与える。ここで、該書き込みアド
レスは、予め空きアドレスＦＩＦＯメモリ10から入力さ
れたものである。制御部17は、空きアドレスＦＩＦＯメ
モリ10から空きアドレスを１つ読み出し、該空きアドレ
スをＡＴＭ信号と共にデータメモリ6に格納する。ま
た、該空きアドレスを前記当該ＡＴＭ信号を出力する出
力ハイウェイに対応する書き込みレジスタにも書き込
み、更新する。なお、該ＡＴＭ信号が空きセル（アイド
ルセル）である場合、あるいは、空きアドレスＦＩＦＯ
メモリ10が空である場合、データメモリ6には書き込み
は行わない。
【００１９】書き込み側動作のタイミングチャートを図
７に示す。図７は、ＳＴＭ信号とＡＴＭ信号が連続して
データメモリ6に到着した場合の動作を示す。本図にお
いてＡＴＭ信号は出力ハイウェイ4-1に出力されるもの
とする。図７に示すように、ＳＴＭ信号がデータメモリ
6に到着した場合には、データメモリ6の書き込みアドレ
ス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ信号
がデータメモリ6に到着した場合には、データメモリ6の
書き込みアドレス端子には、当該ＡＴＭ信号を出力すべ
き出力ハイウェイ（本例の場合、出力ハイウェイ4-1）
に対応する書き込みレジスタ（本例の場合、書き込みレ
ジスタ18-1）の出力が与えられる。
７に示す。図７は、ＳＴＭ信号とＡＴＭ信号が連続して
データメモリ6に到着した場合の動作を示す。本図にお
いてＡＴＭ信号は出力ハイウェイ4-1に出力されるもの
とする。図７に示すように、ＳＴＭ信号がデータメモリ
6に到着した場合には、データメモリ6の書き込みアドレ
ス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ信号
がデータメモリ6に到着した場合には、データメモリ6の
書き込みアドレス端子には、当該ＡＴＭ信号を出力すべ
き出力ハイウェイ（本例の場合、出力ハイウェイ4-1）
に対応する書き込みレジスタ（本例の場合、書き込みレ
ジスタ18-1）の出力が与えられる。
【００２０】次に読み出し動作を説明する。読み出し側
では、カウンタ12が出力ハイウェイ4-1〜4-4のタイムス
ロットに応じてＲ-ＡＣＭ9から読み出しアドレスを読み
出す。Ｒ-ＡＣＭ9の構造もＷ-ＡＣＭ8の構造と同じであ
る。すなわち、ＳＴＭ信号が該タイムスロットに出力す
る場合には、データメモリ6のアドレスが記憶されてい
る。出力する信号がＳＴＭ信号である場合は、信号種別
判定部22がこれを解析し、セレクタ16はＲ-ＡＣＭ9の出
力を選択し、読み出しアドレスをデータメモリ6に与
え、ＳＴＭ信号を読み出す。
では、カウンタ12が出力ハイウェイ4-1〜4-4のタイムス
ロットに応じてＲ-ＡＣＭ9から読み出しアドレスを読み
出す。Ｒ-ＡＣＭ9の構造もＷ-ＡＣＭ8の構造と同じであ
る。すなわち、ＳＴＭ信号が該タイムスロットに出力す
る場合には、データメモリ6のアドレスが記憶されてい
る。出力する信号がＳＴＭ信号である場合は、信号種別
判定部22がこれを解析し、セレクタ16はＲ-ＡＣＭ9の出
力を選択し、読み出しアドレスをデータメモリ6に与
え、ＳＴＭ信号を読み出す。
【００２１】ＳＴＭ信号以外のタイムスロットの場合を
以下に示す。カウンタ12の出力信号は、出力ハイウェイ
番号に対応している。従って、カウンタ12の出力がＲ-
ＡＣＭ9に与えられ、ＳＴＭ信号用タイムスロットでな
いことを示す信号がＲ-ＡＣＭ9から出力されると、これ
を信号種別判定部22が解析し、セレクタ16はセレクタ15
の出力を選択する。セレクタ15には、カウンタ12の出力
信号が与えられ、選択された出力ハイウェイに対応する
読み出しレジスタが決定される。次に該読み出しレジス
タから読み出しアドレスを読み出し、これをセレクタ15
と16を介してデータメモリ6の読み出しアドレス端子に
与える。これによりＡＴＭ信号を読み出し、ハイウェイ
3に出力する。このとき読み出しアドレスとして使用さ
れたアドレスは、空きアドレスＦＩＦＯメモリ10に戻さ
れ、再度書き込みアドレスとして利用される。ＡＴＭ信
号と共に読み出されたアドレス（次アドレス）は、前記
読み出しアドレスを出力した読み出しレジスタに新たに
記憶される。なお、出力ハイウェイに出力すべきセルが
１つもない場合は、空きセルアドレスレジスタ23に格納
されているアドレスが選択される。該アドレスに相当す
るデータメモリ6の内容は、常に空きセルとしてある。
以下に示す。カウンタ12の出力信号は、出力ハイウェイ
番号に対応している。従って、カウンタ12の出力がＲ-
ＡＣＭ9に与えられ、ＳＴＭ信号用タイムスロットでな
いことを示す信号がＲ-ＡＣＭ9から出力されると、これ
を信号種別判定部22が解析し、セレクタ16はセレクタ15
の出力を選択する。セレクタ15には、カウンタ12の出力
信号が与えられ、選択された出力ハイウェイに対応する
読み出しレジスタが決定される。次に該読み出しレジス
タから読み出しアドレスを読み出し、これをセレクタ15
と16を介してデータメモリ6の読み出しアドレス端子に
与える。これによりＡＴＭ信号を読み出し、ハイウェイ
3に出力する。このとき読み出しアドレスとして使用さ
れたアドレスは、空きアドレスＦＩＦＯメモリ10に戻さ
れ、再度書き込みアドレスとして利用される。ＡＴＭ信
号と共に読み出されたアドレス（次アドレス）は、前記
読み出しアドレスを出力した読み出しレジスタに新たに
記憶される。なお、出力ハイウェイに出力すべきセルが
１つもない場合は、空きセルアドレスレジスタ23に格納
されているアドレスが選択される。該アドレスに相当す
るデータメモリ6の内容は、常に空きセルとしてある。
【００２２】読み出し動作のタイミングチャートを図８
に示す。図８は、ＳＴＭ信号とＡＴＭ信号を連続して出
力する場合の動作を示す。本図においてＡＴＭ信号は出
力ハイウェイ4-1に出力されるものとする。図８に示す
ように、ＳＴＭ信号をデータメモリ6から出力する場合
には、データメモリ6の読み出しアドレス端子には、Ｒ-
ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデータメモ
リ6から出力する場合には、データメモリ6の読み出しア
ドレス端子には、当該ＡＴＭ信号を出力すべき出力ハイ
ウェイ（本例の場合、出力ハイウェイ4-1）に対応する
読み出しレジスタ（本例の場合、読み出しレジスタ19-
1）の出力が与えられる。
に示す。図８は、ＳＴＭ信号とＡＴＭ信号を連続して出
力する場合の動作を示す。本図においてＡＴＭ信号は出
力ハイウェイ4-1に出力されるものとする。図８に示す
ように、ＳＴＭ信号をデータメモリ6から出力する場合
には、データメモリ6の読み出しアドレス端子には、Ｒ-
ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデータメモ
リ6から出力する場合には、データメモリ6の読み出しア
ドレス端子には、当該ＡＴＭ信号を出力すべき出力ハイ
ウェイ（本例の場合、出力ハイウェイ4-1）に対応する
読み出しレジスタ（本例の場合、読み出しレジスタ19-
1）の出力が与えられる。
【００２３】また、上記スイッチは図９に示す構成によ
っても実現できる。図９は、図１における書き込みレジ
スタと読み出しレジスタの組みをメモリ24-1〜24-4（以
下、アドレスＦＩＦＯメモリと称する。）に置き換えた
ものである。これらアドレスＦＩＦＯメモリ24-1〜24-4
は、それぞれ出力ハイウェイ4-1〜4-4に対応する。
っても実現できる。図９は、図１における書き込みレジ
スタと読み出しレジスタの組みをメモリ24-1〜24-4（以
下、アドレスＦＩＦＯメモリと称する。）に置き換えた
ものである。これらアドレスＦＩＦＯメモリ24-1〜24-4
は、それぞれ出力ハイウェイ4-1〜4-4に対応する。
【００２４】本例では、ＳＴＭ信号の処理は、図１に示
す方法と同一である。
す方法と同一である。
【００２５】次にＡＴＭ信号の処理について、まず、書
き込み側の処理から説明する。ＡＴＭ信号を書き込む場
合には、まず空きアドレスＦＩＦＯメモリ10から、空き
アドレスを読み出し、これをデータメモリ6に与えるこ
とにより、該ＡＴＭ信号を書き込む。また、該ＡＴＭ信
号を出力するハイウェイに対応するアドレスＦＩＦＯメ
モリに該空きアドレスを書き込む。図１に示す場合とは
異なり、該アドレスをデータメモリには書き込まない。
き込み側の処理から説明する。ＡＴＭ信号を書き込む場
合には、まず空きアドレスＦＩＦＯメモリ10から、空き
アドレスを読み出し、これをデータメモリ6に与えるこ
とにより、該ＡＴＭ信号を書き込む。また、該ＡＴＭ信
号を出力するハイウェイに対応するアドレスＦＩＦＯメ
モリに該空きアドレスを書き込む。図１に示す場合とは
異なり、該アドレスをデータメモリには書き込まない。
【００２６】書き込み側動作のタイミングチャートを図
１０に示す。図１０はＳＴＭ信号とＡＴＭ信号が連続し
てデータメモリ6に到着した場合の動作を示す。本図に
おいてＡＴＭ信号は出力ハイウェイ4-1に出力されるも
のとする。図１０に示すように、ＳＴＭ信号がデータメ
モリ6に到着した場合には、データメモリ6の書き込みア
ドレス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ
信号がデータメモリ6に到着した場合、データメモリ6の
書き込みアドレス端子には空きアドレスＦＩＦＯメモリ
10の出力が与えられる。そして、該ＡＴＭ信号を出力す
べき出力ハイウェイ（本例の場合、出力ハイウェイ4-
1）に対応するアドレスＦＩＦＯメモリ（本例の場合、
アドレスＦＩＦＯメモリ24-1）にも該アドレスを記憶す
る。
１０に示す。図１０はＳＴＭ信号とＡＴＭ信号が連続し
てデータメモリ6に到着した場合の動作を示す。本図に
おいてＡＴＭ信号は出力ハイウェイ4-1に出力されるも
のとする。図１０に示すように、ＳＴＭ信号がデータメ
モリ6に到着した場合には、データメモリ6の書き込みア
ドレス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ
信号がデータメモリ6に到着した場合、データメモリ6の
書き込みアドレス端子には空きアドレスＦＩＦＯメモリ
10の出力が与えられる。そして、該ＡＴＭ信号を出力す
べき出力ハイウェイ（本例の場合、出力ハイウェイ4-
1）に対応するアドレスＦＩＦＯメモリ（本例の場合、
アドレスＦＩＦＯメモリ24-1）にも該アドレスを記憶す
る。
【００２７】次に読み出し側の処理を示す。読み出し側
ではカウンタ12の値に対応して出力ハイウェイが決定さ
れる。制御部17は該出力ハイウェイに対応するアドレス
ＦＩＦＯメモリを選択し、該アドレスＦＩＦＯメモリか
らアドレスを読み出す。次に該アドレスをセレクタ15と
16を経由してデータメモリ6の読み出しアドレス端子に
与え、データメモリ6からＡＴＭ信号を読み出す。そし
て該アドレス値を空きアドレスＦＩＦＯメモリ10に戻
し、再度ＡＴＭ信号の書き込みに用いる。
ではカウンタ12の値に対応して出力ハイウェイが決定さ
れる。制御部17は該出力ハイウェイに対応するアドレス
ＦＩＦＯメモリを選択し、該アドレスＦＩＦＯメモリか
らアドレスを読み出す。次に該アドレスをセレクタ15と
16を経由してデータメモリ6の読み出しアドレス端子に
与え、データメモリ6からＡＴＭ信号を読み出す。そし
て該アドレス値を空きアドレスＦＩＦＯメモリ10に戻
し、再度ＡＴＭ信号の書き込みに用いる。
【００２８】読み出し側動作のタイミングチャートを図
１１に示す。図１１は、ＳＴＭ信号とＡＴＭ信号を連続
して出力する場合の動作を示す。本図においてＡＴＭ信
号は出力ハイウェイ4-1に出力されるものとする。図１
１に示すように、ＳＴＭ信号をデータメモリ6から出力
する場合には、データメモリ6の読み出しアドレス端子
にはＲ-ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデー
タメモリ6から出力する場合、データメモリ6の読み出し
アドレス端子には当該ＡＴＭ信号を出力すべき出力ハイ
ウェイ（本例の場合、出力ハイウェイ4-1）に対応する
アドレスＦＩＦＯメモリ（本例の場合、アドレスＦＩＦ
Ｏメモリ24-1）の出力が与えられる。
１１に示す。図１１は、ＳＴＭ信号とＡＴＭ信号を連続
して出力する場合の動作を示す。本図においてＡＴＭ信
号は出力ハイウェイ4-1に出力されるものとする。図１
１に示すように、ＳＴＭ信号をデータメモリ6から出力
する場合には、データメモリ6の読み出しアドレス端子
にはＲ-ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデー
タメモリ6から出力する場合、データメモリ6の読み出し
アドレス端子には当該ＡＴＭ信号を出力すべき出力ハイ
ウェイ（本例の場合、出力ハイウェイ4-1）に対応する
アドレスＦＩＦＯメモリ（本例の場合、アドレスＦＩＦ
Ｏメモリ24-1）の出力が与えられる。
【００２９】図５に戻り、スイッチ部34でのスイッチン
グ処理終了後、ＳＴＭ信号とＡＴＭ信号はそれぞれＳＴ
Ｍ送信インターフェース部31-1,31-2、ＡＴＭ送信イン
ターフェース部33-1,33-2に送られ、次に伝送路に出力
される。
グ処理終了後、ＳＴＭ信号とＡＴＭ信号はそれぞれＳＴ
Ｍ送信インターフェース部31-1,31-2、ＡＴＭ送信イン
ターフェース部33-1,33-2に送られ、次に伝送路に出力
される。
【００３０】本発明の第２の実施例を図１２を用いて説
明する。本発明の第２の実施例に用いる信号は、第１の
実施例に用いた信号と同じである。図２は、CCITT勧告
G.707, 708, 709に定めるSTM-1信号である。このSTM-1
信号はAU-4を収容する。伝送路においては図２に示す状
態である。次に図３は伝送路におけるＡＴＭ信号であ
る。図３では、STM-1信号内へのＡＴＭ信号のマッピン
グ方法を示したものであり、伝送路においてはこの状態
で伝送される。
明する。本発明の第２の実施例に用いる信号は、第１の
実施例に用いた信号と同じである。図２は、CCITT勧告
G.707, 708, 709に定めるSTM-1信号である。このSTM-1
信号はAU-4を収容する。伝送路においては図２に示す状
態である。次に図３は伝送路におけるＡＴＭ信号であ
る。図３では、STM-1信号内へのＡＴＭ信号のマッピン
グ方法を示したものであり、伝送路においてはこの状態
で伝送される。
【００３１】次に図１２に本発明の第２の実施例におけ
るスイッチの構成を示す。図１２は、４入力４出力のス
イッチである。複数の入力ハイウェイから入力される信
号を多重化部5において時分割多重し、到着した信号を
データメモリ6に書き込み、これを適当な順序で読み出
し、分離部7で分離し、複数の出力ハイウェイに振り分
けることにより、スイッチングを行う。
るスイッチの構成を示す。図１２は、４入力４出力のス
イッチである。複数の入力ハイウェイから入力される信
号を多重化部5において時分割多重し、到着した信号を
データメモリ6に書き込み、これを適当な順序で読み出
し、分離部7で分離し、複数の出力ハイウェイに振り分
けることにより、スイッチングを行う。
【００３２】データメモリ6の入力側において、カウン
タ11と、出力ハイウェイ毎に対応した２種類のレジスタ
の組（書き込みレジスタ18-1〜18-4と読み出しレジスタ
19-1〜19-4）を出力ハイウェイの数と同数（４組）設
け、かつ、空きアドレスＦＩＦＯメモリ10のデータ出力
をそれぞれの書き込みレジスタ18-1〜18-4の入力端子お
よびデータメモリ6のデータ入力端子に接続し、上記複
数の書き込みレジスタ18-1〜18-4の出力端子は、到着信
号の宛先出力ハイウェイ番号を選択入力とするセレクタ
14に接続し、前記カウンタ11の出力とセレクタ13の出力
は、セレクタ14を介してデータメモリ6の書き込みアド
レス端子に接続する。書き込みレジスタ18-1〜18-4は、
それぞれ出力ハイウェイ4-1〜4-4に対応する。また、読
み出しレジスタ19-1〜19-4は、それぞれ出力ハイウェイ
4-1〜4-4に対応する。
タ11と、出力ハイウェイ毎に対応した２種類のレジスタ
の組（書き込みレジスタ18-1〜18-4と読み出しレジスタ
19-1〜19-4）を出力ハイウェイの数と同数（４組）設
け、かつ、空きアドレスＦＩＦＯメモリ10のデータ出力
をそれぞれの書き込みレジスタ18-1〜18-4の入力端子お
よびデータメモリ6のデータ入力端子に接続し、上記複
数の書き込みレジスタ18-1〜18-4の出力端子は、到着信
号の宛先出力ハイウェイ番号を選択入力とするセレクタ
14に接続し、前記カウンタ11の出力とセレクタ13の出力
は、セレクタ14を介してデータメモリ6の書き込みアド
レス端子に接続する。書き込みレジスタ18-1〜18-4は、
それぞれ出力ハイウェイ4-1〜4-4に対応する。また、読
み出しレジスタ19-1〜19-4は、それぞれ出力ハイウェイ
4-1〜4-4に対応する。
【００３３】一方、データメモリ6の出力側において
は、第２のメモリ（アドレスコントロールメモリ：Ｒ-
ＡＣＭ9）を設け、データメモリ6のデータ出力端子をそ
れぞれの読み出しレジスタ19-1〜19-4の入力端子に接続
し、複数の読み出しレジスタ19-1〜19-4の出力端子は、
出力ハイウェイ毎の読み出しタイミングを発生するカウ
ンタ12の出力を選択入力とするセレクタ15に接続し、セ
レクタ15の出力と前記Ｒ-ＡＣＭ9の出力をセレクタ16を
介してデータメモリ6の読み出しアドレス端子に接続
し、前記セレクタ15の出力を空きアドレスＦＩＦＯメモ
リ10のデータ入力端子にも接続する。
は、第２のメモリ（アドレスコントロールメモリ：Ｒ-
ＡＣＭ9）を設け、データメモリ6のデータ出力端子をそ
れぞれの読み出しレジスタ19-1〜19-4の入力端子に接続
し、複数の読み出しレジスタ19-1〜19-4の出力端子は、
出力ハイウェイ毎の読み出しタイミングを発生するカウ
ンタ12の出力を選択入力とするセレクタ15に接続し、セ
レクタ15の出力と前記Ｒ-ＡＣＭ9の出力をセレクタ16を
介してデータメモリ6の読み出しアドレス端子に接続
し、前記セレクタ15の出力を空きアドレスＦＩＦＯメモ
リ10のデータ入力端子にも接続する。
【００３４】次に図５にシステム構成を示す。図５にお
いて、ＳＴＭ信号はＳＴＭ受信インターフェース部30-1
〜30-2で受信され、５４バイトずつに分割される。そし
て分割された信号毎にＳＴＭ信号識別子を付加する。
（図１３参照） そしてスイッチ部34に出力する。ま
た、ＡＴＭ信号は、図３に示すような状態でＡＴＭ受信
インターフェース部32-1〜32-2で受信される。ＡＴＭ受
信インターフェース部32-1〜32-2では、受信ＡＴＭ信号
を図４に示すような形態に変換する。次に、これにＡＴ
Ｍ信号識別子を付加する。（図１３参照） そして、ス
イッチ部34に出力する。
いて、ＳＴＭ信号はＳＴＭ受信インターフェース部30-1
〜30-2で受信され、５４バイトずつに分割される。そし
て分割された信号毎にＳＴＭ信号識別子を付加する。
（図１３参照） そしてスイッチ部34に出力する。ま
た、ＡＴＭ信号は、図３に示すような状態でＡＴＭ受信
インターフェース部32-1〜32-2で受信される。ＡＴＭ受
信インターフェース部32-1〜32-2では、受信ＡＴＭ信号
を図４に示すような形態に変換する。次に、これにＡＴ
Ｍ信号識別子を付加する。（図１３参照） そして、ス
イッチ部34に出力する。
【００３５】スイッチ部34は、図１２に示した構成であ
る。まず、データメモリへの書き込み動作について説明
する。ＳＴＭ信号は周期的にハイウェイ2上に出現す
る。従って、ハイウェイ2の上のタイムスロットに対応
して該タイムスロットで伝送されるＳＴＭ信号をデータ
メモリ6内に書き込む際に与えるアドレス値をカウンタ1
1の出力と同一にしておく。すなわち、ＳＴＭ信号がデ
ータメモリ6に到着したときのカウンタ11の出力が２で
あれば、該ＳＴＭ信号はデータメモリ6のアドレス２に
格納される。該タイムスロットがＳＴＭ信号であるかど
うかの判定は、信号に付加した符号を信号種別判定部20
が検査して決定する。
る。まず、データメモリへの書き込み動作について説明
する。ＳＴＭ信号は周期的にハイウェイ2上に出現す
る。従って、ハイウェイ2の上のタイムスロットに対応
して該タイムスロットで伝送されるＳＴＭ信号をデータ
メモリ6内に書き込む際に与えるアドレス値をカウンタ1
1の出力と同一にしておく。すなわち、ＳＴＭ信号がデ
ータメモリ6に到着したときのカウンタ11の出力が２で
あれば、該ＳＴＭ信号はデータメモリ6のアドレス２に
格納される。該タイムスロットがＳＴＭ信号であるかど
うかの判定は、信号に付加した符号を信号種別判定部20
が検査して決定する。
【００３６】ＳＴＭ信号以外のタイムスロットの場合、
信号種別判定部20からＡＴＭ信号であることを示す信号
が出力され、セレクタ14に与えられる。セレクタ14はセ
レクタ13の出力を選択する。またアドレスフィルタ21が
アクティブになり、ＡＴＭ信号のヘッダを調べる。ＡＴ
Ｍ信号のヘッダには、前記ＡＴＭ受信インターフェース
部32-1と32-2において、該ＡＴＭ信号の出力先（出力ハ
イウェイ番号）が記入されている。アドレスフィルタ21
は、このヘッダ部を調べ、該ＡＴＭ信号をどの出力ハイ
ウェイへ出力するかを検出する。この出力先を制御部17
に伝達する。制御部17は該出力ハイウェイに対応する書
き込みレジスタからデータメモリ6へ与える書き込みア
ドレスを得る。ここで該書き込みアドレスは、予め空き
アドレスＦＩＦＯメモリ10から入力されたものである。
制御部17は、空きアドレスＦＩＦＯメモリ10から空きア
ドレスを１つ読み出し、該空きアドレスをＡＴＭ信号と
共にデータメモリ6に格納する。また、該空きアドレス
を当該ＡＴＭ信号を出力する出力ハイウェイに対応する
書き込みレジスタにも書き込み、これを更新する。な
お、該ＡＴＭ信号が空きセル（アイドルセル）である場
合、あるいは、空きアドレスＦＩＦＯメモリ10が空であ
る場合、データメモリ6への書き込みは行わない。
信号種別判定部20からＡＴＭ信号であることを示す信号
が出力され、セレクタ14に与えられる。セレクタ14はセ
レクタ13の出力を選択する。またアドレスフィルタ21が
アクティブになり、ＡＴＭ信号のヘッダを調べる。ＡＴ
Ｍ信号のヘッダには、前記ＡＴＭ受信インターフェース
部32-1と32-2において、該ＡＴＭ信号の出力先（出力ハ
イウェイ番号）が記入されている。アドレスフィルタ21
は、このヘッダ部を調べ、該ＡＴＭ信号をどの出力ハイ
ウェイへ出力するかを検出する。この出力先を制御部17
に伝達する。制御部17は該出力ハイウェイに対応する書
き込みレジスタからデータメモリ6へ与える書き込みア
ドレスを得る。ここで該書き込みアドレスは、予め空き
アドレスＦＩＦＯメモリ10から入力されたものである。
制御部17は、空きアドレスＦＩＦＯメモリ10から空きア
ドレスを１つ読み出し、該空きアドレスをＡＴＭ信号と
共にデータメモリ6に格納する。また、該空きアドレス
を当該ＡＴＭ信号を出力する出力ハイウェイに対応する
書き込みレジスタにも書き込み、これを更新する。な
お、該ＡＴＭ信号が空きセル（アイドルセル）である場
合、あるいは、空きアドレスＦＩＦＯメモリ10が空であ
る場合、データメモリ6への書き込みは行わない。
【００３７】書き込み側動作のタイミングチャートを図
１４に示す。図１４は、ＳＴＭ信号とＡＴＭ信号が連続
してデータメモリ6に到着した場合の動作を示す。本図
においてＡＴＭ信号は出力ハイウェイ4-1に出力される
ものとする。図１４に示すように、ＳＴＭ信号がデータ
メモリ6に到着した場合、データメモリ6の書き込みアド
レス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ信
号がデータメモリ6に到着した場合、データメモリ6の書
き込みアドレス端子には当該ＡＴＭ信号を出力すべき出
力ハイウェイ（本例の場合、出力ハイウェイ4-1）に対
応する書き込みレジスタ（本例の場合、書き込みレジス
タ18-1）の出力が与えられる。
１４に示す。図１４は、ＳＴＭ信号とＡＴＭ信号が連続
してデータメモリ6に到着した場合の動作を示す。本図
においてＡＴＭ信号は出力ハイウェイ4-1に出力される
ものとする。図１４に示すように、ＳＴＭ信号がデータ
メモリ6に到着した場合、データメモリ6の書き込みアド
レス端子にはＷ-ＡＣＭ8の出力が与えられる。ＡＴＭ信
号がデータメモリ6に到着した場合、データメモリ6の書
き込みアドレス端子には当該ＡＴＭ信号を出力すべき出
力ハイウェイ（本例の場合、出力ハイウェイ4-1）に対
応する書き込みレジスタ（本例の場合、書き込みレジス
タ18-1）の出力が与えられる。
【００３８】次に読み出し動作を説明する。読み出し側
では、カウンタ12が出力ハイウェイのタイムスロットに
応じてＲ-ＡＣＭ9から読み出しアドレスを読み出す。Ｒ
-ＡＣＭ9の構造は第１の実施例に示したものと同じであ
る。すなわち、ＳＴＭ信号が該タイムスロットに出力さ
れる場合には、データメモリ6のアドレスが記憶されて
いる。ＳＴＭ信号である場合は信号種別判定部22がこれ
を解析し、セレクタ16はＲ-ＡＣＭ9の出力を選択し、読
み出しアドレスをデータメモリ6に与え、ＳＴＭ信号を
読み出す。
では、カウンタ12が出力ハイウェイのタイムスロットに
応じてＲ-ＡＣＭ9から読み出しアドレスを読み出す。Ｒ
-ＡＣＭ9の構造は第１の実施例に示したものと同じであ
る。すなわち、ＳＴＭ信号が該タイムスロットに出力さ
れる場合には、データメモリ6のアドレスが記憶されて
いる。ＳＴＭ信号である場合は信号種別判定部22がこれ
を解析し、セレクタ16はＲ-ＡＣＭ9の出力を選択し、読
み出しアドレスをデータメモリ6に与え、ＳＴＭ信号を
読み出す。
【００３９】ＳＴＭ信号以外のタイムスロットの場合を
以下に示す。前記カウンタ12の出力信号は、出力ハイウ
ェイに対応している。従って、カウンタ12の出力がＲ-
ＡＣＭ9に与えられ、ＳＴＭ信号用タイムスロットでな
いことを示す信号が信号種別判定部22から出力される
と、セレクタ16はセレクタ15の出力を選択する。セレク
タ15にはカウンタ12の出力信号が与えられ、選択された
出力ハイウェイに対応する読み出しレジスタが決定され
る。制御部17は該読み出しレジスタから読み出しアドレ
スを読み出し、これをセレクタ15と16を介してデータメ
モリ6の読み出しアドレス端子に与える。これによりＡ
ＴＭ信号を読み出し、ハイウェイ3に出力する。このと
き読み出しアドレスとして使用されたアドレスは、空き
アドレスＦＩＦＯメモリ10に戻され、再度書き込みアド
レスとして利用される。ＡＴＭ信号と共に読み出された
アドレス（次アドレス）は、該ＡＴＭ信号を出力した出
力ハイウェイに対応する読み出しレジスタに記憶され
る。なお、ある出力ハイウェイに出力すべきセルが１つ
もない場合は、空きセルアドレスレジスタ23に格納され
ているアドレスが選択される。該アドレスに相当するデ
ータメモリ6の内容は常に空きセルとしてある。
以下に示す。前記カウンタ12の出力信号は、出力ハイウ
ェイに対応している。従って、カウンタ12の出力がＲ-
ＡＣＭ9に与えられ、ＳＴＭ信号用タイムスロットでな
いことを示す信号が信号種別判定部22から出力される
と、セレクタ16はセレクタ15の出力を選択する。セレク
タ15にはカウンタ12の出力信号が与えられ、選択された
出力ハイウェイに対応する読み出しレジスタが決定され
る。制御部17は該読み出しレジスタから読み出しアドレ
スを読み出し、これをセレクタ15と16を介してデータメ
モリ6の読み出しアドレス端子に与える。これによりＡ
ＴＭ信号を読み出し、ハイウェイ3に出力する。このと
き読み出しアドレスとして使用されたアドレスは、空き
アドレスＦＩＦＯメモリ10に戻され、再度書き込みアド
レスとして利用される。ＡＴＭ信号と共に読み出された
アドレス（次アドレス）は、該ＡＴＭ信号を出力した出
力ハイウェイに対応する読み出しレジスタに記憶され
る。なお、ある出力ハイウェイに出力すべきセルが１つ
もない場合は、空きセルアドレスレジスタ23に格納され
ているアドレスが選択される。該アドレスに相当するデ
ータメモリ6の内容は常に空きセルとしてある。
【００４０】読み出し側動作のタイミングチャートを図
８に示す。図８は、ＳＴＭ信号とＡＴＭ信号を連続して
出力する場合の動作を示す。本図においてＡＴＭ信号は
出力ハイウェイ4-1に出力されるものとする。図８に示
すように、ＳＴＭ信号をデータメモリ6から出力する場
合、データメモリ6の読み出しアドレス端子にはＲ-ＡＣ
Ｍ9の出力が与えられる。ＡＴＭ信号をデータメモリ6か
ら出力する場合、データメモリ6の読み出しアドレス端
子には当該ＡＴＭ信号を出力すべき出力ハイウェイ（本
例の場合、出力ハイウェイ4-1）に対応する読み出しレ
ジスタ（本例の場合、読み出しレジスタ19-1）の出力が
与えられる。
８に示す。図８は、ＳＴＭ信号とＡＴＭ信号を連続して
出力する場合の動作を示す。本図においてＡＴＭ信号は
出力ハイウェイ4-1に出力されるものとする。図８に示
すように、ＳＴＭ信号をデータメモリ6から出力する場
合、データメモリ6の読み出しアドレス端子にはＲ-ＡＣ
Ｍ9の出力が与えられる。ＡＴＭ信号をデータメモリ6か
ら出力する場合、データメモリ6の読み出しアドレス端
子には当該ＡＴＭ信号を出力すべき出力ハイウェイ（本
例の場合、出力ハイウェイ4-1）に対応する読み出しレ
ジスタ（本例の場合、読み出しレジスタ19-1）の出力が
与えられる。
【００４１】本例では信号にＳＴＭ信号識別子とＡＴＭ
信号識別子を付加したが、これらの識別子を別線により
伝達する方式も容易に実現できる。
信号識別子を付加したが、これらの識別子を別線により
伝達する方式も容易に実現できる。
【００４２】また、上記スイッチは、図１５に示す構成
によっても実現できる。図１５は、図１２における書き
込みレジスタと読み出しレジスタの組をメモリ24-1〜24
-4（以下、アドレスＦＩＦＯメモリと称する。）に置き
換えたものである。これらアドレスＦＩＦＯメモリ24-1
〜24-4は、それぞれ出力ハイウェイ4-1〜4-4に対応す
る。
によっても実現できる。図１５は、図１２における書き
込みレジスタと読み出しレジスタの組をメモリ24-1〜24
-4（以下、アドレスＦＩＦＯメモリと称する。）に置き
換えたものである。これらアドレスＦＩＦＯメモリ24-1
〜24-4は、それぞれ出力ハイウェイ4-1〜4-4に対応す
る。
【００４３】本例のＳＴＭ信号の処理は、図１２に示す
方法と同一である。
方法と同一である。
【００４４】ＡＴＭ信号の処理について、書き込み側の
処理から説明する。ＡＴＭ信号を書き込む場合には、ま
ず空きアドレスＦＩＦＯメモリ10から空きアドレスを読
み出し、これをデータメモリ6に与えることにより、Ａ
ＴＭ信号を書き込む。また、該ＡＴＭ信号を出力するハ
イウェイに対応するアドレスＦＩＦＯメモリに該空きア
ドレスを書き込む。図１２に示す場合とは異なり、該ア
ドレスをデータメモリ6には書き込まない。
処理から説明する。ＡＴＭ信号を書き込む場合には、ま
ず空きアドレスＦＩＦＯメモリ10から空きアドレスを読
み出し、これをデータメモリ6に与えることにより、Ａ
ＴＭ信号を書き込む。また、該ＡＴＭ信号を出力するハ
イウェイに対応するアドレスＦＩＦＯメモリに該空きア
ドレスを書き込む。図１２に示す場合とは異なり、該ア
ドレスをデータメモリ6には書き込まない。
【００４５】書き込み側動作のタイミングチャートを図
１６に示す。図１６は、ＳＴＭ信号とＡＴＭ信号が連続
してデータメモリ6に到着した場合の動作を示す。本図
においてＡＴＭ信号は出力ハイウェイ4-1に出力される
ものとする。図１６に示すように、ＳＴＭ信号がデータ
メモリ6に到着した場合、データメモリ6の書き込みアド
レス端子にはカウンタ11の出力が与えられる。ＡＴＭ信
号がデータメモリ6に到着した場合、データメモリ6の書
き込みアドレス端子には空きアドレスＦＩＦＯメモリ10
の出力が与えられる。そして、該ＡＴＭ信号を出力すべ
き出力ハイウェイ（本例の場合、出力ハイウェイ4-1）
に対応するアドレスＦＩＦＯメモリ（本例の場合、アド
レスＦＩＦＯメモリ24-1）にも該アドレスを記憶する。
１６に示す。図１６は、ＳＴＭ信号とＡＴＭ信号が連続
してデータメモリ6に到着した場合の動作を示す。本図
においてＡＴＭ信号は出力ハイウェイ4-1に出力される
ものとする。図１６に示すように、ＳＴＭ信号がデータ
メモリ6に到着した場合、データメモリ6の書き込みアド
レス端子にはカウンタ11の出力が与えられる。ＡＴＭ信
号がデータメモリ6に到着した場合、データメモリ6の書
き込みアドレス端子には空きアドレスＦＩＦＯメモリ10
の出力が与えられる。そして、該ＡＴＭ信号を出力すべ
き出力ハイウェイ（本例の場合、出力ハイウェイ4-1）
に対応するアドレスＦＩＦＯメモリ（本例の場合、アド
レスＦＩＦＯメモリ24-1）にも該アドレスを記憶する。
【００４６】次に読み出し側の動作を示す。読み出し側
ではカウンタ12の値に対応して出力ハイウェイが決定さ
れる。制御部17は該出力ハイウェイに対応するアドレス
ＦＩＦＯメモリを選択し、該アドレスＦＩＦＯメモリか
らアドレスを読み出す。次に該アドレスをセレクタ15と
16を経由してデータメモリ6の読み出しアドレス端子に
与え、ＡＴＭ信号を読み出す。そして、該アドレス値を
空きアドレスＦＩＦＯメモリ10に戻し、再度書き込みに
用いる。
ではカウンタ12の値に対応して出力ハイウェイが決定さ
れる。制御部17は該出力ハイウェイに対応するアドレス
ＦＩＦＯメモリを選択し、該アドレスＦＩＦＯメモリか
らアドレスを読み出す。次に該アドレスをセレクタ15と
16を経由してデータメモリ6の読み出しアドレス端子に
与え、ＡＴＭ信号を読み出す。そして、該アドレス値を
空きアドレスＦＩＦＯメモリ10に戻し、再度書き込みに
用いる。
【００４７】読み出し側動作のタイミングチャートを図
１１に示す。図１１は、ＳＴＭ信号とＡＴＭ信号を連続
して出力する場合の動作を示す。本図においてＡＴＭ信
号は出力ハイウェイ4-1に出力されるものとする。図１
１に示すように、ＳＴＭ信号をデータメモリ6から出力
する場合には、データメモリ6の読み出しアドレス端子
には、Ｒ-ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデ
ータメモリ6から出力する場合には、データメモリ6の読
み出しアドレス端子には、当該ＡＴＭ信号を出力すべき
出力ハイウェイ（本例の場合、出力ハイウェイ4-1）に
対応するアドレスＦＩＦＯメモリ（本例の場合、アドレ
スＦＩＦＯメモリ24-1）の出力が与えられる。
１１に示す。図１１は、ＳＴＭ信号とＡＴＭ信号を連続
して出力する場合の動作を示す。本図においてＡＴＭ信
号は出力ハイウェイ4-1に出力されるものとする。図１
１に示すように、ＳＴＭ信号をデータメモリ6から出力
する場合には、データメモリ6の読み出しアドレス端子
には、Ｒ-ＡＣＭ9の出力が与えられる。ＡＴＭ信号をデ
ータメモリ6から出力する場合には、データメモリ6の読
み出しアドレス端子には、当該ＡＴＭ信号を出力すべき
出力ハイウェイ（本例の場合、出力ハイウェイ4-1）に
対応するアドレスＦＩＦＯメモリ（本例の場合、アドレ
スＦＩＦＯメモリ24-1）の出力が与えられる。
【００４８】図５に戻り、スイッチ部34でのスイッチン
グ処理終了後、ＳＴＭ信号とＡＴＭ信号はそれぞれＳＴ
Ｍ送信インターフェース部31-1,31-2、ＡＴＭ送信イン
ターフェース部33-1,33-2に送られ、次に伝送路に出力
される。
グ処理終了後、ＳＴＭ信号とＡＴＭ信号はそれぞれＳＴ
Ｍ送信インターフェース部31-1,31-2、ＡＴＭ送信イン
ターフェース部33-1,33-2に送られ、次に伝送路に出力
される。
【００４９】
【発明の効果】本発明によれば、単一のスイッチでＳＴ
Ｍ信号とＡＴＭ信号の2種類を扱うことができるため、
コストを削減できる。
Ｍ信号とＡＴＭ信号の2種類を扱うことができるため、
コストを削減できる。
【図１】本発明の第１の実施例を示す機能ブロック図。
【図２】ＣＣＩＴＴ勧告に定めるＳＴＭ-１信号。
【図３】伝送路におけるＡＴＭ信号。
【図４】装置内におけるＡＴＭ信号。
【図５】システム全体図。
【図６】Ｗ-ＡＣＭ8およびＲ-ＡＣＭ9の内容の例を示す
図。
図。
【図７】データメモリ6への書き込み動作のタイミング
チャート（１）。
チャート（１）。
【図８】データメモリ6からの読み出し動作のタイミン
グチャート（１）。
グチャート（１）。
【図９】本発明の第１の実施例の応用を示す機能ブロッ
ク図。
ク図。
【図１０】データメモリ6への書き込み動作のタイミン
グチャート（２）。
グチャート（２）。
【図１１】データメモリ6からの読み出し動作のタイミ
ングチャート（２）。
ングチャート（２）。
【図１２】本発明の第２の実施例を示す機能ブロック
図。
図。
【図１３】本発明の第２の実施例の装置内でのＳＴＭ信
号およびＡＴＭ信号。
号およびＡＴＭ信号。
【図１４】データメモリ6への書き込み動作のタイミン
グチャート（３）。
グチャート（３）。
【図１５】本発明の第２の実施例の応用を示す機能ブロ
ック図。
ック図。
【図１６】データメモリ6への書き込み動作のタイミン
グチャート（４）。
グチャート（４）。
【図１７】従来例のスイッチ方式を示す図。
1-1〜1-4…入力ハイウェイ、2〜3…ハイウェイ、4-1〜4
-4…出力ハイウェイ、5…多重化部、6…データメモリ、
7…分離部、8…書き込みアドレスコントロールメモリ
（Ｗ-ＡＣＭ）、9…読み出しアドレスコントロールメモ
リ（Ｒ-ＡＣＭ）、10…空きアドレスＦＩＦＯメモリ、1
1〜12…カウンタ、13〜16…セレクタ、17…制御部、18-
1〜18-4…書き込みレジスタ、19-1〜19-4…読み出しレ
ジスタ、20…信号種別判定部、21…アドレスフィルタ、
22…信号種別判定部、23…空きセルアドレスレジスタ、
24-1〜24-4…アドレスＦＩＦＯメモリ、30-1〜30-2…Ｓ
ＴＭ信号受信インターフェース部、31-1〜31-2…ＳＴＭ
信号送信インターフェース部、32-1〜32-2…ＡＴＭ信号
受信インターフェース部、33-1〜33-2…ＡＴＭ信号送信
インターフェース部、34…スイッチ部、35-1〜35-4…伝
送路、36-1〜36-4…伝送路、40…従来例のスイッチ部、
41-1〜41-2…パケット化部、42-1〜42-2…非パケット化
部。
-4…出力ハイウェイ、5…多重化部、6…データメモリ、
7…分離部、8…書き込みアドレスコントロールメモリ
（Ｗ-ＡＣＭ）、9…読み出しアドレスコントロールメモ
リ（Ｒ-ＡＣＭ）、10…空きアドレスＦＩＦＯメモリ、1
1〜12…カウンタ、13〜16…セレクタ、17…制御部、18-
1〜18-4…書き込みレジスタ、19-1〜19-4…読み出しレ
ジスタ、20…信号種別判定部、21…アドレスフィルタ、
22…信号種別判定部、23…空きセルアドレスレジスタ、
24-1〜24-4…アドレスＦＩＦＯメモリ、30-1〜30-2…Ｓ
ＴＭ信号受信インターフェース部、31-1〜31-2…ＳＴＭ
信号送信インターフェース部、32-1〜32-2…ＡＴＭ信号
受信インターフェース部、33-1〜33-2…ＡＴＭ信号送信
インターフェース部、34…スイッチ部、35-1〜35-4…伝
送路、36-1〜36-4…伝送路、40…従来例のスイッチ部、
41-1〜41-2…パケット化部、42-1〜42-2…非パケット化
部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｒ 9076−5Ｋ Ｐ
Claims (24)
- 【請求項１】入力ハイウェイから入力される信号を第１
の情報記録媒体に書き込み、該信号を前記第１の情報記
録媒体から出力ハイウェイに読み出すスイッチにおい
て、 前記入力される信号が同期転送モード信号（以下、ＳＴ
Ｍ信号と称する。）である場合は、アドレス発生手段の
発生するアドレスに従って第１の情報記録媒体に当該Ｓ
ＴＭ信号を書き込み、第２の情報記録媒体に記憶されて
いるアドレス値に従って第１の情報記録媒体から当該Ｓ
ＴＭ信号を読み出し、 前記入力される信号が非同期転送モード信号（以下、Ａ
ＴＭ信号と称する。）である場合は、第１の情報記録媒
体の空き領域のアドレス値を格納しておく第３の情報記
録媒体からアドレス値を得て、当該アドレス値に従って
第１のメモリに当該ＡＴＭ信号を書き込み、第１の情報
記録媒体から当該ＡＴＭ信号を読み出す場合には、当該
ＡＴＭ信号が格納されていた第１の情報記録媒体の領域
のアドレス値を第３の情報記録媒体に記憶させることを
特徴とするＳＴＭ信号とＡＴＭ信号の混在処理方法。 - 【請求項２】請求項１において、前記ＳＴＭ信号に与え
るアドレス値の集合とＡＴＭ信号に与えるアドレス値の
集合は、任意の時刻において互いに疎であることを特徴
とするＳＴＭ信号とＡＴＭ信号の混在処理方法。 - 【請求項３】請求項１におけるアドレス発生手段は、情
報記録媒体であることを特徴とするＳＴＭ信号とＡＴＭ
信号の混在処理方法。 - 【請求項４】請求項１におけるアドレス発生手段は、カ
ウンタであることを特徴とするＳＴＭ信号とＡＴＭ信号
の混在処理方法。 - 【請求項５】請求項１および３における情報記録媒体は
半導体メモリであることを特徴とするＳＴＭ信号とＡＴ
Ｍ信号の混在処理方法。 - 【請求項６】請求項１から５のいずれかに記載のＳＴＭ
信号とＡＴＭ信号の混在処理方法を利用するスイッチシ
ステム。 - 【請求項７】入力ハイウェイと出力ハイウェイにおいて
ＳＴＭ信号とＡＴＭ信号（ヘッダ部と情報部からなる固
定長セル）が混在するスイッチシステムであって、 複数の入力ハイウェイから入力される信号を時分割多重
する多重化回路と、 到着した信号がＳＴＭ信号である場合には、該信号を記
憶し、到着した信号がＡＴＭ信号である場合は、到着し
た信号と、該信号と同じ出力ハイウェイに出力するＡＴ
Ｍ信号であって該信号の次に到着する信号を書き込むア
ドレス（次アドレス）とを組として記憶するデータメモ
リと、 データメモリからの出力信号を出力ハイウェイに振り分
ける分離回路と、データメモリの空き領域のアドレス
（空きアドレス）を記憶する空きアドレスＦＩＦＯメモ
リと、データメモリに到着した信号の信号種別（ＳＴＭ
信号またはＡＴＭ信号）を判定する第１の信号種別判定
回路と、ＳＴＭ信号が到着した場合にデータメモリへの
書き込みアドレスを発生するＳＴＭ信号用書き込みアド
レス生成回路と、到着信号の書き込みタイミングを発生
する第１のカウンタと、ＡＴＭ信号が到着した場合に該
ＡＴＭ信号に付加されている情報から該ＡＴＭ信号の出
力先を調べるアドレスフィルタと、各出力ハイウェイ毎
に出力するＡＴＭ信号の書き込みアドレスを記憶する書
き込みレジスタと、前記複数の書き込みレジスタの出力
のうちの１つを選択する第１のセレクタと、 第１の信号種別半別回路の出力により到着した信号の種
別を知り、かつ、到着した信号がＳＴＭ信号であれば前
記ＳＴＭ信号用書き込みアドレス生成回路の出力を選択
し、到着した信号がＡＴＭ信号であれば前記第１のセレ
クタ出力を選択し、かつ、選択した入力をデータメモリ
の書き込みアドレス端子に与える第２のセレクタと、 出力ハイウェイ毎のデータメモリからの読み出しタイミ
ングを発生する第２のカウンタと、 出力ハイウェイのタイムスロットごとに、該タイムスロ
ットがＳＴＭ信号用であれば読み出しアドレスを記憶
し、該タイムスロットがＳＴＭ信号用でなければＡＴＭ
信号出力指示子を記憶し、かつ、第２のカウンタの出力
を読み出しアドレスとするアドレスコントロールメモリ
と、 前記アドレスコントロールメモリの出力によりデータメ
モリから出力する信号の種別を判定する第２の信号種別
判定回路と、対応する出力ハイウェイごとのＡＴＭ信号
用読み出しアドレスを記憶する読み出しレジスタと、 第２のカウンタ出力にしたがって前記複数の読み出しレ
ジスタの出力のうちの１つを選択し、選択した入力を空
きアドレスＦＩＦＯメモリと第４のセレクタのデータ入
力端子に与える第３のセレクタと、 第２の信号種別判定回路の出力によりデータメモリから
出力する信号の種別を知り、かつ、出力する信号がＳＴ
Ｍ信号である場合は前記アドレスコントロールメモリの
出力を選択し、出力する信号がＡＴＭ信号である場合は
前記第３のセレクタ出力を選択し、かつ、選択した入力
をデータメモリの読み出しアドレス端子に与える第４の
セレクタと、 前記アドレスフィルタの出力により到着したＡＴＭ信号
の出力先を知り、前記複数の書き込みレジスタのなかか
ら当該出力先に対応する書き込みレジスタを選択し、第
１のセレクタに当該書き込みレジスタを選択させ、次に
空きアドレスＦＩＦＯメモリから空きアドレスを読み出
し、該空きアドレスを当該選択した書き込みレジスタに
記憶させ、かつ、前記到着したＡＴＭ信号と共に該空き
アドレスをデータメモリに記憶させ、データメモリに与
えた読み出しアドレスを空きアドレスＦＩＦＯメモリに
記憶させ、当該読み出しアドレスを記憶していた読み出
しレジスタにＡＴＭ信号とともに読み出した次アドレス
を書き込ませる制御部とからなることを特徴とするスイ
ッチシステム。 - 【請求項８】入力ハイウェイと出力ハイウェイにＳＴＭ
信号およびヘッダ部と情報部からなる固定長セルのＡＴ
Ｍ信号とが混在するスイッチシステムであって、 複数の入力ハイウェイから入力される信号を時分割多重
する多重化回路と、到着した信号を記憶するデータメモ
リと、データメモリからの出力信号を出力ハイウェイに
振り分ける分離回路と、データメモリの空き領域のアド
レス（空きアドレス）を記憶する空きアドレスＦＩＦＯ
メモリと、データメモリに到着した信号の信号種別（Ｓ
ＴＭ信号またはＡＴＭ信号）を判定する第１の信号種別
判定回路と、ＳＴＭ信号が到着した場合にデータメモリ
への書き込みアドレスを発生するＳＴＭ信号用書き込み
アドレス生成回路と、到着信号の書き込みタイミングを
発生する第１のカウンタと、ＡＴＭ信号が到着した場合
に該ＡＴＭ信号に付加されている情報から該ＡＴＭ信号
の出力先を検出するアドレスフィルタと、各出力ハイウ
ェイ毎に出力するＡＴＭ信号用の書き込みアドレスを記
憶するアドレスＦＩＦＯメモリと、 第１の信号種別半別回路の出力にしたがって到着した信
号がＳＴＭ信号である場合はＳＴＭ信号用書き込みアド
レス生成回路の出力を選択し、到着した信号がＡＴＭ信
号で有る場合は空きアドレスＦＩＦＯメモリの出力を選
択し、かつ、選択した入力をデータメモリの書き込みア
ドレス端子に与える第１のセレクタと、 出力ハイウェイ毎のデータメモリからの読み出しタイミ
ングを発生する第２のカウンタと、 出力ハイウェイのタイムスロットごとに該タイムスロッ
トがＳＴＭ信号用であれば読み出しアドレスを記憶し、
該タイムスロットがＳＴＭ信号用でなければＡＴＭ信号
出力指示子を記憶し、かつ、前記第２のカウンタの出力
を読み出しアドレスとするアドレスコントロールメモリ
と、 第２のカウンタ出力にしたがって前記複数のアドレスＦ
ＩＦＯメモリの出力のうちの１つを選択し、かつ、選択
した入力を空きアドレスＦＩＦＯメモリのデータ入力端
子と第３のセレクタの入力端子に与える第２のセレクタ
と、 前記アドレスコントロールメモリの出力によりデータメ
モリから出力する信号の種別を判定する第２の信号種別
判定回路と、 第２の信号種別判定回路の出力によりデータメモリから
出力する信号の種別を知り、ＳＴＭ信号である場合は前
記アドレスコントロールメモリの出力を選択し、ＡＴＭ
信号である場合は前記第２のセレクタ出力を選択し、か
つ、選択した入力をデータメモリの読み出しアドレス端
子に与える第３のセレクタと、 前記アドレスフィルタの出力により到着したＡＴＭ信号
の出力先を知り、前記複数のアドレスＦＩＦＯメモリの
なかから当該出力先に対応するアドレスＦＩＦＯメモリ
を選択し、空きアドレスＦＩＦＯメモリから空きアドレ
スを読み出し、当該空きアドレスを当該選択したアドレ
スＦＩＦＯメモリに記憶させ、データメモリからＡＴＭ
信号を読み出す時に当該ＡＴＭ信号を出力するハイウェ
イに対応するアドレスＦＩＦＯメモリからデータメモリ
に与える読み出しアドレスを読み出し、該アドレスをデ
ータメモリに読み出しアドレスとして与え、かつ、該ア
ドレスを空きアドレスＦＩＦＯメモリに書き込ませる制
御部とからなることを特徴とするスイッチシステム。 - 【請求項９】請求項７又は８におけるスイッチシステム
において、前記ＳＴＭ信号に与えるアドレス値の集合と
ＡＴＭ信号に与えるアドレス値の集合は、任意の時刻に
おいて互いに疎であることを特徴とするスイッチシステ
ム。 - 【請求項１０】請求項７又は８におけるスイッチシステ
ムにおいて、前記ＳＴＭ信号用アドレス生成回路はメモ
リ（書き込みアドレス保持メモリ）であり、到着したＳ
ＴＭ信号を前記データメモリへ書き込むためのアドレス
を該書き込みアドレス保持メモリに記憶しておくことを
特徴とするスイッチシステム。 - 【請求項１１】請求項７又は８におけるスイッチシステ
ムにおいて、前記ＳＴＭ信号用アドレス生成回路はカウ
ンタであることを特徴とするスイッチシステム。 - 【請求項１２】請求項１１において、ＳＴＭ信号用アド
レス生成回路に用いるカウンタと前記第１のカウンタは
同一であることを特徴とするスイッチシステム。 - 【請求項１３】請求項１０におけるスイッチシステムに
おいて、書き込み側信号種別保持メモリを設け、前記デ
ータメモリの入力側における第１の信号種別判定回路
は、書き込み側信号種別保持メモリに記憶された情報を
用いて信号種別の判定を行い、 当該書き込み側信号種別保持メモリには、前記データメ
モリに到着するタイムスロットごとに、該タイムスロッ
トの信号がＳＴＭ信号かＡＴＭ信号かを示す識別子が記
憶されていることを特徴とするスイッチシステム。 - 【請求項１４】請求項１０におけるスイッチシステムに
おいて、前記データメモリの入力側における第１の信号
種別判定回路は、前記書き込みアドレス保持メモリに記
憶された情報を用いて信号種別の判断を行い、 当該書き込みアドレス保持メモリには、前記データメモ
リに到着するタイムスロットごとに、当該タイムスロッ
トの信号がＳＴＭ信号である場合には前記データメモリ
に与える書き込みアドレスが記憶されており、ＡＴＭ信
号である場合にはＡＴＭ信号であることを示す識別子が
記憶されていることを特徴とするスイッチシステム。 - 【請求項１５】請求項１０におけるスイッチシステムに
おいて、前記データメモリの入力側における第１の信号
種別判定回路は、前記書き込みアドレス保持メモリに記
憶された情報を用いて信号種別の判断を行い、 当該書き込みアドレス保持メモリには、前記データメモ
リに到着するタイムスロットごとに、該タイムスロット
の信号がＳＴＭ信号である場合には、前記データメモリ
に与える書き込みアドレスとＳＴＭ信号であることを示
す識別子が記憶されており、ＡＴＭ信号である場合に
は、ＡＴＭ信号であることを示す識別子が記憶されてい
ることを特徴とするスイッチシステム。 - 【請求項１６】請求項１０、１１又は１２におけるスイ
ッチシステムにおいて、前記スイッチシステムの前段に
おいて、当該信号の信号種別（ＡＴＭ信号／ＳＴＭ信
号）を示す識別子を当該信号に付加しておき、前記デー
タメモリの入力側における第１の信号種別判定回路は、
前記スイッチシステムにおいて信号に付加された識別子
を認識する回路であることを特徴とするスイッチシステ
ム。 - 【請求項１７】請求項１０、１１又は１２におけるスイ
ッチシステムにおいて、前記スイッチシステムの前段に
おいて当該信号の信号種別（ＡＴＭ信号／ＳＴＭ信号）
を示す識別子を生成し、これを別線で前記スイッチシス
テムに伝達する場合、前記データメモリの入力側におけ
る第１の信号種別判定回路は、別線で送られてきた識別
子を認識する回路であることを特徴とするスイッチシス
テム。 - 【請求項１８】請求項７又は８におけるスイッチシステ
ムにおいて、読み出し側のタイムスロットの信号の信号
種別を記憶するメモリ（読み出し側信号種別保持メモ
リ）を設け、前記データメモリから出力する信号の信号
種別（ＡＴＭ信号／ＳＴＭ信号）を判定する第２の信号
種別判定回路は、読み出し側信号種別保持メモリに記憶
された情報を用いて信号種別の判断を行い、当該読み出
し側信号種別保持メモリには、前記データメモリから出
力する信号のタイムスロットごとに、該タイムスロット
の信号がＳＴＭ信号かＡＴＭ信号かを示す識別子が記憶
されていることを特徴とするスイッチシステム。 - 【請求項１９】請求項７又は８におけるスイッチシステ
ムにおいて、前記データメモリから出力する信号の信号
種別（ＡＴＭ信号／ＳＴＭ信号）を判定する第２の信号
種別判定回路は、前記アドレスコントロールメモリに記
憶された情報を用いて信号種別の判断を行い、 当該アドレスコントロールメモリには、前記データメモ
リから出力する信号のタイムスロットごとに、前記デー
タメモリから出力する信号がＳＴＭ信号である場合には
前記データメモリに与える読み出しアドレスが記憶され
ており、ＡＴＭ信号である場合にはＡＴＭ信号であるこ
とを示す識別子が記憶されていることを特徴とするスイ
ッチシステム。 - 【請求項２０】請求項７又は８におけるスイッチシステ
ムにおいて、前記データメモリから出力する信号の信号
種別（ＡＴＭ信号／ＳＴＭ信号）を判定する第２の信号
種別判定回路は、前記アドレスコントロールメモリに記
憶された情報を用いて信号種別の判断を行い、 当該アドレスコントロールメモリには、前記データメモ
リから出力するタイムスロットごとに、前記データメモ
リから出力する信号がＳＴＭ信号である場合には前記デ
ータメモリに与える読み出しアドレスとＳＴＭ信号であ
ることを示す識別子が記憶されており、ＡＴＭ信号であ
る場合にはＡＴＭ信号であることを示す識別子が記憶さ
れていることを特徴とするスイッチシステム。 - 【請求項２１】請求項７から２０のいずれに記載のスイ
ッチシステムにおいて、１タイムスロットにおけるＡＴ
Ｍ信号とＳＴＭ信号の信号長は同一であることを特徴と
するスイッチシステム。 - 【請求項２２】請求項２１のスイッチシステムにおい
て、前記信号長は５４バイトであることを特徴とするス
イッチシステム。 - 【請求項２３】ＡＴＭ信号とＳＴＭ信号の両者を処理す
るスイッチ方法であって、ＡＴＭ信号に対してはＡＴＭ
信号単位に出力先を決定することにより該信号をスイッ
チし、ＳＴＭ信号はタイムスロット入れ替えによりスイ
ッチすることを特徴とするスイッチ制御方法。 - 【請求項２４】請求項２３に示す方法を用いることを特
徴とするスイッチシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5894293A JPH06276214A (ja) | 1993-03-18 | 1993-03-18 | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム |
| US08/213,761 US5577037A (en) | 1993-03-18 | 1994-03-16 | Method of processing inclusively STM signals and ATM signals and switching system employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5894293A JPH06276214A (ja) | 1993-03-18 | 1993-03-18 | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276214A true JPH06276214A (ja) | 1994-09-30 |
Family
ID=13098892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5894293A Pending JPH06276214A (ja) | 1993-03-18 | 1993-03-18 | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5577037A (ja) |
| JP (1) | JPH06276214A (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330240B1 (en) * | 1987-04-24 | 2001-12-11 | Hitachi, Ltd. | ATM cell switching system |
| US5365519A (en) | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| CA2145017C (en) * | 1994-03-31 | 2000-02-15 | Masaru Murakami | Cell multiplexer having cell delineation function |
| US5926482A (en) | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
| US5920562A (en) | 1996-11-22 | 1999-07-06 | Sprint Communications Co. L.P. | Systems and methods for providing enhanced services for telecommunication call |
| PL177926B1 (pl) * | 1994-05-05 | 2000-01-31 | Sprint Communications Co | Sposób przetwarzania sygnałów sygnalizacji w systemie telekomunikacyjnym |
| US6181703B1 (en) * | 1995-09-08 | 2001-01-30 | Sprint Communications Company L. P. | System for managing telecommunications |
| US5991301A (en) | 1994-05-05 | 1999-11-23 | Sprint Communications Co. L.P. | Broadband telecommunications system |
| US6631133B1 (en) | 1994-05-05 | 2003-10-07 | Sprint Communications Company L.P. | Broadband telecommunications system |
| JP2780669B2 (ja) * | 1995-05-09 | 1998-07-30 | 日本電気株式会社 | 多重ｓｔｍ／ａｔｍ変換装置 |
| JP2770786B2 (ja) * | 1995-06-05 | 1998-07-02 | 日本電気株式会社 | 構造化データの多重ａｔｍ／ｓｔｍ変換装置 |
| DE19534754C1 (de) * | 1995-09-19 | 1996-11-07 | Siemens Ag | Verfahren zum Vermitteln von Schmalband-Teil-Leitungsbündeln zwischen Kommunikationssystemen über ein ATM-Kommunikationsnetz |
| AU2257097A (en) * | 1996-02-02 | 1997-08-22 | Sprint Communications Company, L.P. | Atm gateway system |
| JPH10178451A (ja) * | 1996-10-17 | 1998-06-30 | Fujitsu Ltd | ハイブリッド交換機、交換機、及びこれらの交換機におけるｓｔｍデータ再配置方法 |
| ATE306173T1 (de) | 1996-11-22 | 2005-10-15 | Sprint Communications Co | System und verfahren zum anruftransport in einem telekomminikationsnetzwerk |
| US6667982B2 (en) | 1996-11-22 | 2003-12-23 | Sprint Communications Company, L.P. | Broadband telecommunications system interface |
| US6115380A (en) * | 1996-11-22 | 2000-09-05 | Sprint Communications Co., L.P. | Broadband telecommunications system |
| US6016315A (en) * | 1997-04-30 | 2000-01-18 | Vlsi Technology, Inc. | Virtual contiguous FIFO for combining multiple data packets into a single contiguous stream |
| US6178170B1 (en) | 1997-05-13 | 2001-01-23 | Sprint Communications Company, L. P. | System and method for transporting a call |
| KR100290999B1 (ko) | 1997-06-11 | 2001-07-12 | 윤종용 | 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법 |
| US6157657A (en) * | 1997-10-02 | 2000-12-05 | Alcatel Usa Sourcing, L.P. | System and method for data bus interface |
| US6167041A (en) * | 1998-03-17 | 2000-12-26 | Afanador; J. Abraham | Switch with flexible link list manager for handling ATM and STM traffic |
| US6347348B1 (en) * | 1998-06-30 | 2002-02-12 | Sun Microsystems, Inc. | Buffer management system having an output control configured to retrieve data in response to a retrieval request from a requesting one of a plurality of destinations |
| US6233250B1 (en) * | 1998-11-13 | 2001-05-15 | Integrated Telecom Express, Inc. | System and method for reducing latency in software modem for high-speed synchronous transmission |
| US6714217B2 (en) | 1998-12-18 | 2004-03-30 | Sprint Communication Company, L.P. | System and method for providing a graphical user interface to, for building, and/or for monitoring a telecommunication network |
| US7079530B1 (en) | 1999-02-25 | 2006-07-18 | Sprint Communications Company L.P. | System and method for caching toll free number information |
| JP2000253072A (ja) * | 1999-03-03 | 2000-09-14 | Hitachi Ltd | 交換システム及び交換制御方法 |
| US7103068B1 (en) | 1999-05-04 | 2006-09-05 | Sprint Communication Company L.P. | System and method for configuring bandwidth transmission rates for call connections |
| US6895088B1 (en) | 1999-05-21 | 2005-05-17 | Sprint Communications Company L.P. | System and method for controlling a call processing system |
| US6704314B1 (en) | 1999-12-15 | 2004-03-09 | Sprint Communications Company, L.P. | Method and apparatus to control cell substitution |
| GB2358764B (en) * | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
| JP3867494B2 (ja) * | 2000-10-31 | 2007-01-10 | 横河電機株式会社 | データ処理装置、およびデータ処理方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752987B2 (ja) * | 1986-02-28 | 1995-06-05 | 株式会社日立製作所 | 多元情報順序保存タイムスロツト選択方法 |
| JP2880271B2 (ja) * | 1990-08-17 | 1999-04-05 | 株式会社日立製作所 | 帯域制御方法および回路 |
| JP2865692B2 (ja) * | 1989-02-22 | 1999-03-08 | 株式会社日立製作所 | スイッチングシステム及びその構成方法 |
| DE3742939A1 (de) * | 1987-12-18 | 1989-07-06 | Standard Elektrik Lorenz Ag | Verfahren zur hybriden paketvermittlung und einrichtungen hierzu |
| JPH0785547B2 (ja) * | 1988-07-08 | 1995-09-13 | 日本電気株式会社 | フレーム変換器 |
| FR2660818B1 (fr) * | 1990-04-06 | 1992-06-19 | France Telecom | Relais-commutateur de trames pour reseau numerique asynchrone. |
| JPH0454796A (ja) * | 1990-06-25 | 1992-02-21 | Hitachi Ltd | 時分割スイッチのフレーム位相制御方法およびフレーム位相可変時分割スイッチ |
| US5144619A (en) * | 1991-01-11 | 1992-09-01 | Northern Telecom Limited | Common memory switch for routing data signals comprising ATM and STM cells |
| US5168492A (en) * | 1991-04-11 | 1992-12-01 | Northern Telecom Limited | Rotating-access ATM-STM packet switch |
| EP0528087A1 (de) * | 1991-08-19 | 1993-02-24 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Übermittlung von STM-vermittelten Nachrichten über ATM-Vermittlungsstellen |
-
1993
- 1993-03-18 JP JP5894293A patent/JPH06276214A/ja active Pending
-
1994
- 1994-03-16 US US08/213,761 patent/US5577037A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5577037A (en) | 1996-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06276214A (ja) | Ｓｔｍ信号とａｔｍ信号の混在処理方法およびスイッチシステム | |
| EP0406842B1 (en) | Packet switch network for communication using packet having virtual connection identifier VCI | |
| US5214639A (en) | Communication switching element and method for transmitting variable length cells | |
| US5144619A (en) | Common memory switch for routing data signals comprising ATM and STM cells | |
| CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| EP0518199A2 (en) | A cross-connection apparatus for B-ISDN | |
| JPH06335079A (ja) | Ａｔｍ網におけるセル多重化装置 | |
| EP0523386B1 (en) | System for monitoring normality of operation of ATM cross-connecting apparatus | |
| US5661722A (en) | Usage parameter control and performance monitoring apparatus used for cell stream in ATM network | |
| JPH10126412A (ja) | Ａｔｍリンクを通じてａｔｍセルを伝送する方法及びシステム | |
| US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| US6094432A (en) | Apparatus for and method of segmenting and reassembling constant bit rate traffic in asynchronous transfer mode network | |
| JP2985844B2 (ja) | Ａｔｍ受信装置 | |
| US7075938B1 (en) | Common buffer memory control apparatus | |
| JP3500511B2 (ja) | 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| JPH07336354A (ja) | Ｓｔｍデータ／ａｔｍセル変換方法及び装置 | |
| EP1180874A1 (en) | Message write device, message write method, message read device, message read method, memory address control circuit for write of variable length message, and memory address control circuit for read of variable length message | |
| KR100236605B1 (ko) | Atm 접속카드의 atm 망 접속을 위한 셀 다중화장치 | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| JPH1174892A (ja) | セル交換機 | |
| JP3137312B2 (ja) | Ａｔｍインタフェース回路 | |
| KR100492545B1 (ko) | Ａｔｍ 시스템의 데이터 전송 경로 판별 장치 | |
| JP2937750B2 (ja) | ポインタ挿入装置 |