JPH1174892A - セル交換機 - Google Patents

Abstract

(57)【要約】 【課題】 セル交換スイッチの構成を特別の構成とする
ことなく、ショートパケットを含むセル及びショートパ
ケットを含まないセルの両者を交換できる簡単な構成の
セル交換機を実現する。 【解決手段】 ショートパケットを含むセルと、ショー
トパケットを含まないセルを振り分けてそれぞれ処理
し、統一のフォーマットに従う交換用セルにし、その
後、セル多重してセル交換スイッチに入力して交換し、
交換後も、ショートパケットを含む交換用セルと、ショ
ートパケットを含まない交換用セルを振り分けてそれぞ
れ処理し、その後、ネットワーク上のフォーマットに従
うセルにして、次段ノードに出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ショートパケット
を含むセル及びショートパケットを含まないセルの双方
が入力され、これらセルを交換するセル交換機に関し、
特に、ＡＴＭ交換機に適用して好適なものである。

【０００２】

【従来の技術】従来、ＡＴＭ交換機において、５３バイ
ト長のＡＴＭセルを交換する中心をなすＡＴＭスイッチ
としては、共通バス型スイッチ、共通メモリ型スイッ
チ、バニアンスイッチ、入力バッファ型スイッチ、クロ
スポイントスイッチ及び入出力バッファ型スイッチのよ
うな各種のものが提案されており、既に多くのシステム
に搭載されている。

【０００３】ＡＴＭによる通信の特長は、固定長（５３
バイト長）のＡＴＭセルを単位としてスイッチング動作
や各種の通信処理を施すところにある。情報を固定長に
して扱うので、ハードウェアによる高速動作が容易に実
行可能となっている。

【０００４】一方、可変長の比較的短いパケットをＡＴ
Ｍ通信システムにおいて扱う新しいＡＡＬ（ＡＴＭ Ad
aptation Layer）の仕様が各機関で検討されており、Ｉ
ＴＵ−Ｔ（International Telecommunication Union-Te
lecommunication Standardization Sector ）では、
Ｉ．３６３．２という勧告番号で標準化勧告される運び
となっている。これは、複数の可変長のショートパケッ
トをＡＴＭコネクション上に多重化し、ＡＴＭセルに乗
せて通信するものである。この方式では、様々なユーザ
のショートパケットが１つのＡＴＭコネクション上に多
重されるため、各ユーザのショートパケットを交換する
ためには、可変長パケットを交換するスイッチが必要と
なる。一方、Ｉ．３６３．２以外のＡＡＬを使用するＡ
ＴＭコネクションも通信回路上には混在しており、これ
らのコネクション上には、ショートパケットが多重され
ていることはない。

【０００５】

【発明が解決しようとする課題】当然に、現状では、シ
ョートパケットを含むＡＴＭセルを扱うＡＴＭ交換機は
実用化されていない。

【０００６】また、ショートパケットを含むＡＴＭセル
をＡＴＭ交換機で扱う場合、ショートパケットレベルで
のスイッチングも必要となってくる。このようなスイッ
チには、従来からのＡＴＭスイッチとは異なり、長さの
異なるパケットを高速交換する機能が要求され、そのた
め、固定長のＡＴＭセルと可変長のショートパケットの
両者を同一のＡＴＭスイッチで交換することは、今日広
く普及している上述したＡＴＭスイッチで行うのは困難
である。

【０００７】そのため、ショートパケットを含むＡＴＭ
セルをＡＴＭ交換機で扱う場合には、新たな構成を有す
るＡＴＭスイッチを設計するか、既存の構成を有するＡ
ＴＭスイッチを用いてショートパケットを含むＡＴＭセ
ルも交換できるように、ＡＴＭスイッチの周辺回路構成
を設計し直さなければならない。

【０００８】本発明は、後者の場合を考えており、ショ
ートパケットを含むセルをもセル交換機で交換する場合
において、セル交換スイッチの周辺回路やセル交換スイ
ッチの規模をできるだけ小さくして実現しようとしたも
のである。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め、本発明は、ショートパケットをペイロードに含むセ
ル、及び、ショートパケットをペイロードに含まないセ
ルの双方が入力され、入力されたセルを交換処理するセ
ル交換機において、以下のようにしたことを特徴とす
る。

【００１０】すなわち、（１）セル交換を実行するセル
交換スイッチと、（２）当該セル交換機の各入力端子に
対応してそれぞれ設けられ、入力されたセルを処理して
上記セル交換スイッチへ与える複数の入力セル処理回路
と、（３）当該セル交換機の各出力端子に対応してそれ
ぞれ設けられ、上記セル交換スイッチから出力されたセ
ルを処理して対応する出力端子に出力する複数の出力セ
ル処理回路とを備えている。

【００１１】そして、上記各入力セル処理回路は、入力
されたセルがショートパケットを含むものか否かを識別
し、ショートパケットを含まないセルに対しては、セル
の転送に係る一般的な処理を行って、処理後のセルに、
セル転送レイヤのコネクション識別子に応じたスイッチ
ング情報を少なくとも含むスイッチングタグを付加して
いる交換用セルを上記セル交換スイッチへ出力し、ショ
ートパケットを含むセルに対しては、セルの転送に係る
一般的な処理、ショートパケットの多重分離、ショート
パケットのヘッダに対する処理、及び、多重分離された
各ショートパケットの別個のセルへのマッピング処理を
行って、処理後のセルに、少なくともショートパケット
転送レイヤのコネクション識別子に応じたスイッチング
情報を少なくとも含むスイッチングタグを付加している
交換用セルを上記セル交換スイッチへ出力するものであ
る。

【００１２】また、上記各出力セル処理回路は、上記セ
ル交換スイッチから与えられた交換用セルがショートパ
ケットを含むものか否かを識別し、ショートパケットを
含まない交換用セルに対しては、スイッチングタグを除
去してセルを対応する出力端子に出力し、ショートパケ
ットを含む交換用セルに対しては、交換用セルからのシ
ョートパケットの分離、及び、分離された１又は複数の
ショートパケットの１個のセルのペイロードへの挿入を
行ってそのセルを、対応する出力端子に出力するもので
ある。

【００１３】

【発明の実施の形態】 （Ａ）第１の実施形態 以下、本発明によるセル交換機をＡＴＭ交換機に適用し
た第１の実施形態を図面を参照しながら詳述する。

【００１４】（Ａ−１）第１の実施形態の構成 図１は、ショートパケットを含むＡＴＭセルと、ショー
トパケットを含まないＡＴＭセルの両方が入力される第
１の実施形態のＡＴＭ交換機の構成を示すブロック図で
ある。

【００１５】図１において、第１の実施形態のＡＴＭ交
換機１は、当該ＡＴＭ交換機１の入力端子数Ｎに等しい
数の入力ＡＴＭセル処理回路１００−１〜１００−Ｎ
と、出力端子数Ｍに等しい数の出力ＡＴＭセル処理回路
１２０−１〜１２０−Ｍ（Ｍは一般的にＮに等しい）
と、各入力ＡＴＭセル処理回路１００−ｎ（ｎは１〜
Ｎ）から出力されたＡＴＭセル（後述する交換機内ＡＴ
Ｍセル）を交換していずれかの出力ＡＴＭセル処理回路
１２０−ｍ（ｍは１〜Ｍ）に与えるＮ×Ｍ構成のＡＴＭ
スイッチ１１０からなっている。

【００１６】ｎ番目の入力ＡＴＭセル処理回路１００−
ｎの出力端子は、ＡＴＭスイッチ１１０のｎ番目の入力
ポートに接続されており、ＡＴＭスイッチ１１０のｍ番
目の出力ポートは、ｍ番目の出力ＡＴＭセル処理回路１
２０−ｍの入力端子に接続されている。

【００１７】入力ＡＴＭセル処理回路１００−１〜１０
０−Ｎには、ショートパケットを含むＡＴＭセルもショ
ートパケットを含まないＡＴＭセルも、ＡＴＭヘッダ部
が５バイト、ペイロード部が４８バイトの計５３バイト
の構成で入力される。

【００１８】各入力ＡＴＭセル処理回路１００−ｎはそ
れぞれ、同一構成を有し、図１において、入力ＡＴＭセ
ル処理回路１００−１について詳細に示すように、ＡＴ
Ｍセルヘッダ処理回路１０１、ＡＴＭセル振り分け回路
１０２、ショートパケットレイヤ（ＡＡＬ２：ＡＴＭ
Adaptation Layer2）処理回路１０３、ショートパケッ
トヘッダ処理回路１０４、ショートパケット変換回路１
０５、２個のＡＴＭセルバッファ回路１０６及び１０
８、並びに、ＡＴＭセル多重化回路１０７を備えてい
る。

【００１９】一方、各出力ＡＴＭセル処理回路１２０−
ｍもそれぞれ、同一構成を有し、図１において、出力Ａ
ＴＭセル処理回路１２０−１について詳細に示すよう
に、ＡＴＭセル振り分け回路１２１、ショートパケット
変換回路１２２、ショートパケットレイヤ処理回路１２
３、ＡＴＭセルバッファ回路１２４及び１２６、並び
に、ＡＴＭセル多重化回路１２５を有する。

【００２０】次に、入力ＡＴＭセル処理回路１００−ｎ
の各構成要素の機能について説明する。

【００２１】ＡＴＭセルヘッダ処理回路１０１は、入力
されたＡＴＭセルのヘッダ内のＡＴＭレイヤレベルでの
コネクション識別子であるＶＰＩ／ＶＣＩの正当性のチ
ェック、及び、ＶＰＩ／ＶＣＩの変換等を行うものであ
る。また、ＡＴＭセルヘッダ処理回路１０１は、ＡＴＭ
セルヘッダ内に含まれているＶＰＩ／ＶＣＩをキーとし
て、ＶＰＩ／ＶＣＩとショートパケットの有無との対応
情報などを含むコネクション情報テーブルを参照するこ
とにより、このＡＴＭセルがショートパケットを含むＡ
ＴＭセルか否かを識別するものである。さらに、ＡＴＭ
セルヘッダ処理回路１０１は、ＡＴＭセルの先頭部分に
１バイトの領域を付加し、全体の長さを５４バイトにす
るものである。

【００２２】なお、コネクション情報テーブルには、コ
ネクション確立時のネゴシエーション時に必要な情報が
設定される。ＶＰＩ／ＶＣＩの変換に必要な情報や、後
述するＣＩＤの変換に必要な情報等も含まれている。

【００２３】上述した１バイトの領域をスイッチングタ
グと呼ぶ。スイッチングタグは、ＡＴＭスイッチ１１０
がＡＴＭセルをスイッチングするときに参照するスイッ
チング情報と、ショートパケットを含むＡＴＭセルか否
かを示すショートパケット識別情報とを含むものであ
る。以下、５４バイトフォーマットになったＡＴＭセル
を交換機内ＡＴＭセルと呼ぶ。ここで、スイッチングタ
グは、１バイトより多く付加しても良いことは言うまで
もなく、例えば、スイッチングタグを２バイト確保すれ
ば、交換機内ＡＴＭセルは５５バイト長となる。

【００２４】図２は、ＡＴＭセルヘッダ処理回路１０１
の入出力ＡＴＭセルのフォーマットを示す説明図であ
る。図２（Ａ）は、ＡＴＭセルヘッダ処理回路１０１を
通過する前のフォーマットを示すものであり、図２
（Ｂ）は、ＡＴＭセルヘッダ処理回路１０１の通過後の
セルフォーマットを示している。

【００２５】ＡＴＭセルペイロード２３２及びＡＴＭセ
ルヘッダ２３３で構成される図２（Ａ）に示すＡＴＭセ
ル２３１がＡＴＭセルヘッダ処理回路１０１に入力され
ると、上述したように、ＡＴＭセルヘッダ処理回路１０
１は、図２（Ｂ）に示す交換機内ＡＴＭセル２４１を出
力する。交換機内ＡＴＭセル２４１の交換機内ＡＴＭセ
ルペイロード２４２は、入力ＡＴＭセル２３１のＡＴＭ
セルペイロード２３２そのものである。交換機内ＡＴＭ
セル２４１の交換機内ＡＴＭセルヘッダ２４３は、入力
ＡＴＭセル２３１のＡＴＭセルヘッダ２３３に比較して
ＶＰＩ／ＶＣＩとして変換後のものが挿入されている点
が異なる。このような交換機内ＡＴＭセルペイロード２
４２及び交換機内ＡＴＭセルヘッダ２４３の先頭側にス
イッチングタグ２４４が付加されて交換機内ＡＴＭセル
２４１が構成されている。

【００２６】ＡＴＭセル振り分け回路１０２は、スイッ
チングタグ内のショートパケット識別子を参照すること
により、入力された交換機内ＡＴＭセルを振り分けるも
のである。ＡＴＭセル振り分け回路１０２は、ショート
パケットを含まない交換機内ＡＴＭセルをＡＴＭセルバ
ッファ回路１０８に与え、一方、ショートパケットを含
む交換機内ＡＴＭセルをショートパケットレイヤ処理回
路１０３に与えるものである。

【００２７】ショートパケットレイヤ処理回路１０３
は、ＡＡＬレイヤの終端処理の一部を行うものである。
ここで、ＡＡＬレイヤの終端処理は、例えば、ＩＴＵ−
Ｔ勧告Ｉ．３６３．２に従うものであるので、それを実
行する内部詳細構成の図示は省略するが、ＩＴＵ−Ｔ勧
告Ｉ．３６３．２に従うＡＡＬレイヤの終端処理は、概
念的に言えば、個々のショートパケットへの多重分離及
び交換機内ＡＴＭセルへのマッピングであり、ショート
パケットレイヤ処理回路１０３は、そのうち、個々のシ
ョートパケットへの多重分離を行う。なお、ショートパ
ケットレイヤ処理回路１０３は、多重分離に供した交換
機内ＡＴＭセルのヘッダも、ショートパケットヘッダ処
理回路１０４側に与えるものである。

【００２８】ショートパケットヘッダ処理回路１０４
は、個々のショートパケットがショートパケットレイヤ
処理回路１０３において取り出されると、ショートパケ
ットヘッダ内に含まているＡＡＬレイヤレベルでのコネ
クション識別子であるＣＩＤ（Channel ＩＤ）を参照し
て、ヘッダ処理を行うものである。具体的なヘッダ処理
例としては、ＣＩＤの変換がある。

【００２９】また、ショートパケットヘッダ処理回路１
０４は、変換後のＣＩＤに応じた各ショートパケットに
対応したスイッチング情報を含むスイッチングタグ、又
は、ＶＰＩ／ＶＣＩとＣＩＤの組み合わせに応じた各シ
ョートパケットに対応したスイッチング情報を含むスイ
ッチングタグを形成してショートパケット変換回路１０
５に与えるものである。

【００３０】なお、各ショートパケットに対応したスイ
ッチング情報は、ＣＩＤが反映されているため、同じＡ
ＴＭセルに挿入されていたショートパケットで異なるよ
うになることもある。

【００３１】ショートパケット変換回路１０５は、ショ
ートパケットを交換機内ＡＴＭセルのペイロード部に詰
め込む（マッピング）動作を行うものである。このマッ
ピング動作は、ＡＴＭスイッチ１１０において、ショー
トパケットも差別なくスイッチングが実行可能となるよ
うにするための措置である。ここで、ショートパケット
の長さが、ＡＴＭセルのペイロード部の長さより大きく
なるようなことがあると、詰め込み動作に支障をきたす
ことになるが、Ｉ．３６３．２勧告では、ショートパケ
ットヘッダ込みでのショートパケットの長さをデフォル
トで最大４８バイトと規定していることにより、交換機
内ＡＴＭセルのペイロード部（４８バイト）へのマッピ
ングに際して問題が生じることはない。

【００３２】ショートパケット変換回路１０５は、各シ
ョートパケット単位の交換機内ＡＴＭセルを構築する際
に、そのヘッダには、ショートパケットレイヤ処理回路
１０３が多重分離した際のヘッダをそのまま適用し、ス
イッチングタグ内のスイッチング情報としては、ショー
トパケットヘッダ処理回路１０４から与えられたＣＩＤ
に応じたもの、又は、ＶＰＩ／ＶＣＩとＣＩＤの組み合
わせに応じたものを挿入する。

【００３３】図３は、ＡＴＭセル処理回路１００−ｎで
のショートパケットを含む交換機内ＡＴＭセルの形成方
法の説明図である。図３（Ａ）は、ＡＴＭセルヘッダ処
理回路１０１を通過する前のフォーマットを示したもの
である。図３（Ｂ）及び（Ｃ）はそれぞれ、ショートパ
ケット変換回路１０５から出力された交換機内ＡＴＭセ
ルを示すものである。

【００３４】以下、上述したショートパケットレイヤ処
理回路１０３、ショートパケットヘッダ処理回路１０４
及びショートパケット変換回路１０５の機能を、図３を
用いて具体的に説明する。

【００３５】入力ＡＴＭセル３０１は、周知のように、
ＡＴＭセルヘッダ３０５及びＡＴＭセルペイロード３０
６とからなり、この例の場合、ＡＴＭセルペイロード３
０６には、ショートパケット制御フィールド３０４と、
２個のショートパケット３０２及び３０３（ＳＰ１及び
ＳＰ２）とが含まれているとする。また、各ショートパ
ケット３０２、３０３には、ショートパケットヘッダ３
０７、３０８が付加されている。

【００３６】ショートパケットレイヤ処理回路１０３に
は、図３（Ａ）に示すＡＴＭセル３０１にスイッチング
タグが付加された交換機内ＡＴＭセル（ＶＰＩ／ＶＣＩ
の変換はなされている）が与えられ、ショートパケット
レイヤ処理回路１０３は、挿入されているショートパケ
ット数やその長さなどを規定しているショートパケット
制御フィールド３０４の情報に基づいて、多重化されて
いる個々のショートパケット３０２、３０３を分離して
取り出し、ＡＴＭセルヘッダ（３０５に対応する３１
４、３２４参照；ＶＰＩ／ＶＣＩの変換はなされてい
る）と共にショートパケットヘッダ処理回路１０４に与
える。

【００３７】ショートパケットヘッダ処理回路１０４
は、取り出されたショートパケット３０２、３０３のそ
れぞれのヘッダ３０７、３０８に挿入されているＣＩＤ
変換等を行い、処理後のショートパケット３１２、３２
２（３０２、３０３）を、ＡＴＭセルヘッダ３１４、３
２４と共にショートパケット変換回路１０５に与える。
すなわち、ショートパケット３０２のヘッダ３０７と、
ショートパケット３０３のヘッダ３０８とが独立に処理
される。

【００３８】ショートパケット変換回路１０５は、分離
されたそれぞれのショートパケット３１２、３２２を、
５４バイト長の異なる交換機内ＡＴＭセルのペイロード
３１１、３２１にマッピングする。図３（Ｂ）は、ショ
ートパケット３１２が交換機内ＡＴＭセルペイロード３
１１にマッピングされた様子を示し、図３（Ｃ）は、シ
ョートパケット３２２が交換機内ＡＴＭセルペイロード
３２１にマッピングされた様子を示すものである。ここ
で、ショートパケットは、交換機内ＡＴＭセルペイロー
ドの先頭位置からマッピングし、マッピングされずに余
った部分には、特定のパターンが埋め込まれるようにす
る。また、このマッピングに際しては、それぞれのショ
ートパケットの長さ情報が必要となるが、ショートパケ
ットのヘッダは、ショートパケット長情報を含んでいる
ので、この情報を使用しマッピングを行う。

【００３９】また、ショートパケット変換回路１０５
は、ショートパケット３１２、３１３をマッピングする
のと同時に、スイッチングタグ３１３、３２３の付与や
交換機内ＡＴＭセルヘッダ３１４、３１５の付与も行
う。スイッチングタグ３１３、３２３や交換機内ＡＴＭ
セルヘッダ３１４、３１５として書き込む情報は、ショ
ートパケットヘッダ処理回路１０４よりショートパケッ
ト変換回路１０５に対して、それぞれのショートパケッ
ト３１２、３１３が送られる際に併送される。

【００４０】以上のようにして、図３（Ｂ）や（Ｃ）に
示す交換機内ＡＴＭセルが完成される。

【００４１】ＡＴＭセルバッファ回路１０６は、ショー
トパケット変換回路１０５から出力されたショートパケ
ットを含む交換機内ＡＴＭセルをバッファリングするも
のであり、一方、ＡＴＭセルバッファ回路１０８は、Ａ
ＴＭセル振り分け回路１０２から出力されたショートパ
ケットを含まない交換機内ＡＴＭセルをバッファリング
するものである。

【００４２】ＡＴＭセル多重化回路１０７は、ＡＴＭセ
ルバッファ回路１０６又は１０８にバッファリングされ
ている交換機内ＡＴＭセルを多重化して、当該入力ＡＴ
Ｍセル処理回路１００−ｎに係るＡＴＭスイッチ１１０
の入力ポートに与えるものである。ここで、多重化規則
は任意である。なお、当該入力ＡＴＭセル処理回路１０
０−ｎに入力されてから、ＡＴＭスイッチ１１０に入力
されるまでの処理遅延を考慮した場合、各バッファ容量
にもよるが、ショートパケットレイヤの処理遅延も存在
しているＡＴＭセルバッファ回路１０６の交換機内ＡＴ
Ｍセルの選択の優先度を高くすることは好ましい。

【００４３】次に、ＡＴＭスイッチ１１０によって交換
処理された交換機内ＡＴＭセルが与えられる、出力ＡＴ
Ｍセル処理回路１２０−ｍの各構成要素の機能について
説明する。

【００４４】ＡＴＭセル振り分け回路１２１は、入力さ
れた交換機内ＡＴＭセルのスイッチングタグに書かれた
ショートパケット識別情報をもとに、ショートパケット
を含む交換機内ＡＴＭセルか否かを判断し、ショートパ
ケットを含む交換機内ＡＴＭセルの場合には、その交換
機内ＡＴＭセルからスイッチングタグを除去したＡＴＭ
セルをショートパケット変換回路１２２に与え、ショー
トパケットを含まない交換機内ＡＴＭセルの場合には、
その交換機内ＡＴＭセルからスイッチングタグを除去し
たＡＴＭセルをＡＴＭセルバッファ回路１２６に与える
ものである。

【００４５】ショートパケット変換回路１２２は、入力
されているＡＴＭセルのペイロードに挿入されているシ
ョートパケットを取り出してショートパケットレイヤ処
理回路１２３に与えるものである。

【００４６】ショートパケットレイヤ処理回路１２３
は、ショートパケット変換回路１２２から相前後して到
来した複数のショートパケットを１個のＡＴＭセルのＡ
ＴＭセルペイロードに挿入し得るかを確認しつつ、１又
は複数のショートパケットを１個のＡＴＭセルのＡＴＭ
セルペイロードに多重し、図３（Ａ）に示したようなフ
ォーマットに従うＡＴＭセルを組み立てるものである。
この際、当然に、挿入したショートパケット数や各ショ
ートパケットの挿入位置などを表す情報をショートパケ
ット制御フィールドに挿入する。また、当該出力ＡＴＭ
セル処理回路１２０−ｍが接続している次段ノードなど
に応じたＶＰＩ／ＶＣＩに変換する処理などを行う。す
なわち、ショートパケット変換回路１２２に入力されて
たＡＴＭセルのＶＰＩ／ＶＣＩをそのまま用いるのでは
なく、その変換動作を行う。

【００４７】これは、当該出力ＡＴＭセル処理回路１２
０−ｍに入力されたショートパケットを有する交換機内
ＡＴＭセルは、ＣＩＤをも考慮されたスイッチング情報
により到来しているため、それに挿入されているＶＰＩ
／ＶＣＩと、当該出力ＡＴＭセル処理回路１２０−ｍと
の対応が１対１で対応していないこともあるためであ
る。

【００４８】ＡＴＭセルバッファ回路１２４は、ショー
トパケットレイヤ処理回路１２３から出力されたショー
トパケットを含むＡＴＭセルをバッファリングするもの
であり、一方、ＡＴＭセルバッファ回路１２６は、ＡＴ
Ｍセル振り分け回路１２１から出力されたショートパケ
ットを含まないＡＴＭセルをバッファリングするもので
ある。

【００４９】ＡＴＭセル多重化回路１２５は、ＡＴＭセ
ルバッファ回路１２４又は１２６にバッファリングされ
ているＡＴＭセルを多重化して、次段ノードへの出力端
子に与えるものである。

【００５０】（Ａ−２）第１の実施形態の動作 以下、第１の実施形態のＡＴＭ交換機の動作を、ショー
トパケットを含まないＡＴＭセルが入力された場合、シ
ョートパケットを含むＡＴＭセルが入力された場合の順
で説明する。

【００５１】ショートパケットを含まないＡＴＭセルが
入力ＡＴＭセル処理回路１００−ｎに到着すると、ＡＴ
Ｍセルヘッダ処理回路１０１において、ＡＴＭセルヘッ
ダ内のＶＰＩ／ＶＣＩの正当性がチェックされ、ＶＰＩ
／ＶＣＩが変換され、また、ＶＰＩ／ＶＣＩをキーとし
て内蔵する情報をアクセスすることにより、ショートパ
ケットが含まれていないことが確認され、変換後のＶＰ
Ｉ／ＶＣＩに応じたスイッチング情報及びショートパケ
ットを含まないことを表すショートパケット識別情報で
なるスイッチングタグが付加された交換機内ＡＴＭセル
が組み立てられてＡＴＭセル振り分け回路１０２に与え
られる。

【００５２】ＡＴＭセル振り分け回路１０２において
は、入力された交換機内ＡＴＭセルのスイッチングタグ
におけるショートパケット識別情報がショートパケット
が含まれていないことを表しているので、その交換機内
ＡＴＭセルをＡＴＭセルバッファ回路１０８に出力し、
その交換機内ＡＴＭセルがＡＴＭセルバッファ回路１０
８にバッファリングされる。

【００５３】これにより、その交換機内ＡＴＭセルは、
やがて、ＡＴＭセル多重化回路１０７によってＡＴＭセ
ルバッファ回路１０８から読み出されてＡＴＭスイッチ
１１０に入力される。

【００５４】ＡＴＭスイッチ１１０においては、交換機
内ＡＴＭセルは、そのスイッチングタグ（正確にはスイ
ッチング情報）に従って交換され、いずれかの出力ＡＴ
Ｍセル処理回路（ここでは、１２０−ｍとする）に出力
される。

【００５５】出力ＡＴＭセル処理回路１２０−ｍにおい
て、その交換機内ＡＴＭセルが入力されてくると、ＡＴ
Ｍセル振り分け回路１２１が、入力された交換機内ＡＴ
Ｍセルのスイッチングタグにおけるショートパケット識
別情報がショートパケットが含まれていないことを表し
ているので、その交換機内ＡＴＭセルからスイッチング
タグを除去したＡＴＭセルをＡＴＭセルバッファ回路１
２６に出力し、そのＡＴＭセルがＡＴＭセルバッファ回
路１２６にバッファリングされる。

【００５６】これにより、そのＡＴＭセルは、やがて、
ＡＴＭセル多重化回路１２５によってＡＴＭセルバッフ
ァ回路１２６から読み出されて次段ノードに向かって出
力される。

【００５７】これに対して、ショートパケットを含むＡ
ＴＭセルが入力ＡＴＭセル処理回路１００−ｎに到着す
ると、ＡＴＭセルヘッダ処理回路１０１において、ＡＴ
Ｍセルヘッダ内のＶＰＩ／ＶＣＩの正当性がチェックさ
れ、ＶＰＩ／ＶＣＩが変換され、また、ＶＰＩ／ＶＣＩ
をキーとして内蔵する情報をアクセスすることにより、
ショートパケットが含まれていることが確認され、変換
後のＶＰＩ／ＶＣＩに応じたスイッチング情報及びショ
ートパケットを含むことを表すショートパケット識別情
報でなるスイッチングタグが付加された交換機内ＡＴＭ
セルが組み立てられてＡＴＭセル振り分け回路１０２に
与えられる。

【００５８】ＡＴＭセル振り分け回路１０２において
は、入力された交換機内ＡＴＭセルのスイッチングタグ
におけるショートパケット識別情報がショートパケット
が含まれていることを表しているので、その交換機内Ａ
ＴＭセルをショートパケットレイヤ処理回路１０３に出
力する。

【００５９】ショートパケットレイヤ処理回路１０３に
おいては、入力された交換機内ＡＴＭセルのペイロード
に挿入されている個々のショートパケットが多重分離さ
れ、個々のショートパケット及び交換機内ＡＴＭセルの
ヘッダが、ショートパケットヘッダ処理回路１０４に与
えられる。

【００６０】ショートパケットヘッダ処理回路１０４に
おいては、個々のショートパケットが与えられると、シ
ョートパケットヘッダ内に含まているＡＡＬレイヤレベ
ルでのコネクション識別子であるＣＩＤ（Channel Ｉ
Ｄ）を参照して、ＣＩＤの変換などのヘッダ処理が行わ
れると共に、変換後のＣＩＤに応じた各ショートパケッ
トに対応したスイッチング情報を含むスイッチングタ
グ、又は、ＶＰＩ／ＶＣＩとＣＩＤの組み合わせに応じ
た各ショートパケットに対応したスイッチング情報を含
むスイッチングタグが形成されてショートパケット変換
回路１０５に与えられる。

【００６１】ショートパケット変換回路１０５において
は、各ショートパケットがそれぞれ別個の交換機内ＡＴ
Ｍセルのペイロードにマッピングされ、この際、そのヘ
ッダには、ショートパケットレイヤ処理回路１０３が多
重分離した際のヘッダがそのまま適用され、また、スイ
ッチングタグ内のスイッチング情報としては、ショート
パケットヘッダ処理回路１０４から与えられたＣＩＤに
応じたもの、又は、ＶＰＩ／ＶＣＩとＣＩＤの組み合わ
せに応じたものが挿入される。

【００６２】以上のようにして各ショートパケットをマ
ッピングした各交換機内ＡＴＭセルは、ＡＴＭセルバッ
ファ回路１０６にバッファリングされた後、ＡＴＭセル
多重化回路１０７によってＡＴＭセルバッファ回路１０
６から読み出されて、当該入力ＡＴＭセル処理回路１０
０−ｎに係るＡＴＭスイッチ１１０の入力ポートに与え
られる。

【００６３】ＡＴＭスイッチ１１０においては、ショー
トパケットを含む交換機内ＡＴＭセルも、そのスイッチ
ングタグ（正確にはスイッチング情報）に従って交換さ
れ、いずれかの出力ＡＴＭセル処理回路（ここでは、１
２０−ｍとする）に出力される。

【００６４】出力ＡＴＭセル処理回路１２０−ｍにおい
て、その交換機内ＡＴＭセルが入力されてくると、ＡＴ
Ｍセル振り分け回路１２１において、入力された交換機
内ＡＴＭセルのスイッチングタグにおけるショートパケ
ット識別情報がショートパケットが含まれていることを
表していることが確認され、これにより、その交換機内
ＡＴＭセルからスイッチングタグを除去したＡＴＭセル
がショートパケット変換回路１２２に出力される。

【００６５】ショートパケット変換回路１２２において
は、入力されているＡＴＭセルのペイロードに挿入され
ているショートパケットが取り出されてショートパケッ
トレイヤ処理回路１２３に与えられる。

【００６６】ショートパケットレイヤ処理回路１２３に
おいては、今回のショートパケットが他のショートパケ
ットと共に１個のＡＴＭセルのＡＴＭセルペイロードに
挿入し得るかが確認され、その結果に応じて、今回のシ
ョートパケットだけ、又は、今回のショートパケットを
含めた複数のショートパケットが１個のＡＴＭセルのＡ
ＴＭセルペイロードに多重され、この際、挿入したショ
ートパケット数や各ショートパケットの挿入位置などを
表す情報をショートパケット制御フィールドもＡＴＭセ
ルペイロードに挿入され、さらに、当該出力ＡＴＭセル
処理回路１２０−ｍが接続している次段ノードなどに応
じたＶＰＩ／ＶＣＩに変換する処理なども行われる。

【００６７】ショートパケットレイヤ処理回路１２３か
ら出力されたショートパケットを含むＡＴＭセルは、Ａ
ＴＭセルバッファ回路１２４にバッファリングされた
後、ＡＴＭセル多重化回路１２５によって読み出され
て、次段ノードへの出力端子に与えられる。

【００６８】（Ａ−３）第１の実施形態の効果 以上説明した第１の実施形態によれば、ショートパケッ
トを含むＡＴＭセルと、ショートパケットを含まないＡ
ＴＭセルを振り分けてそれぞれ処理し、統一のフォーマ
ットに従う交換機内ＡＴＭセルにし、その後、セル多重
してＡＴＭスイッチに入力して交換し、交換後も、ショ
ートパケットを含む交換機内ＡＴＭセルと、ショートパ
ケットを含まない交換機内ＡＴＭセルを振り分けてそれ
ぞれ処理し、その後、ＡＴＭ網のフォーマットに従うＡ
ＴＭセルにして、次段ノードに出力するようにしたの
で、ＡＴＭスイッチの構成を特別の構成とすることな
く、ショートパケットを含むＡＴＭセル及びショートパ
ケットを含まないＡＴＭセルの両者を交換できる簡単な
構成のＡＴＭ交換機を実現することができる。

【００６９】また、第１の実施形態によれば、ＡＴＭス
イッチの入力側及び出力側において、ショートパケット
を含むＡＴＭセルと、ショートパケットを含まないＡＴ
Ｍセルを振り分けて処理しても、ＡＴＭスイッチの入力
及び出力は多重して行っているので、すなわち、ＡＴＭ
スイッチの入出力ポートを、ショートパケットを含むＡ
ＴＭセルと、ショートパケットを含まないＡＴＭセルと
で共有しているので、ＡＴＭスイッチのハードウェア量
の削減という効果が得られる。

【００７０】因みに、ＡＴＭスイッチの入出力ポート
を、ショートパケットを含むＡＴＭセルと、ショートパ
ケットを含まないＡＴＭセルとで共有させないこともで
きるが（本発明の他の実施形態となっている）、この場
合には、ＡＴＭスイッチの入出力ポート数は、第１の実
施形態のものの倍となり、ＡＴＭスイッチの回路規模は
第１の実施形態のものに対しておおむね４倍の規模とな
る。

【００７１】（Ｂ）第２の実施形態 次に、本発明によるセル交換機をＡＴＭ交換機に適用し
た第２の実施形態を図面を参照しながら詳述する。

【００７２】（Ｂ−１）第２の実施形態の構成 図４は、ショートパケットを含むＡＴＭセルと、ショー
トパケットを含まないＡＴＭセルの両方が入力される第
２の実施形態のＡＴＭ交換機の構成を示すブロック図で
あり、第１の実施形態に係る図１との同一、対応部分に
は同一符号を付して示している。

【００７３】第２の実施形態のＡＴＭ交換機２は、第１
の実施形態のＡＴＭ交換機１に比較すると、各入力ＡＴ
Ｍセル処理回路１００−ｎの詳細構成だけが異なってい
る。すなわち、第２の実施形態のＡＴＭ交換機２におけ
る入力ＡＴＭセル処理回路１００−ｎは、２個のＡＴＭ
セルバッファ回路４０１及び４０７、ＡＴＭセル多重化
回路４０２、ＡＴＭセルヘッダ処理回路４０３、ＡＴＭ
セル振り分け回路４０４、ショートパケットレイヤ処理
回路４０５、並びに、ショートパケット変換回路４０６
から構成されている。

【００７４】ＡＴＭセルバッファ回路４０１は、当該入
力ＡＴＭセル処理回路１００−ｎに入力されたＡＴＭセ
ルを一旦バッファリングし、ＡＴＭ交換機の内部の速度
への整合を図るとともに、ＡＴＭセル多重化回路４０２
の指示により、他方のＡＴＭセルバッファ回路４０７か
ら出力される交換機内ＡＴＭセルとの多重競合整合を受
けるものである。また、ＡＴＭセルバッファ回路４０１
は、ＡＴＭセル多重化回路４０２にバッファリングして
いたＡＴＭセルを出力する際には、図２（Ｂ）に示すよ
うに、ＡＴＭセルの先頭にスイッチングタグ（例えば１
バイト）を付加して交換機内ＡＴＭセルとして出力す
る。但し、ＡＴＭセルバッファ回路４０１が付加するス
イッチングタグは、有効なスイッチング情報やショート
パケット識別情報は伴わないものであるが、ＡＴＭセル
バッファ回路４０１又は４０７から出力されたものであ
ることを表す１ビット（以下、バッファ識別情報と呼
ぶ）を有するものである。

【００７５】ＡＴＭセル多重化回路４０２は、ＡＴＭセ
ルの多重化整合を取りながら、ＡＴＭセルバッファ回路
４０１又は４０７にバッファリングされている交換機内
ＡＴＭセルを多重化して、ＡＴＭセルヘッダ処理回路４
０３に与えるものである。ここで、多重化規則は任意で
ある。なお、ＡＴＭセルバッファ回路４０７にバッファ
リングされているＡＴＭセル（交換機内ＡＴＭセル）の
方が、待ち時間以外の処理遅延時間がＡＴＭセルバッフ
ァ回路４０１にバッファリングされているＡＴＭセルよ
り大きいで、各バッファ容量にもよるが、ショートパケ
ットレイヤの処理遅延も存在しているＡＴＭセルバッフ
ァ回路４０７からの選択優先度を高くすることは好まし
い。

【００７６】ＡＴＭセルヘッダ処理回路４０３は、入力
された交換機内ＡＴＭセルのバッファ識別情報に基づい
て、その交換機内ＡＴＭセルがＡＴＭセルバッファ回路
４０１から出力されたかＡＴＭセルバッファ回路４０７
から出力されたかを判別し、その判別結果に応じて、Ａ
ＴＭセルヘッダ処理を切り替えるものである。

【００７７】ＡＴＭセルヘッダ処理回路４０３は、入力
された交換機内ＡＴＭセルがＡＴＭセルバッファ回路４
０１から出力されたものである場合には、ＡＴＭセルヘ
ッダ中のＶＰＩ／ＶＣＩをキーとして内蔵するコネクシ
ョン情報テーブルを参照することにより、この交換機内
ＡＴＭセルがショートパケットを含むものか否かを判断
する。

【００７８】そして、ショートパケットを含まない交換
機内ＡＴＭセルの場合には、ＡＴＭセルヘッダ処理回路
４０３は、ＡＴＭセルヘッダ内のＶＰＩ／ＶＣＩの変換
等の動作と、ＡＴＭスイッチでスイッチングするのに必
要なスイッチングするのに必要なスイッチング情報と、
ショートパケットを有しないものであることを表すショ
ートパケット識別情報とが、スイッチングタグの有効な
情報として盛り込まれる。

【００７９】一方、入力された交換機内ＡＴＭセルがＡ
ＴＭセルバッファ回路４０１から出力されたものであっ
て、ショートパケットを含む交換機内ＡＴＭセルの場合
には、ＡＴＭセルヘッダ処理回路４０３は、ショートパ
ケットを有するものであることを表すショートパケット
識別情報だけを、スイッチングタグの有効な情報として
盛り込んで直ちに出力する。

【００８０】これに対して、ＡＴＭセルヘッダ処理回路
４０３は、バッファ識別情報による判別結果が、入力さ
れた交換機内ＡＴＭセルがＡＴＭセルバッファ回路４０
７から出力されたものであるという結果の場合には、後
述するようにして交換機内ＡＴＭセルのペイロードにマ
ッピングされているショートパケットのヘッダ内に含ま
れるＣＩＤ（マッピング処理後であるので固定位置）
と、ＡＴＭセルヘッダ内のＶＰＩ／ＶＣＩをキーとして
内蔵するコネクション情報テーブルを参照して、ＣＩＤ
の変換、ＶＰＩ／ＶＣＩの変換等の処理を行うと共に、
スイッチングタグ内のスイッチング情報を、変換後のＣ
ＩＤに応じたもの、又は、変換後のＶＰＩ／ＶＣＩとＣ
ＩＤの組み合わせに応じたものとする。

【００８１】ＡＴＭセル振り分け回路４０４は、ＡＴＭ
セルヘッダ処理回路４０３から出力された交換機内ＡＴ
Ｍセルを、スイッチングタグ内の情報に基づいて、異な
る経路に振り分けるものである。

【００８２】ＡＴＭセル振り分け回路４０４は、入力さ
れた交換機内ＡＴＭセルのバッファ識別情報がＡＴＭセ
ルバッファ回路４０７を指示しているときには、その交
換機内ＡＴＭセルをＡＴＭスイッチ１１０に出力する。
また、ＡＴＭセル振り分け回路４０４は、入力された交
換機内ＡＴＭセルのバッファ識別情報がＡＴＭセルバッ
ファ回路４０１を指示し、かつ、ショートパケット識別
情報がショートパケットが含まれていないことを指示し
ているときには、その交換機内ＡＴＭセルをＡＴＭスイ
ッチ１１０に出力する。さらに、ＡＴＭセル振り分け回
路４０４は、入力された交換機内ＡＴＭセルのバッファ
識別情報がＡＴＭセルバッファ回路４０１を指示し、か
つ、ショートパケット識別情報がショートパケットが含
まれていることを指示しているときには、その交換機内
ＡＴＭセルをショートパケットレイヤ処理回路４０５に
出力する。

【００８３】ショートパケットレイヤ処理回路４０５
は、入力された交換機内ＡＴＭセルのペイロードに多重
されている１又は複数のショートパケットを、多重分離
し、個々のショートパケットをショートパケット変換回
路４０６に出力するものである。

【００８４】ショートパケット変換回路４０６は、ショ
ートパケットレイヤ処理回路４０５から出力された個々
のショートパケットをそれぞれ異なる交換機内ＡＴＭセ
ルのペイロードにマッピングするものであり、このマッ
ピングの際、交換機内ＡＴＭセルのヘッダやスイッチン
グ情報はショートパケットレイヤ処理回路４０５に入力
された交換機内ＡＴＭセルのものを維持するものであ
る。ショートパケット変換回路４０６は、ショートパケ
ットをマッピングした後の交換機内ＡＴＭセルをＡＴＭ
セルバッファ回路４０７に与える。

【００８５】ＡＴＭセルバッファ回路４０７は、ショー
トパケット変換回路４０６から出力された交換機内ＡＴ
Ｍセルをバッファリングするものであり、ＡＴＭセル多
重化回路４０２からの制御下で、バッファリングしてい
る最古の交換機内ＡＴＭセルをＡＴＭセル多重化回路４
０２へ出力するものである。ＡＴＭセルバッファ回路４
０７は、この出力の際には、その交換機内ＡＴＭセルの
バッファ識別情報を自己を指示するものに書き換えて出
力する。

【００８６】（Ｂ−２）第２の実施形態の動作 次に、第２の実施形態のＡＴＭ交換機２の動作を、ショ
ートパケットを含まないＡＴＭセルが入力された場合、
ショートパケットを含むＡＴＭセルが入力された場合の
順で説明する。なお、ＡＴＭスイッチ１１０及び出力Ａ
ＴＭセル処理回路１２０−ｍの動作は、第１の実施形態
と同様であるので、以下では、入力ＡＴＭセル処理回路
１００−ｎの動作だけを説明する。

【００８７】ショートパケットを含まないＡＴＭセルが
入力ＡＴＭセル処理回路１００−ｎに到着すると、その
ＡＴＭセルバッファ回路４０１においてバッファリング
され、他方のＡＴＭセルバッファ回路４０７から出力さ
れる交換機内ＡＴＭセルとの多重競合整合を受けた後、
バッファ識別情報だけが有効情報として挿入されている
スイッチングタグが付与され、交換機内ＡＴＭセルとし
てＡＴＭセル多重化回路４０２を介してＡＴＭセルヘッ
ダ処理回路４０３に与えられる。

【００８８】ＡＴＭセルヘッダ処理回路４０３において
は、入力された交換機内ＡＴＭセルがＡＴＭセルバッフ
ァ回路４０１から出力されたものであるので、ＡＴＭセ
ルヘッダ中のＶＰＩ／ＶＣＩをキーとして内蔵するコネ
クション情報テーブルが参照され、この交換機内ＡＴＭ
セルがショートパケットを含むものか否かを判断され
る。この交換機内ＡＴＭセルは、ショートパケットを含
まないので、ＡＴＭセルヘッダ処理回路４０３におい
て、ＡＴＭセルヘッダ内のＶＰＩ／ＶＣＩの変換等の動
作と、ＡＴＭスイッチ１１０でスイッチングするのに必
要なスイッチング情報と、ショートパケットを有しない
ものであることを表すショートパケット識別情報とが、
スイッチングタグの有効な情報として盛り込まれてＡＴ
Ｍセル振り分け回路４０４に与えられる。

【００８９】ＡＴＭセル振り分け回路４０４において
は、入力された交換機内ＡＴＭセルのバッファ識別情報
がＡＴＭセルバッファ回路４０１を指示し、かつ、ショ
ートパケット識別情報がショートパケットが含まれてい
ないことを指示しているので、その交換機内ＡＴＭセル
がＡＴＭスイッチ１１０に出力される。

【００９０】これに対して、ショートパケットを含むＡ
ＴＭセルが入力ＡＴＭセル処理回路１００−ｎに到着す
ると、そのＡＴＭセルバッファ回路４０１においてバッ
ファリングされ、他方のＡＴＭセルバッファ回路４０７
から出力される交換機内ＡＴＭセルとの多重競合整合を
受けた後、バッファ識別情報だけが有効情報として挿入
されているスイッチングタグが付与され、交換機内ＡＴ
ＭセルとしてＡＴＭセル多重化回路４０２を介してＡＴ
Ｍセルヘッダ処理回路４０３に与えられる。

【００９１】ＡＴＭセルヘッダ処理回路４０３において
は、入力された交換機内ＡＴＭセルがＡＴＭセルバッフ
ァ回路４０１から出力されたものであるので、ＡＴＭセ
ルヘッダ中のＶＰＩ／ＶＣＩをキーとして内蔵するコネ
クション情報テーブルが参照され、この交換機内ＡＴＭ
セルがショートパケットを含むものか否かを判断され
る。この交換機内ＡＴＭセルは、ショートパケットを含
むので、ＡＴＭセルヘッダ処理回路４０３において、シ
ョートパケットを有するものであることを表すショート
パケット識別情報だけが、スイッチングタグの追加有効
情報として盛り込まれて直ちに出力される。

【００９２】ＡＴＭセル振り分け回路４０４において、
入力された交換機内ＡＴＭセルのバッファ識別情報がＡ
ＴＭセルバッファ回路４０１を指示し、かつ、ショート
パケット識別情報がショートパケットが含まれているこ
とを指示していることが確認され、これにより、その交
換機内ＡＴＭセルはショートパケットレイヤ処理回路４
０５に与えられる。

【００９３】ショートパケットレイヤ処理回路４０５に
おいては、入力された交換機内ＡＴＭセルのペイロード
に多重されている１又は複数のショートパケットが、多
重分離され、これにより、個々のショートパケットがシ
ョートパケット変換回路４０６に与えられ、ショートパ
ケット変換回路４０６において、個々のショートパケッ
トはそれぞれ異なる交換機内ＡＴＭセルのペイロードに
マッピングされ、この際、交換機内ＡＴＭセルのヘッダ
やスイッチング情報としてはショートパケットレイヤ処
理回路４０５に入力された交換機内ＡＴＭセルのものを
維持される。

【００９４】ショートパケット変換回路４０６から出力
された交換機内ＡＴＭセルは、ＡＴＭセルバッファ回路
４０７にバッファリングされた後、ＡＴＭセル多重化回
路４０２からの制御下で、ＡＴＭセルバッファ回路４０
７から出力される。この出力の際には、その交換機内Ａ
ＴＭセルのバッファ識別情報がＡＴＭセルバッファ回路
４０７を指示するものに書き換えられ、このような交換
機内ＡＴＭセルがＡＴＭセル多重化回路４０２てを介し
てＡＴＭセルヘッダ処理回路４０３に与えられる。

【００９５】ＡＴＭセルヘッダ処理回路４０３において
は、今回入力された交換機内ＡＴＭセルは、ＡＴＭセル
バッファ回路４０７から出力されたものであるので、交
換機内ＡＴＭセルのペイロードにマッピングされている
ショートパケットのヘッダ内に含まれるＣＩＤと、ＡＴ
Ｍセルヘッダ内のＶＰＩ／ＶＣＩをキーとして内蔵する
コネクション情報テーブルを参照して、ＣＩＤの変換、
ＶＰＩ／ＶＣＩの変換等の処理を行うと共に、スイッチ
ングタグ内のスイッチング情報を、変換後のＣＩＤに応
じたもの、又は、変換後のＶＰＩ／ＶＣＩとＣＩＤの組
み合わせに応じたものとする。

【００９６】このような処理が施された交換機内ＡＴＭ
セルがＡＴＭセル振り分け回路４０４に与えられると、
ＡＴＭセル振り分け回路４０４においては、入力された
交換機内ＡＴＭセルのバッファ識別情報がＡＴＭセルバ
ッファ回路４０７を指示しているので、その交換機内Ａ
ＴＭセルをＡＴＭスイッチ１１０に出力する。

【００９７】（Ｂ−３）第２の実施形態の効果 この第２の実施形態によっても、ショートパケットを含
むＡＴＭセルと、ショートパケットを含まないＡＴＭセ
ルを振り分けてそれぞれ処理し、統一のフォーマットに
従う交換機内ＡＴＭセルにしてＡＴＭスイッチに入力し
て交換し、交換後も、ショートパケットを含む交換機内
ＡＴＭセルと、ショートパケットを含まない交換機内Ａ
ＴＭセルを振り分けてそれぞれ処理し、その後、ＡＴＭ
網のフォーマットに従うＡＴＭセルにして、次段ノード
に出力するようにしたので、ＡＴＭスイッチの構成を特
別の構成とすることなく、ショートパケットを含むＡＴ
Ｍセル及びショートパケットを含まないＡＴＭセルの両
者を交換できる簡単な構成のＡＴＭ交換機を実現するこ
とができる。

【００９８】また、第２の実施形態によっても、ＡＴＭ
スイッチの入力側及び出力側において、ショートパケッ
トを含むＡＴＭセルと、ショートパケットを含まないＡ
ＴＭセルを振り分けて処理しても、ＡＴＭスイッチの入
力及び出力は多重して行っているので、すなわち、ＡＴ
Ｍスイッチの入出力ポートを、ショートパケットを含む
ＡＴＭセルと、ショートパケットを含まないＡＴＭセル
とで共有しているので、ＡＴＭスイッチのハードウェア
量の削減という効果が得られる。

【００９９】（Ｃ）他の実施形態 上記各実施形態の説明においても、種々の変形実施形態
について言及したが、以下に例示するような変形実施形
態を挙げることができる。

【０１００】上記第１の実施形態においては、ショート
パケットヘッダ処理回路１０４及びショートパケット変
換回路１０５の順に処理するものであったが、逆に、シ
ョートパケット変換回路１０５及びショートパケットヘ
ッダ処理回路１０４の順に処理するものであっても良
い。すなわち、先に、交換機内ＡＴＭセルへのショート
パケットのマッピングを行い、その後、ＣＩＤの変換な
どを行うようにしても良い。

【０１０１】上記第２の実施形態においては、ＡＴＭセ
ルヘッダ処理回路４０３がショートパケットレイヤに係
るＣＩＤの変換なども行うものであったが、ショートパ
ケットレイヤ処理回路４０５〜ＡＴＭセルバッファ回路
４０７の処理経路上に、ＣＩＤの変換などを行うショー
トパケットヘッダ処理回路を設けるようにしても良い。

【０１０２】上記各実施形態においては、出力ＡＴＭセ
ル処理回路においてＡＴＭセル振り分け回路１１０がス
イッチングタグの除去を行うものを示したが、ＡＴＭセ
ルバッファ回路１２４、１２６がスイッチングタグの除
去処理を行うようにしても良い。

【０１０３】上記各実施形態においては、本発明のセル
交換機をＡＴＭ交換機に適用したものを示したが、ＡＴ
Ｍ網と同種の通信方式を採用している他のネットワーク
のセル交換機に本発明を適用することができる。

【０１０４】

【発明の効果】以上のように、本発明によれば、ショー
トパケットをペイロードに含むセル、及び、ショートパ
ケットをペイロードに含まないセルを振り分けて別個に
処理し、同一フォーマットの交換用セルにしてセル交換
スイッチに入力し、セル交換スイッチの出力側において
も、ショートパケットをペイロードに含む交換用セル、
及び、ショートパケットをペイロードに含まない交換用
セルを振り分けて別個に処理し、次段ノードへのセルを
得るようにしたので、セル交換スイッチの構成を特別の
構成とすることなく、ショートパケットを含むセル及び
ショートパケットを含まないセルの両者を交換できる簡
単な構成のセル交換機を実現できる。

【図面の簡単な説明】

【図１】第１の実施形態の全体構成を示すブロック図で
ある。

【図２】第１の実施形態のスイッチングタグの付与方法
の説明図である。

【図３】第１の実施形態のショートパケットのマッピン
グ方法の説明図である。

【図４】第２の実施形態の全体構成を示すブロック図で
ある。

【符号の説明】

１、２…ＡＴＭ交換機、１００−１〜１００Ｎ…入力Ａ
ＴＭセル処理回路、１０１…ＡＴＭセルヘッダ処理回
路、１０２…ＡＴＭセル振り分け回路、１０３…ショー
トパケットレイヤ処理回路、１０４…ショートパケット
ヘッダ処理回路、１０５…ショートパケット変換回路、
１０６、１０８…ＡＴＭセルバッファ回路、１０７…Ａ
ＴＭセル多重化回路、１２０−１〜１２０−Ｍ…出力Ａ
ＴＭセル処理回路、１２１…ＡＴＭセル振り分け回路、
１２２…ショートパケット変換回路、１２３…ショート
パケットレイヤ処理回路、１２４、１２６…ＡＴＭセル
バッファ回路１２４、１２５…ＡＴＭセル多重化回路、
４０１、４０７…ＡＴＭセルバッファ回路、４０２…Ａ
ＴＭセル多重化回路、４０３…ＡＴＭセルヘッダ処理回
路、４０４…ＡＴＭセル振り分け回路、４０５…ショー
トパケットレイヤ処理回路、４０６…ショートパケット
変換回路。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ショートパケットをペイロードに含むセ
   ル、及び、ショートパケットをペイロードに含まないセ
   ルの双方が入力され、入力されたセルを交換処理するセ
   ル交換機において、 セル交換を実行するセル交換スイッチと、 当該セル交換機の各入力端子に対応してそれぞれ設けら
   れ、入力されたセルを処理して上記セル交換スイッチへ
   与える複数の入力セル処理回路と、 当該セル交換機の各出力端子に対応してそれぞれ設けら
   れ、上記セル交換スイッチから出力されたセルを処理し
   て対応する出力端子に出力する複数の出力セル処理回路
   とを備え、 上記各入力セル処理回路は、入力されたセルがショート
   パケットを含むものか否かを識別し、ショートパケット
   を含まないセルに対しては、セルの転送に係る一般的な
   処理を行って、処理後のセルに、セル転送レイヤのコネ
   クション識別子に応じたスイッチング情報を少なくとも
   含むスイッチングタグを付加している交換用セルを上記
   セル交換スイッチへ出力し、ショートパケットを含むセ
   ルに対しては、セルの転送に係る一般的な処理、ショー
   トパケットの多重分離、ショートパケットのヘッダに対
   する処理、及び、多重分離された各ショートパケットの
   別個のセルへのマッピング処理を行って、処理後のセル
   に、少なくともショートパケット転送レイヤのコネクシ
   ョン識別子に応じたスイッチング情報を少なくとも含む
   スイッチングタグを付加している交換用セルを上記セル
   交換スイッチへ出力し、 上記各出力セル処理回路は、上記セル交換スイッチから
   与えられた交換用セルがショートパケットを含むものか
   否かを識別し、ショートパケットを含まない交換用セル
   に対しては、スイッチングタグを除去してセルを対応す
   る出力端子に出力し、ショートパケットを含む交換用セ
   ルに対しては、交換用セルからのショートパケットの分
   離、及び、分離された１又は複数のショートパケットの
   １個のセルのペイロードへの挿入を行ってそのセルを、
   対応する出力端子に出力することを特徴とするセル交換
   機。
2. 【請求項２】 上記各入力セル処理回路は、ショートパ
   ケットを含む交換用セルもショートパケットを含まない
   交換用セルも、自己入力セル処理回路に対応した上記セ
   ル交換スイッチの同一の入力ポートに出力するものであ
   ることを特徴とする請求項１に記載のセル交換機。
3. 【請求項３】 上記各出力セル処理回路は、ショートパ
   ケットを含む交換用セルもショートパケットを含まない
   交換用セルも、自己出力セル処理回路に対応した上記セ
   ル交換スイッチの同一の出力ポートから与えられるもの
   であることを特徴とする請求項１又は２に記載のセル交
   換機。
4. 【請求項４】 上記各入力セル処理回路は、 入力されたセルのヘッダ処理を行うと共に、そのセルが
   ショートパケットを含むか否か判別し、セル転送レイヤ
   でのコネクション識別子に基づいたスイッチング情報、
   及び、ショートパケットを含むか否かを表すショートパ
   ケット識別情報を有するスイッチングタグを、ヘッダ処
   理後のセルに付加して交換用セルを得て出力するセルヘ
   ッダ処理手段と、 このセルヘッダ処理手段から出力された交換用セルのシ
   ョートパケット識別情報に基づき、出力先を切り替える
   セル振り分け手段と、 このセル振り分け手段から、ショートパケットを含む交
   換用セルが与えられたとき、交換用セルからのショート
   パケットの多重分離、ショートパケットのヘッダ処理、
   多重分離された各ショートパケットの別個の交換用セル
   へのマッピング処理、マッピングされた交換用セルのス
   イッチング情報をショートパケット転送レイヤでのコネ
   クション識別子に応じた変更処理を行うショートパケッ
   ト処理手段とを有することを特徴とする請求項１に記載
   のセル交換機。
5. 【請求項５】 上記ショートパケット処理手段は、 上記セル振り分け手段から与えられた交換用セルからシ
   ョートパケットの多重分離するショートパケットレイヤ
   処理部と、 分離された各ショートパケットについてのヘッダ処理を
   行うショートパケットヘッダ処理部と、 多重分離された各ショートパケットを別個の交換用セル
   へマッピングすると共に、マッピングされた交換用セル
   のスイッチング情報をショートパケット転送レイヤでの
   コネクション識別子に応じて変更するショートパケット
   変換部とからなることを特徴とする請求項４に記載のセ
   ル交換機。
6. 【請求項６】 上記各入力セル処理回路は、上記セル振
   り分け手段から出力されたショートパケットを含まない
   交換用セルと、上記ショートパケット処理手段から出力
   されたショートパケットを含む交換用セルとを多重し
   て、上記セル交換スイッチの同一入力ポートに与えるセ
   ル多重化手段をさらに備えることを特徴とする請求項４
   又は５に記載のセル交換機。
7. 【請求項７】 上記各入力セル処理回路は、 当該セル交換機の入力端子から入力されたセルに有効な
   情報を伴わないスイッチングタグを付加して交換用セル
   に変換するセル入力手段と、 このセル入力手段からの交換用セルと、ショートパケッ
   トのマッピング処理が終了している交換用セルとを多重
   するセル多重化手段と、 このセル多重化手段から入力された交換用セルが、上記
   セル入力手段から出力されたショートパケットを有する
   ものであるときには、スイッチングタグ内のショートパ
   ケット識別情報をそのことを表すように書き換えて出力
   し、上記セル多重化手段から入力された交換用セルが、
   上記セル入力手段から出力されたショートパケットを有
   しないものであるときには、セルヘッダ処理を行い、ス
   イッチングタグ内のショートパケット識別情報をそのこ
   とを表すように書き換え、かつ、セル転送レイヤでのコ
   ネクション識別子に基づいた有効なスイッチング情報を
   挿入して出力し、上記セル多重化手段から入力された交
   換用セルが、ショートパケットのマッピング処理が終了
   している交換用セルであれば、セルヘッダ処理及びショ
   ートパケットヘッダ処理を行い、少なくともショートパ
   ケット転送レイヤのコネクション識別子に応じた有効な
   スイッチング情報を挿入して出力するセルヘッダ処理手
   段と、 このセルヘッダ処理手段からの交換用セルが、上記セル
   入力手段から出力されたショートパケットを有するもの
   に対応しているもの以外であるときには、上記セル交換
   スイッチの対応する入力ポートに出力すると共に、セル
   ヘッダ処理手段からの交換用セルが、上記セル入力手段
   から出力されたショートパケットを有するものに対応し
   ているものであるときには、他経路に出力するセル振り
   分け手段と、 このセル振り分け手段から、ショートパケットを含む交
   換用セルが与えられたとき、交換用セルからのショート
   パケットの多重分離、多重分離された各ショートパケッ
   トの別個の交換用セルへのマッピング処理を行って上記
   セル多重化手段に出力するショートパケット処理手段と
   を有することを特徴とする請求項１に記載のセル交換
   機。
8. 【請求項８】 上記各出力セル処理回路は、 上記セル交換スイッチから、ショートパケットを有しな
   い交換用セルが与えられたときに、スイッチングタグを
   除去して通常のセルに戻す交換用セル逆変換手段と、 ショートパケットを含む交換用セルが与えられたとき
   に、交換用セルからのショートパケットの分離、及び、
   分離された１又は複数のショートパケットの１個のセル
   のペイロードへの挿入を行うショートパケット処理手段
   と、 上記交換用セル逆変換手段及び上記ショートパケット処
   理手段からのセルを多重して対応する当該セル交換機の
   出力端子に出力するセル多重化手段とを有することを特
   徴とする請求項１に記載のセル交換機。
9. 【請求項９】 上記各出力セル処理回路は、上記セル交
   換スイッチの対応する１個の出力ポートから入力されて
   きた交換用セルのショートパケット識別情報を判別し、
   ショートパケットを含まない交換用セルを上記交換用セ
   ル逆変換手段に出力し、ショートパケットを含む交換用
   セルを上記ショートパケット処理手段に出力するセル振
   り分け手段をさらに有することを特徴とする請求項８に
   記載のセル交換機。