KR20030078294A - 멀티 프로토콜 레이블 스위치 내 레이블 스위치의 인터넷패킷 계수 장치 - Google Patents

Abstract

본 발명은 멀티 프로토콜 레이블 프로토콜에 관한 것으로서, 종래의 레이블 스위치 라우터(LSR)는 비동기 전송 모드(ATM) 셀 내 헤더의 페이로드 타입 필드 및 셀 손실 우선 표시 필드의 정보를 이용하여 해당 셀을 폐기하거나, 셀 손실 우선순위의 변경 및 해당 셀을 ATM 스위치 링크로 전송하는 기능만을 수행하고, LSR에 제공되는 IP패킷의 개수를 계수하는 기능은 구비하고 있지 않으나, 본 발명은 인가되는 ATM 셀을 저장하는 입력 셀 레지스터와; VPI/VCI 에 대응하는 컨넥션 태그를 갖는 컨넥션 태그 테이블과; 입력 셀 레지스터의 ATM 셀의 헤더 내 VPI/VCI를 제공하며, ATM 셀이 소정 인터넷 패킷(IP 패킷)이 분할된 다수의 ATM 셀들 중 마지막 ATM셀만을 검출하여 해당 로직을 제공하는 셀 태그 제어기와; 셀 태그 제어기로부터 제공되는 로직을 계수하여 상기 ATM 셀 내 VPI/VCI 별로 상기 마지막 ATM셀만을 검출된 개수를 계수하는 계수 회로를 구비함으로써 입력 ATM 셀들을 IP 패킷 레이어까지 계층 이동시키지 않고 처리할 수 있어 IP 패킷을 간단히 계수한다는 효과가 있다.

Description

멀티 프로토콜 레이블 스위치 내 레이블 스위치의 인터넷 패킷 계수 장치{INTERNET PACKET A COEFFICIENT APPARATUS OF LABEL SWITCH IN MULTI PROTOCOL LABEL SWITCH}

본 발명은 멀티 프로토콜 레이블 스위치(Multiprotocol Label Switch) 망에 관한 것으로서, 더욱 상세하게는 MPLS의 레이블 스위치 라우터(Label Switch Router; LSR)에서 처리되는 인터넷 패킷(Internet Packet :이하 IP 패킷이라 함)의 개수를 계수할 수 있는 장치에 관한 것이다.

음성 및 비디오와 같은 멀티미디어 서비스와 다양한 실시간 응용 프로그램들의 등장으로 인해 인터넷에서는 서비스의 질적인 향상과 함께 높은 대역폭이 요구되는 상황에 놓여있다. 인터넷의 이러한 상황을 고려하면서 고속화와 높은 QoS(Quality of Service)를 제공할 수 있는 차세대 인터넷 망으로 진화하기 위한 하나의 움직임으로 MPLS 기술이 개발되었다. MPLS 기술은 기존의 라우팅 방식을 기반으로 ATM의 고속 멀티 서비스 교환 기능을 결합시켜 IP 패킷을 전달하는 방식으로 대규모의 망에서 고속의 데이터 전송과 함께 다양한 부가 서비스 제공을 목적으로 한다.

MPLS는 패킷 전달을 고속화하기 위해서 ATM이나 프레임 릴레이와 같은 제 2 계층의 교환 기술을 사용하고, 망의 확장성을 제공하기 위해서 제 3 계층의 라우팅 기능을 접속한 제 3 계층 스위치 기술의 일종이다. MPLS에서는 짧고 고정된 길이의 레이블을 기반으로 패킷을 전송하는 레이블 교환 방식을 이용한다. 그러므로 MPLS에서는 IP 패킷을 목적지까지 전송하기 위해서 필요한 IP 패킷 헤더 처리 과정이 모든 LSR에서 수행될 필요 없이 MPLS 망 내에 IP 패킷이 진입하는 시점에서 단 한번만 수행된다. 이와 같이 MPLS 망 내에 진입한 IP 패킷의 헤더를 처리하는 라우터를 레이블 에지 라우터(Label Edge Router ; LER)라 한다.

LER에서는 IP 패킷을 제 3 계층에서 처리하여 라우팅을 결정하므로 IP 패킷의 수를 계수할 수 있다. 한편, LER은 IP 패킷을 ATM 셀 단위로 분할하여 MPLS 망에 제공하고, MPLS 망 내의 LSR들은 ATM 셀 내의 레이블에 따라 ATM 셀을 스위칭하여 해당 목적지로 전송한다. 도 1에는 LSR내에 구성되는 인터페이스 모듈(interface module)의 컨넥션 태그(connection tag) 처리부가 도시되어 있다. 도시된 바와 같이 종래의 컨넥션 태그 처리부는 입력 셀 레지스터(11)를 구비하여 입력 ATM 셀(12)들을 임시로 저장하며, 임시로 저장된 ATM 셀(12)들의 헤더(17) 정보는 셀 태그 제어기(13)로 제공된다. 셀 태그 제어기(13)에는 컨넥션 태그 테이블(14)이 연결되어 있으며, 컨넥션 태그 테이블(14)에는 도시된 바와 같이 입력 VPI/VCI에 대한 컨넥션 ID 그리고 해당 컨넥션 태그 값이 저장되어 있다. 셀 태그 제어기(13)는 상술한 바와 같이 입력 셀 레지스터(11)로부터 제공되는 ATM 셀(12)의 VPI/VCI에 대응하는 컨넥션 태그를 컨넥션 태크 테이블(14)로부터 검출하고, 해당 ATM 셀(12)에 검출된 컨넥션 태그(15)를 부가한다. 이러한 과정은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있는 것이므로 본 명세서에서는 상세한 설명을 생략하였다.

한편, ATM 셀(12)의 헤더(17) 내에는 상술한 VPI/VCI 값 외에 페이로드 타입 필드가 존재하며, 페이로드 타입 필드에는 ATM 셀의 페이로드의 종류에 대한 정보가 저장되어 있고, 셀 손실 우선 표시 필드(Cell Loss Priority : CLP)에는 셀 손실에 대한 셀마다의 우선 표시가 되어 있어 스위치 링크의 상황 즉 트래픽 상태에 따라 해당 셀을 폐기하거나, 셀 손실 우선 순위를 변경하여 ATM 스위치 링크로 전송하거나, 해당 셀을 직접 ATM 스위치 링크로 전송한다.

상술한 바와 같이 LSR들은 IP 패킷을 처리하는 것이 아니라 IP 패킷이 분할된 ATM 셀을 처리하므로 처리하는 IP 패킷의 총 개수를 파악할 수 없다는 문제가 있다. LSR 내에서의 IP 패킷 처리 개수는 MPLS 망에서 IP 패킷의 트래픽 처리 등의 통계 처리에 필요하나 상술한 바와 같이 종래의 LSR에서는 처리된 IP 패킷의 개수를 제공하는 기능이 구현되어 있지 않다.

본 발명은 이러한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 MPSL 망 내의 LSR에서 처리되는 IP 패킷의 수를 카운팅할 수 있는 장치를 제공하는데 있다.

이러한 목적을 달성하기 위하여 본 발명은, 멀티 프로토콜 레이블 스위치 망(Multiprotocol Label Switch) 내의 레이블 스위치 라우터(Label Switch Router; LSR)가 입력 인터넷 패킷의 수를 계수하는 LSR 내 인터페이스 모듈로, 인가되는 비동기 전송 모드(ATM) 셀을 저장하는 입력 셀 레지스터와; VPI/VCI 에 대응하는 컨넥션 태그를 갖는 컨넥션 태그 테이블과; 입력 셀 레지스터의 ATM 셀의 헤더를 수신하며, 소정 인터넷 패킷을 구성하는 다수의 ATM 셀들 중 마지막 ATM셀만을 검출하여 해당 로직을 제공하는 셀 태그 제어기와; 셀 태그 제어기로부터 제공되는 로직을 계수하여 마지막 ATM셀이 검출된 개수를 VPI/VCI 별로 계수하는 계수 회로를 구비한다.

도 1은 종래 멀티 프로토콜 레이블 스위치 내 레이블 스위치에 구성되는 인터페이스 모듈의 블록도,

도 2는 본 발명에 따른 멀티 프로토콜 레이블 스위치 내 레이블 스위치에 구성되는 인터넷 패킷 계수 장치의 블록도,

도 3은 본 발명에 따른 멀티 프로토콜 레이블 스위치 내 레이블 스위치에 구성되는 인터넷 패킷 계수 장치의 다른 실시예를 도시한 블럭도.

<도면의 주요부분에 대한 부호의 설명>

21 : 입력 셀 레지스터 23 : 셀 태그 제어기

24 : 컨넥션 태그 테이블 30 : 조합 회로

32 : 앤드 게이트 40 : 계수 회로

41 : 선택기 42 : 테이블

이하, 첨부 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.

도 2에는 본 발명을 행하는 LSR에 구성되는 인터페이스 모듈(interface module) 내의 컨넥션 태그(connection tag) 처리 회로가 도시되어 있다. 도시된 바와 같이 본 발명의 컨넥션 태그 처리 회로는 입력 ATM 셀들을 임시로 저장하는 입력 셀 레지스터(21)를 구비하며, 입력 셀 레지스터(21)에 임시로 저장된 ATM 셀(22)들의 헤더 정보는 셀 태그 제어기(23)로 제공된다. 셀 태그 제어기(23)에는 컨넥션 태그 테이블(24)이 연결되어 있으며, 컨넥션 태그 테이블(24)에는 도시된 바와 같이 입력 VPI/VCI에 대한 컨넥션 ID, 해당 컨넥션 태그 값 및 IP 패킷 필드 값이 저장되어 있다. 셀 태그 제어기(23)는 종래와 같이 입력 셀 레지스터(21)로부터 제공되는 ATM셀의 VPI/VCI에 대응하는 컨넥션 태그를 검출하고, 해당 ATM 셀에 해당 컨넥션 태그(25)를 부가하여 출력하도록 입력 셀 레지스터(21)를 제어한다. 또한, 셀 태그 제어기(23)는 ATM 셀 헤더 내의 페이로드 타입 필드 및 셀 손실 우선 표시 필드 내의 정보를 이용하여 스위치 링크의 상황 즉 트래픽 상태에 따라 해당 셀을 폐기하거나, 셀 손실 우선 순위를 변경하여 ATM 스위치 링크로 전송하거나, 해당 셀을 직접 ATM 스위치 링크로 전송한다.

이상과 같은 셀 태그 제어기(23)의 기능은 종래와 동일하나, 본 발명의 셀 태그 제어기(23)는 다음과 같은 기능을 더 수행한다. 즉, 셀 태그 제어기(23)는 ATM 셀(22)내의 페이로드 타입 필드에서 소정 비트(본 실시예에서는 3 번째 비트)가 1인가를 판단하고, 페이로드 타입 필드의 3 번째 비트가 1일 때에 하이 레벨의 로직을 조합 회로(30)에 제공하도록 구성된다. 여기서, 본 페이로드 타입 필드의 3번째 비트는 ATM의 AAL-5에서 사용하는 바와 같이 AAL-5 프레임을 다수의 ATM 셀로 분할할 때에 ATM셀이 분할된 AAL-5프레임의 마지막 ATM 셀인가를 표시하는데 사용되며, 3번째 비트가 1일 때에 그 ATM 셀이 AAL-5 프레임의 마지막 셀임을 의미한다. 여기서, MPLS 망의 LER들은 IP패킷을 ATM셀로 변환시키기 위하여 하나의 IP 패킷을 하나의 AAL 5프레임으로 변환시키므로 페이로드 타입 필드의 3번째 필드가 1인 ATM셀은 소정 IP패킷의 마지막 ATM 셀임을 의미한다.

한편, 컨넥션 태그 테이블(24) 내의 IP 패킷 필드 값은 입력 ATM 셀의 VPI/VCI에 대응하는 컨넥션이 MPLS용으로 사용되는 것인지 또는 일반 ATM 망에서 사용되는 것인지를 표시하기 위한 것이다. 즉, LSR 내에서 사용되는 ATM 스위치 링크는 MPLS 내에서 사용되는 외에 일반 ATM 망 내에서도 겸용될 수 있다. 따라서, IP 패킷 필드 값은 해당 컨넥션이 MPLS용인지 또는 ATM용인지를 표시하기 위한 것이다. 이러한 IP 패킷 필드 값은 컨넥션을 설정할 때에 미리 설정되어야 할 것이다. 본 실시예에서는 MPLS용 컨넥션에 대하여는 IP 패킷 필드 값이 1로 사전에 설정되는 것으로 하였다.

셀 태그 제어기(23)는 상술한 바와 같이 ATM 셀 헤더 내 VPI/VCI를 이용하여 대응하는 컨넥션 태그를 컨넥션 태그 테이블(24)로부터 독출하여 입력 셀 레지스터(21)의 해당 ATM 셀(22)에 부가하는 한편 해당 IP 패킷 필드 값을 독출하여 조합 회로(30)에 제공한다. 조합 회로(30)는 도시된 바와 같이 앤드 게이트(31)로 구성되며, 앤드 게이트(31)는 컨넥션 태그 테이블(24)의 IP 패킷 필드 값이 1이고 ATM 셀 헤더 내 페이로드 타입 필드의 3 번째 비트가 1일 때에 하이 레벨의 로직 즉 로직 "1"을 출력한다.

앤드 게이트(31)의 출력은 계수 회로(40)에 제공되며, 계수 회로(40)는 도시된 바와 같이 선택기(41)를 구비한다. 선택기(41)에는 다수의 카운터(C1-Cn)가 연결되어 있으며 카운터(C1-Cn)는 LSR에서 MPLS 망용으로 사용되는 컨넥션의 개수 즉, MPLS 망용의 VPI/VCI개수에 대응하는 개수만큼 구성되어야 한다. 선택기(41)는 셀 태그 제어기(23)로부터 제공되는 VPI/VCI 값에 대응하는 카운터(C1-Cn)에 앤드 게이트(31)의 로직"1"을 제공하도록 구성된다. 카운터(C1-Cn)는 앤드 게이트(31)의 로직"1"이 제공될 때에 그 계수값을 1증가시키므로 카운터(C1-Cn)별 카운팅 값은 결국 LSR에 제공된 컨넥션 별 즉 VPI/VCI 별 AAL-5 프레임의 개수(결국 IP 패킷의 개수)가 될 것이다.

이와 같이 각 카운터(C1-Cn)에서의 카운팅 값은 도 2에 도시된 바와 같이 별도의 테이블(42) 내에 저장할 수도 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다. 또한, 상술한 계수 회로(40)는 카운터를 이용하는 것으로 도시 및 설명하였으나, 하드웨어 로직이나 테이블의 형태로 구현할 수 있으며 소프트웨어적으로도 처리할 수 있음은 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.

또한, 도 2의 실시예에서는 LSR의 ATM 스위치 링크가 MPLS망 및 ATM망을 동시에 수용하기 위한 것이며, LSR의 ATM 스위치 링크가 MPLS 망의 전용으로 사용되는 경우에는 도 3에서와 같이 컨넥션 태그 테이블(24)내에는 별도의 IP 패킷 필드값이 사용될 필요가 없을 것이다. 또한, IP 패킷 필드 값이 사용되지 않음에 따라IP 패킷의 필드 값과 셀 태그 제어기(23)의 출력 로직(헤더 내 페이로드 필드의 3 번째 필드가 1일 때에 출력하는 로직)을 조합할 필요가 없음으로 조합 회로(30)를 소거하고, 선택기(41)는 셀 태그 제어기(23)의 VPI/VCI 값에 대응하는 카운터(C1-Cn)에 셀 태그 제어기(23)의 로직을 직접 제공하도록 구성할 수 있을 것이다.

이와 같이 본 발명에서는 LSR의 인터페이스 모듈에 간단한 로직의 추가와 컨넥션 태그 테이블 내의 IP 필드 계수 값을 이용하여 LSR에 제공되는 IP 패킷의 수의 계수할 수 있다는 효과가 있다. 또한, 본 발명의 장치는 IP 패킷을 계수하는 방법으로서 입력 ATM 셀들을 IP 패킷 레이어 까지 계층 이동시키지 않고 처리를 행함으로써 IP 패킷을 간단히 계수한다는 효과가 있다.

Claims (4)

1. 멀티 프로토콜 레이블 스위치 망(Multiprotocol Label Switch) 내의 레이블 스위치 라우터(Label Switch Router; LSR)가 입력 인터넷 패킷의 수를 계수하는 LSR 내 인터페이스 모듈로,

   인가되는 비동기 전송 모드(ATM) 셀을 저장하는 입력 셀 레지스터와;

   VPI/VCI 에 대응하는 컨넥션 태그를 갖는 컨넥션 태그 테이블과;

   상기 입력 셀 레지스터의 ATM 셀의 헤더를 수신하며, 소정 인터넷 패킷을 구성하는 다수의 ATM 셀들 중 마지막 ATM셀만을 검출하여 해당 로직을 제공하는 셀 태그 제어기와;

   상기 셀 태그 제어기로부터 제공되는 로직을 계수하여 상기 마지막 ATM셀이 검출된 개수를 VPI/VCI 별로 계수하는 계수 회로를 구비하는 멀티 프로토콜 레이블 스위치 망 내 레이블 스위치의 인터넷 패킷 계수 장치.
2. 제 1 항에 있어서,

   상기 컨넥션 태그 테이블 내에는 VPI/VCI 별 컨넥션이 MPLS 망용인가를 알리는 비트가 저장된 인터넷 패킷 필드가 더 구성되며;

   상기 셀 태그 제어기는 상기 셀 헤더 내 VPI/VCI에 대응하는 인터넷 패킷의 비트를 상기 컨넥션 테이블로부터 독출하여 출력하도록 구성되며;

   상기 셀 태그 제어기의 로직 신호와 상기 컨넥션 테이블로부터 독출된 인터넷 패킷의 비트를 조합하여 소정 인터넷 패킷을 구성하는 다수의 ATM 셀들 중 마지막 ATM셀만을 검출하여 로직 신호로 상기 계수 회로에 제공하도록 구성된 멀티 프로토콜 레이블 스위치 망 내 레이블 스위치의 인터넷 패킷 계수 장치.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 셀 태그 제어기는 상기 셀 헤더 내 페이로드 타입 필드의 3 번째 비트 값을 이용하여 IP 패킷을 구성하는 다수의 ATM 셀들 중에서 마지막 ATM셀을 검출하도록 구성된 멀티 프로토콜 레이블 스위치 망 내 레이블 스위치의 인터넷 패킷 계수 장치.
4. 제 3 항에 있어서, 상기 계수 회로는,

   상기 ATM 셀이 소정 인터넷 패킷을 구성하는 다수의 ATM 셀들 중 마지막 ATM셀임을 알리는 로직 신호를 계수하는 상기 LSR에서 처리 가능한 VPI/VCI의 개수에 대응하는 개수의 카운터와;

   상기 셀 태그 제어기로부터의 VPI/VCI 값에 대응하는 카운터에 상기 셀 태그 제어기의 로직 신호를 제공하는 선택기를 구비하는 멀티 프로토콜 레이블 스위치 망 내 레이블 스위치의 인터넷 패킷 계수 장치.