KR100567329B1 - 기가비트 이더넷 스위치의 ａｔｍ 정합장치. - Google Patents

기가비트 이더넷 스위치의 ａｔｍ 정합장치. Download PDF

Info

Publication number
KR100567329B1
KR100567329B1 KR1020030097252A KR20030097252A KR100567329B1 KR 100567329 B1 KR100567329 B1 KR 100567329B1 KR 1020030097252 A KR1020030097252 A KR 1020030097252A KR 20030097252 A KR20030097252 A KR 20030097252A KR 100567329 B1 KR100567329 B1 KR 100567329B1
Authority
KR
South Korea
Prior art keywords
cell
atm
frame
controller
processor
Prior art date
Application number
KR1020030097252A
Other languages
English (en)
Other versions
KR20050066053A (ko
Inventor
김도연
정해원
김영선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030097252A priority Critical patent/KR100567329B1/ko
Publication of KR20050066053A publication Critical patent/KR20050066053A/ko
Application granted granted Critical
Publication of KR100567329B1 publication Critical patent/KR100567329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H04L49/352—Gigabit ethernet switching [GBPS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols

Abstract

ATM(Asynchronous Transfer Mode) 망을 통하여 IP(Internet Protocol) 서비스를 제공할 수 있게 하는 기가비트 이더넷 스위치의 ATM 정합장치를 개시한다. 상기 기가비트 이더넷 스위치의 ATM 정합장치는, 네트워크 프로세서, 제어 프로세서, 복수 개의 셀변환부 및 같은 복수 개의 회선정합부를 구비한다. 상기 네트워크 프로세서는, 상기 스위치 패브릭 장치로부터 고정 셀을 수신하여 이더넷 프레임으로 변환한 후 목적지 주소로 전달한다. 상기 복수 개의 셀변환부는, 상기 네트워크 프로세서와 GMII(Giga-bit Media Independent Interface)를 통하여 수신한 이더넷 프레임을 ATM 셀로 변환하거나, ATM 셀을 이더넷 프레임으로 변환한다. 상기 복수 개의 회선정합부는, ATM 셀을 622 Mbps 동기식 디지털 계위 신호로 변환하며, 광 선로를 연결한다. 상기 제어 프로세서는, 상기 라우팅 엔진의 명령에 따라, PCI(Peripheral Component Interconnect)를 통하여 연결된 상기 네트워크 프로세서, 프로세서 외부 버스로 연결된 상기 복수 개의 셀변환부 및 상기 복수 개의 회선정합부를 제어한다.
기가비트, 이더넷, 스위치, ATM, LAN

Description

기가비트 이더넷 스위치의 ＡＴＭ 정합장치.{The Asynchronous Transfer Mode matching device of giga bit ethernet switch}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래에 사용 중인 기가비트 이더넷 스위치의 구성을 나타내는 블록 다이어그램이다.
도 2는 본 발명의 하나의 실시 예에 따른 기가비트 이더넷 스위치의 ATM 정합장치의 구성을 나타내는 블록 다이어그램이다.
도 3은 본 발명에 따른 기가비트 이더넷 스위치의 ATM 정합 장치를 구성하는 셀변환부의 구성을 나타내는 블록다이어그램이다.
도면의 주요부분에 대한 부호의 설명
SWI : SWitch fabric Interface
FE : 100Mbps 이더넷(Fast Ethernet)
GE : Giga-bit Ethernet
STM-4 : Synchronous Transfer Mode 4
GMII : 기가비트 매체 독립 인터페이스(Giga-bit Medium Independence Interface)
본 발명은 기가비트 이더넷 스위치의 비 동기 전달모드 정합장치에 관한 것으로, 특히, 인터넷 프로토콜 스위치를 기반으로 하는 고속 이더넷 스위치에서 622 Mbps 전송속도를 지원하는 비 동기 전달모드 망을 연동할 수 있는 비 동기 전달모드 정합장치에 관한 것이다.
이더넷(ethernet) 스위치는 LAN(Local Area Network) 망에서 데이터 전송을 위하여 최적 경로를 설정하여 주는 네트워크 장비로서, 인터넷 프로토콜 패킷을 입력 측 포트로부터 출력 측 포트로 전달함으로써, 인터넷 구성 요소들을 연결시켜 준다.
도 1은 종래에 사용 중인 기가비트 이더넷 스위치의 구성을 나타내는 블록 다이어그램이다.
도 1을 참조하면, 상기 기기비트 이더넷 스위치는, 기가비트 회선 정합장치(110), 스위치 패브릭(fabric) 장치(120), 라우팅 엔진(130) 및 ATM 정합장치(140)를 구비한다.
기가비트 회선 정합장치(110)는, 이더넷 프레임 및 IP 패킷 포워딩 기능을 제공한다.
스위치 패브릭 장치(120)는, 기가비트 회선 정합장치(110)로부터 프레임을 수신하여 목적지의 기가비트 이더넷 포트로 패킷을 교환한다.
라우팅 엔진(130)은, 시스템 관리, 망 관리, L2(layer 2) 및 L3(layer 3) 프로토콜을 처리한다.
기가비트 이더넷 스위치는 기가비트 이더넷 입력 포트로 수신한 프레임을 라우팅 엔진(130)에서 생성한 포워딩 테이블에 따라 기가비트 이더넷 출력포트 또는 ATM 정합장치(140)로 전달한다.
한 편 ATM(Asynchronous Transfer Mode)은 음성, 데이터 및 영상 정보를 단일 망으로 통합하여, 고속/고품질의 광 대역 종합정보 통신 서비스를 제공하기 위하여 등장한 비 동기 전송방식 기술로서, 주로 기간 망인 백본 망 구축에 일부 활용되고 있다. 그러나 비 동기 전송방식은 고품질 통신 서비스를 제공하여 주는 반면에 고가이며 운용이 복잡하여 액세스 망의 LAN에는 잘 적용되고 있지 않기 때문에, 이더넷 스위치는 IP(Internet Protocol)/ATM 정합기능을 구비하여 ATM 망을 통한 IP 서비스를 제공할 필요가 있다.
이를 위하여 여러 가지 슬롯 방식의 프로토콜이 제안되었지만, GPS(Global Position System)를 사용한다든지 중앙제어 역할의 스테이션(station)이 선택되는 등 동기화가 어렵고 운용이 복잡하다는 단점이 있다.
본 발명이 이루고자하는 기술적 과제는, ATM(Asynchronous Transfer Mode) 망을 통하여 IP(Internet Protocol) 서비스를 제공할 수 있게 하는 기가비트 이더넷 스위치의 ATM 정합장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 기가비트 이더넷 스위치의 ATM 정합장치는, 네트워크 프로세서, 제어 프로세서, 복수 개의 셀변환부 및 같은 복수 개의 회선정합부를 구비한다.
상기 기가비트 이더넷 스위치의 ATM 정합장치는, 이더넷 프레임 및 IP 패킷 포워딩 기능을 제공하는 기가비트 회선 정합장치, 상기 기가비트 회선 정합장치로부터 프레임을 수신하여 목적지의 기가비트 이더넷 포트로 패킷을 교환하는 스위치 패브릭(fabric) 장치 및 시스템 관리, 망 관리, L2(layer 2) 및 L3(layer 3) 프로토콜을 처리하는 라우팅 엔진과 함께 기가비트(giga bit) 이더넷(ethernet) 스위치를 구성한다.
상기 네트워크 프로세서는, 상기 스위치 패브릭 장치로부터 고정 셀을 수신하여 이더넷 프레임으로 변환한 후 목적지 주소로 전달한다.
상기 복수 개의 셀변환부는, 상기 네트워크 프로세서와 GMII(Giga-bit Media Independent Interface)를 통하여 수신한 이더넷 프레임을 ATM 셀로 변환하거나, ATM 셀을 이더넷 프레임으로 변환한다.
상기 복수 개의 회선정합부는, ATM 셀을 622 Mbps 동기식 디지털 계위 신호로 변환하며, 광 선로를 연결한다.
상기 제어 프로세서는, 상기 라우팅 엔진의 명령에 따라, PCI(Peripheral Component Interconnect)를 통하여 연결된 상기 네트워크 프로세서, 프로세서 외부 버스로 연결된 상기 복수 개의 셀변환부 및 상기 복수 개의 회선정합부를 제어한다.
상기 회선정합부 각각은, 광 인터페이스를 위한 회로로서, 광 신호를 전기적 신호로 변환하고 수신된 데이터로부터 통신 클록(clock)을 추출하며, 동기식 디지털 계위(SDH; Synchronous Digital Hierarchy) 신호로부터 데이터를 추출하여 셀 변환부로 전달하거나, 역으로 셀 변환부로부터 데이터를 수신하여 동기식 디지털 계위에 맞게 선로 관리정보를 추가하고 전기적 신호를 광신호로 변환하여 광 선로로 전송하는 기능을 구비한다.
상기 네트워크 프로세서는, 상기 복수 개의 셀변환부에 저장된 프레임을 각각 독립된 4개의 GMII 인터페이스를 통하여 병렬로 수신하여 처리하며, 수신한 8비트 스트림에 대한 프레임 추출 및 CRC(cyclic redundancy checking) 검사를 하여 오류가 없으면, 추출한 패킷에 대해 계층 2 스위칭 및 라우팅을 위한 패킷 인식 및 분류, 주소 룩업 및 포워딩, 트래픽 관리 기능을 수행하고, 스위치 인터페이스를 통하여 상기 스위치 패브릭 장치로 스위치 포트를 부가한 고정 패킷 셀을 전송하며, 상기 스위치 패브릭 장치로부터 수신한 고정 패킷 셀을 1기가비트 이더넷 프레임으로 생성하여 셀변환부로 각각 전송하는 기능을 구비한다.
상기 셀변환부 각각은,
일단이 네트워크 프로세서에 연결되고 다른 일단이 수신 프레임 제어기에 연결되며 또 다른 일단이 송신 프레임 제어기에 연결된 GMII 정합기, 일단이 상기 GMII 정합기에 연결되고, 다른 일단이 분할 패킷 메모리에 연결되며 또 다른 일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결된 수신 프레임 제어기, 일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결되고 다 른 일단이 셀분할기로 연결되며 또 다른 일단이 분할제어 메모리에 연결된 분할 제어기, 상기 분할 패킷 메모리, 상기 분할 제어기, 분할제어 메모리 및 송신 셀 버스 변환기에 각각 연결된 셀 분할기, 상기 분할 제어기 및 상기 셀 분할기에 연결된 분할제어 메모리, 일단이 상기 셀 분할기로 연결되고 다른 일단이 회선정합부로 연결된 송신 셀 버스 변환기, 일단이 상기 회선정합부와 연결되고 다른 일단이 셀 조립기로 연결된 수신 셀 버스 변환기, 상기 수신 셀 버스 변환기, 조립제어기, 조립제어 메모리 및 조립패킷 메모리와 각각 연결된 셀 조립기, 일단이 상기 셀 조립기에 연결되고 다른 일단이 송신프레임 제어기에 연결된 조립패킷 메모리, 일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결되고, 다른 일단이 상기 셀 조립기에 연결되며 또 다른 일단이 상기 조립제어 메모리에 연결된 조립 제어기 및 일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서에 연결되고, 다른 일단이 상기 조립패킷 메모리에 연결되며 또 다른 일단이 상기 GMII 정합기에 연결된 송신 프레임 제어기를 구비한다.
상기 GMII 정합기는, 네트워크 프로세서로부터 입력되는 기가비트 이더넷 프레임을 내부 버퍼에 저장하고, 한 프레임 이상이 저장되면 상기 수신프레임 제어기로 출력요청신호를 보낸다.
상기 수신프레임 제어기는, 이더넷 프레임을 데이터 및 어드레스 버스를 통하여 상기 분할 패킷 메모리에 저장하고 프레임의 헤더는 상기 분할 제어기로 전송한다.
상기 분할 제어기는, 수신한 프레임 헤더와 IPC(Inter Processor Communication)를 통하여 수신한 PVC(Permanent Virtual Connection, 영구 가상 연결)된 설정 정보의 VPI(Virtual Path Identifier)/VCI(Virtual Path Identifier)값을 매핑(mapping)하여 상기 분할 제어 메모리에 저장하고 상기 셀분할기를 구동한다.
상기 셀분할기는, 상기 분할패킷 메모리에 저장된 이더넷 프레임에 VPI/VCI 헤더를 붙이고, 53 바이트의 ATM 셀로 분할하여 상기 송신 셀 버스 변환기로 전송한다.
상기 송신 셀 버스 변환기는, 상기 셀분할기로부터 수신된 ATM 셀을 UTOPIA(Universal Test and Operations Physical Interface for ATM) 신호로 변환하여 상기 회선 정합부로 전송한다.
상기 수신셀 버스 변환기는, 상기 회선정합부 인터페이스인 UTOPIA 인터페이스로 53 바이트의 ATM 셀을 수신하여 상기 셀조립기 사이의 통신 버스인 어드레스, 제어신호, 데이터 버스를 통하여 수신된 ATM 셀을 셀 조립기로 전송한다.
상기 셀조립기는, 상기 조립 제어기의 제어에 따라, 수신한 53 바이트의 ATM 셀에서 헤더 정보는 상기 조립제어 메모리에 저장하고, ATM 적응 계층 5 셀로 조립하며, 트레일러를 제거한 이더넷 프레임을 상기 조립 패킷 메모리에 저장하고, 상기 조립 패킷 메모리에 한 개 이상의 이더넷 프레임이 저장되면, 상기 송신프레임 제어기로 출력 요청 신호를 보낸다.
상기 송신프레임 제어기는, 상기 조립 패킷 메모리에 저장된 이더넷 프레임을 어드레스, 데이터 버스를 통하여 읽어 GMII 정합기의 내부 버퍼에 저장하게 한다.
상기 GMII 정합기는, 내부 버퍼에 한 개 이상의 프레임이 저장되면, 상기 저장된 프레임을 GMII 인터페이스를 통하여 상기 네트워크 프로세서로 전송한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 하나의 실시 예에 따른 기가비트 이더넷(ethernet) 스위치의 ATM 정합장치의 구성을 나타내는 블록 다이어그램이다.
도 2를 참조하면, 상기 기가비트 이더넷 스위치의 ATM 정합장치는, 네트워크 프로세서(200), 복수 개의 셀변환부(210 내지 240), 복수 개의 회선정합부(250 내지 280) 및 제어프로세서(290)를 구비한다.
네트워크 프로세서(200)는, 스위치 패브릭 장치로부터 고정 셀을 수신하여, 이더넷 프레임으로 변환한다. 복수 개의 셀변환부(210 내지 240)는, GMII(Giga-bit Media Independent Interface)를 통하여 네트워크 프로세서(200)로부터 수신된 이더넷 프레임을 ATM 셀로 변환하거나 수신된 ATM 셀을 이더넷 프레임으로 변환한다. 복수 개의 회선정합부(250 내지 280)는, ATM 셀을 622 Mbps 동기식 디지털 계위(SDH; Synchronous Digital Hierarchy) 신호로 변환하며, 광 선로를 연결한다. 제어프로세서(290)는, ATM 정합장치를 제어한다.
이하에서, 상기 기가비트 이더넷 스위치의 ATM 정합장치를 보다 자세히 설명한다.
회선정합부(250 내지 280)는 광 인터페이스를 위한 회로로서 광 신호를 전기적 신호로 변환하고, 수신된 데이터로부터 통신 클록을 추출하며, 동기식 디지털 계위 신호로부터 데이터를 추출하여 셀 변환부(210 내지 240)에 전달하거나, 역으로 셀 변환부(210 내지 240)로부터 데이터를 수신하여 동기식 디지털 계위에 맞게 선로 관리 정보를 추가하고, 전기적 신호를 광 신호로 변환하여 광 선로(STM-4)로 전송한다.
셀 변환부(210 내지 240)는 회선정합부(250 내지 280)로부터 수신한 53 바이트(byte)의 ATM 셀을 이더넷 프레임으로 변환하여 GMII 인터페이스를 통하여 네트워크 프로세서(200)로 전달하거나, 역으로 네트워크 프로세서(200)로부터 수신한 이더넷 프레임을 53 바이트의 ATM 셀로 분할하여 회선정합부(250 내지 280)로 전송한다.
네트워크 프로세서(200)는 셀변환부(210 내지 240)에 저장된 프레임을 각각 독립된 4개의 GMII 인터페이스를 통하여 병렬로 수신하며, 수신한 8비트 스트림에 대한 프레임 추출 및 CRC 검사를 하여 오류가 없으면, 추출한 패킷에 대해 계층 2 스위칭 및 라우팅을 위한 패킷 인식 및 분류, 주소 룩업 및 포워딩, 트래픽 관리 기능을 수행하고, 스위치 인터페이스를 통하여 스위치 패브릭 장치(120)로 스위칭 포트를 부가한 고정 패킷 셀을 전송하며, 역으로 스위치 패브릭 장치(120)로부터 수신한 고정 패킷 셀을 1기가비트 이더넷 프레임으로 생성하여 셀변환부(210~240) 로 각각 전송한다.
제어프로세서(290)는 라우팅 엔진(130)과 IPC(Inter Processor Communication) 통신으로 이더넷 스위치 제어 및 상태 정보를 교환하고, 네트워크 프로세서(200)를 초기화하여 구동하며, 포워딩 테이블 관리기능을 라우팅 엔진(130)과 연계하여 수행한다. 제어프로세서(290)는 프로세서 외부 버스를 통하여 셀변환부(210~240)와 회선정합부(250~280)를 제어한다.
도 3은 본 발명에 따른 기가비트 이더넷 스위치의 ATM 정합 장치를 구성하는 셀변환부의 구성을 나타내는 블록다이어그램이다.
도 3을 참조하면, 상기 ATM 정합 장치의 셀변환부는, GMII 정합기(300), 수신프레임 제어기(301), 분할 패킷 메모리(302), 셀 분할기(303), 송신 셀 버스 변환기(340), 분할 제어기(306), 분할 제어 메모리(307), 송신프레임 제어기(309), 조립제어기(310), 조립제어 메모리(311), 조립 패킷 메모리(312), 셀 조립기(313) 및 수신셀 버스 변환기(314)를 구비한다.
GMII 정합기(300)는, 이더넷 프레임을 네트워크 프로세서로 전송함으로서, 네트워크 프로세서들 사이의 정합 기능을 가진다.
수신프레임 제어기(301)는, 분할 패킷 메모리(302)에 프레임 데이터를 저장한다. 셀분할기(303)는, 분할 제어기(306)의 제어를 받아 프레임을 ATM 셀로 변환한다. 송신 셀 버스 변환기(304)는, 변환된ATM 셀을 회선 정합부(250~280)로 전송한다. 분할 제어기(306)는, 셀 분할기(303)와 분할 제어 메모리(307)를 제어한다.
조립제어기(310)는, 셀 조립기(313)에 의해 조립된 ATM 적응 계층 5 셀을 조립 제어 메모리(311) 또는 조립 패킷 메모리(312)에 저장시킨다. 송신프레임 제어기(309), 조립 패킷 메모리(312)의 ATM 적응 계층 5 셀을 이더넷 프레임으로 변환하여 GMII 정합기(300)로 전송한다. 수신셀 버스 변환기(314)는, 회선 정합부로부터ATM 셀을 수신하여, 셀 조립기(313)로 전송한다.
IP 망에서 ATM 망으로 IP 트래픽이 전달되는 과정은 다음과 같다.
GMII는 네트워크 프로세서들 사이의 기가비트 매체 독립 인터페이스로서, IEEE802.3z에서 표준화된 클록과, 프레임 데이터의 인에이블 신호와, 에러 신호와, 8 비트 프레임 데이터로 구성된다. GMII 정합기(300)는 네트워크 프로세서 인터페이스로부터 입력되는 기가비트 이더넷 프레임을 내부 버퍼에 저장하고, 한 프레임 이상이 저장되면 수신프레임 제어기(301)로 출력요청신호를 보내며, 수신프레임 제어기(301)는 이더넷 프레임을 데이터, 어드레스 버스를 통하여, 분할 패킷 메모리(302)에 저장하고, 프레임의 헤더는 분할 제어기(306)로 전송한다.
분할 제어기(306)는 수신한 프레임 헤더와 IPC를 통하여 수신한 PVC 연결 설정 정보의 VPI(Virtual Path Identifier)/VCI(Virtual Path Identifier)값을 매핑(mapping)하여 분할 제어 메모리(307)에 저장하고, 셀분할기(303)를 구동하며, 셀분할기(303)는 분할패킷 메모리(302)에 저장된 이더넷 프레임에 VPI/VCI 헤더를 붙이고, 53 바이트의 ATM 셀로 분할하여, 송신셀 버스 변환기(304)로 전송한다.
송신 셀버스 변환기(304)는 셀분할기간 통신 버스인 어드레스, 제어신호, 데이터 버스로 ATM 셀을 수신하고, 회선 정합부간의 인터페이스이며, ITU-T의 ATM 포럼에서 규정한 물리층과 ATM 층간의 정합 규격인 UTOPIA(Universal Test and Operations Physical Interface for ATM)신호로 변환하여 회선 정합부로 전송한다.
역으로, ATM 망에서 IP 망으로 IP 트래픽이 전달되는 과정은 다음과 같다.
수신셀 버스 변환기(314)는 회선 정합부 인터페이스인 유토피아(UTOPIA) 인터페이스로 53 바이트의 ATM 셀을 수신하여 셀조립기(313)간 통신 버스인 어드레스, 제어신호, 데이터 버스를 통하여 수신된 ATM 셀을 셀 조립기(313)로 전송한다. 셀조립기(313)는 조립제어기(310)의 제어에 따라, 수신한 53 바이트의 ATM 셀에서 헤더 정보는 조립제어 메모리(311)에 저장하고, ATM 적응 계층 5 셀로 조립하며, 트레일러를 제거한 이더넷 프레임을 조립 패킷 메모리(312)에 저장한다.
조립 패킷 메모리에 한 개 이상의 이더넷 프레임이 저장되면, 송신프레임 제어기(309)로 출력 요청 신호를 보내며, 송신프레임 제어기(309)는 조립 패킷 메모리(312)에 저장된 이더넷 프레임을 어드레스, 데이터 버스를 통하여 읽어서 GMII 정합기(300)의 내부 버퍼에 저장한다. GMII 정합기(300)는 내부 버퍼에 한 개 이상의 프레임이 저장되면, 네트워크 프로세서들 사이의 GMII 인터페이스를 통하여 네트워크 프로세서로 전송된다.
상술한 내용을 요약하면, 아래와 같다.
송신 시, 기가비트 이더넷 스위치의 스위치 패브릭(fabric) 장치로부터 고정 셀을 수신하여, 네트워크 프로세서에서 프레임을 생성하고 목적지로 포워딩하며, 네트워크 프로세서에서 출력되는 이더넷 프레임을 ATM 셀로 변환하여 ATM 망으로 전송한다.
수신 시, ATM 망으로부터 수신된 ATM 셀을 이더넷 프레임으로 변환하여 네트워크 프로세서로 전송하면 네트워크 프로세서는 프레임을 검사한 후 스위치 패브릭 장치의 목적지 인터페이스로 고정 셀을 전송하는 과정에 의해, 622 Mbps 전송속도의 ATM 망간 연동이 가능하다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 기가비트 이더넷 스위치의 ATM 정합장치는, ATM 스위치로 구성된 메트로 코아(metro core) 망간 서비스 연동 시, 별도의 연동 장치를 추가로 설치할 필요가 없으므로, 망운용 비용을 절감시키는 효과가 있다.

Claims (6)

  1. 이더넷 프레임 및 IP 패킷 포워딩 기능을 제공하는 기가비트 회선 정합장치, 상기 기가비트 회선 정합장치로부터 프레임을 수신하여 목적지의 기가비트 이더넷 포트로 패킷을 교환하는 스위치 패브릭(fabric) 장치 및 시스템 관리, 망 관리, L2(layer 2) 및 L3(layer 3) 프로토콜을 처리하는 라우팅 엔진과 함께 기가비트(giga bit) 이더넷(ethernet) 스위치를 구성하는 ATM(Asynchronous Transfer Mode) 정합장치에 있어서,
    상기 스위치 패브릭 장치로부터 고정 셀을 수신하여 이더넷 프레임으로 변환한 후 목적지 주소로 전달하는 네트워크 프로세서;
    상기 네트워크 프로세서와 GMII(Giga-bit Media Independent Interface)를 통하여 수신한 이더넷 프레임을 ATM 셀로 변환하거나, ATM 셀을 이더넷 프레임으로 변환하는 복수 개의 셀변환부;
    ATM 셀을 622 Mbps 동기식 디지털 계위 신호로 변환하며, 광 선로를 연결하는 복수 개의 회선정합부; 및
    상기 라우팅 엔진의 명령에 따라, PCI(Peripheral Component Interconnect)를 통하여 연결된 상기 네트워크 프로세서, 프로세서 외부 버스로 연결된 상기 복수 개의 셀변환부 및 상기 복수 개의 회선정합부를 제어하는 제어 프로세서를 구비하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합장치.
  2. 제1항에 있어서, 상기 회선정합부는,
    광 인터페이스를 위한 회로로서, 광 신호를 전기적 신호로 변환하고 수신된 데이터로부터 통신 클록(clock)을 추출하며, 동기식 디지털 계위(SDH; Synchronous Digital Hierarchy) 신호로부터 데이터를 추출하여 셀 변환부로 전달하거나, 역으 로 셀 변환부로부터 데이터를 수신하여 동기식 디지털 계위에 맞게 선로 관리정보를 추가하고 전기적 신호를 광신호로 변환하여 광 선로로 전송하는 기능을 구비하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합장치.
  3. 제 1항에 있어서, 상기 네트워크 프로세서는,
    상기 복수 개의 셀변환부에 저장된 프레임을 각각 독립된 4개의 GMII 인터페이스를 통하여 병렬로 수신하여 처리하며, 수신한 8비트 스트림에 대한 프레임 추출 및 CRC(cyclic redundancy checking) 검사를 하여 오류가 없으면, 추출한 패킷에 대해 계층 2 스위칭 및 라우팅을 위한 패킷 인식 및 분류, 주소 룩업 및 포워딩, 트래픽 관리 기능을 수행하고, 스위치 인터페이스를 통하여 상기 스위치 패브릭 장치로 스위치 포트를 부가한 고정 패킷 셀을 전송하며, 상기 스위치 패브릭 장치로부터 수신한 고정 패킷 셀을 1기가비트 이더넷 프레임으로 생성하여 셀변환부로 각각 전송하는 기능을 구비하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합 장치.
  4. 제 1항에 있어서, 상기 각각의 셀변환부는,
    일단이 네트워크 프로세서에 연결되고 다른 일단이 수신 프레임 제어기에 연결되며 또 다른 일단이 송신 프레임 제어기에 연결된 GMII 정합기;
    일단이 상기 GMII 정합기에 연결되고, 다른 일단이 분할 패킷 메모리에 연결되며 또 다른 일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결 된 수신 프레임 제어기;
    일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결되고 다른 일단이 셀분할기로 연결되며 또 다른 일단이 분할제어 메모리에 연결된 분할 제어기;
    상기 분할 패킷 메모리, 상기 분할 제어기, 분할제어 메모리 및 송신 셀 버스 변환기에 각각 연결된 셀 분할기;
    상기 분할 제어기 및 상기 셀 분할기에 연결된 분할제어 메모리;
    일단이 상기 셀 분할기로 연결되고 다른 일단이 회선정합부로 연결된 송신 셀 버스 변환기;
    일단이 상기 회선정합부와 연결되고 다른 일단이 셀 조립기로 연결된 수신 셀 버스 변환기;
    상기 수신 셀 버스 변환기, 조립제어기, 조립제어 메모리 및 조립패킷 메모리와 각각 연결된 셀 조립기;
    일단이 상기 셀 조립기에 연결되고 다른 일단이 송신프레임 제어기에 연결된 조립패킷 메모리;
    일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서와 연결되고, 다른 일단이 상기 셀 조립기에 연결되며 또 다른 일단이 상기 조립제어 메모리에 연결된 조립 제어기; 및
    일단이 상기 프로세서 외부버스를 통하여 상기 제어프로세서에 연결되고, 다른 일단이 상기 조립패킷 메모리에 연결되며 또 다른 일단이 상기 GMII 정합기에 연결된 송신 프레임 제어기를 구비하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합 장치.
  5. 제 4항에 있어서, 상기 GMII 정합기는,
    네트워크 프로세서로부터 입력되는 기가비트 이더넷 프레임을 내부 버퍼에 저장하고, 한 프레임 이상이 저장되면 상기 수신프레임 제어기로 출력요청신호를 보내며,
    상기 수신프레임 제어기는,
    이더넷 프레임을 데이터 및 어드레스 버스를 통하여 상기 분할 패킷 메모리에 저장하고 프레임의 헤더는 상기 분할 제어기로 전송하며,
    상기 분할 제어기는,
    수신한 프레임 헤더와 IPC(Inter Processor Communication)를 통하여 수신한 PVC(Permanent Virtual Connection, 영구 가상 연결)된 설정 정보의 VPI(Virtual Path Identifier)/VCI(Virtual Path Identifier)값을 매핑(mapping)하여 상기 분할 제어 메모리에 저장하고 상기 셀분할기를 구동하며,
    상기 셀분할기는,
    상기 분할패킷 메모리에 저장된 이더넷 프레임에 VPI/VCI 헤더를 붙이고, 53 바이트의 ATM 셀로 분할하여 상기 송신 셀 버스 변환기로 전송하며,
    상기 송신 셀 버스 변환기는,
    상기 셀분할기로부터 수신된 ATM 셀을 UTOPIA(Universal Test and Operations Physical Interface for ATM) 신호로 변환하여 상기 회선 정합부로 전송하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합 장치.
  6. 제 4항에 있어서, 상기 수신셀 버스 변환기는,
    상기 회선정합부 인터페이스인 UTOPIA 인터페이스로 53 바이트의 ATM 셀을 수신하여 상기 셀조립기 사이의 통신 버스인 어드레스, 제어신호, 데이터 버스를 통하여 수신된 ATM 셀을 셀 조립기로 전송하며,
    상기 셀조립기는,
    상기 조립 제어기의 제어에 따라, 수신한 53 바이트의 ATM 셀에서 헤더 정보는 상기 조립제어 메모리에 저장하고, ATM 적응 계층 5 셀로 조립하며, 트레일러를 제거한 이더넷 프레임을 상기 조립 패킷 메모리에 저장하고, 상기 조립 패킷 메모리에 한 개 이상의 이더넷 프레임이 저장되면, 상기 송신프레임 제어기로 출력 요청 신호를 보내며,
    상기 송신프레임 제어기는,
    상기 조립 패킷 메모리에 저장된 이더넷 프레임을 어드레스, 데이터 버스를 통하여 읽어 GMII 정합기의 내부 버퍼에 저장하게 하고,
    상기 GMII 정합기는,
    내부 버퍼에 한 개 이상의 프레임이 저장되면, 상기 저장된 프레임을 GMII 인터페이스를 통하여 상기 네트워크 프로세서로 전송하는 것을 특징으로 하는 기가비트 이더넷 스위치의 ATM 정합 장치.
KR1020030097252A 2003-12-26 2003-12-26 기가비트 이더넷 스위치의 ａｔｍ 정합장치. KR100567329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097252A KR100567329B1 (ko) 2003-12-26 2003-12-26 기가비트 이더넷 스위치의 ａｔｍ 정합장치.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097252A KR100567329B1 (ko) 2003-12-26 2003-12-26 기가비트 이더넷 스위치의 ａｔｍ 정합장치.

Publications (2)

Publication Number Publication Date
KR20050066053A KR20050066053A (ko) 2005-06-30
KR100567329B1 true KR100567329B1 (ko) 2006-04-04

Family

ID=37257178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097252A KR100567329B1 (ko) 2003-12-26 2003-12-26 기가비트 이더넷 스위치의 ａｔｍ 정합장치.

Country Status (1)

Country Link
KR (1) KR100567329B1 (ko)

Also Published As

Publication number Publication date
KR20050066053A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
EP1393192B1 (en) Method and system for connecting virtual circuits across an ethernet switch
EP1481505B1 (en) Atm-port-module with integrated ethernet switch interface
US20070160042A1 (en) Switching apparatus having universal transport of data packet frames
US20040125809A1 (en) Ethernet interface over ATM Cell, UTOPIA xDSL in single and multiple channels converter/bridge on a single chip and method of operation
US5859848A (en) Asynchronous transfer mode packet conversion to one of plural formats
US8948201B2 (en) Packet transfer apparatus
US6731876B1 (en) Packet transmission device and packet transmission system
WO2009074002A1 (fr) Dispositif et procédé de mise en œuvre d'un canal de réseau de communication de signalisation et d'un réseau de communication de gestion
JP3132564B2 (ja) Ａｔｍ交換機
KR0153944B1 (ko) 에이티엠 스위치를 이용한 아이피 라우터 기능 수용을 위한 이더넷 접속 장치
JP4235572B2 (ja) 伝送装置
KR100567329B1 (ko) 기가비트 이더넷 스위치의 ａｔｍ 정합장치.
US9065761B2 (en) Packet reassembly processing
JP3156760B2 (ja) パケット通信方式
KR100415585B1 (ko) 고속 라우터 시스템의 비동기 전달모드 접속장치
KR100221300B1 (ko) 에이티이엠교환기의 디에스1이급 가입자 정합장치
US20080101379A1 (en) Atm Witched Router for Transmitting Ip Packet Data
KR100420553B1 (ko) 다중 프로토콜 레이블 스위칭 망에서 레이블 에지 라우터 기능을 수행하는 에이티엠 교환기
JP2007184681A (ja) Ａｔｍコンバータ
KR20040046351A (ko) 복합 트래픽 처리기능을 갖는 패킷 포워딩 장치
JP3198226B2 (ja) 非同期転送モード域内網制御装置
KR100773904B1 (ko) 랜 스위치
KR20020041315A (ko) 비동기전달모드 연동 기능을 가진 622메가비피에스급 패킷오버 에스디에이치 처리 장치
JPH11234321A (ja) ローカルエリア通信網用端末収容装置
KR20010046945A (ko) 기지국과 교환기간의 셀 라우팅 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee