JP3132564B2 - Ａｔｍ交換機 - Google Patents
Ａｔｍ交換機Info
- Publication number
- JP3132564B2 JP3132564B2 JP15677289A JP15677289A JP3132564B2 JP 3132564 B2 JP3132564 B2 JP 3132564B2 JP 15677289 A JP15677289 A JP 15677289A JP 15677289 A JP15677289 A JP 15677289A JP 3132564 B2 JP3132564 B2 JP 3132564B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- signal processing
- line
- header
- atm switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/563—Signalling, e.g. protocols, reference model
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/107—Control equipment for part of the connection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/29—ATM
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパケット交換機に係り、特に固定長パケット
の交換を行うATM（Asynchronous Transfer Mede）交換
機に関する。
の交換を行うATM（Asynchronous Transfer Mede）交換
機に関する。
ISDN（Integrated Services Digital Network）で
は、ユーザ情報転送用の情報チャネルと、通話路設定の
ための制御信号転送用の信号チャネル（Ｄチャネル）の
２種類チャネルを備えている。IDSN交換機における信号
チャネルの処理方式としては、例えば電子情報通信学会
技術研究報告SE87−85「Ｉインタフェース交換機の信号
処理方式」の図12、あるいは特開昭62−131652号公報に
記載されているように、複数の加入者線からの信号チャ
ネルと情報チャネルとを分離し、信号チャネルのみを一
旦多重化して信号処理装置を導き、その後、信号チャネ
ルのレイヤ２（LAPD:Link Access Procedure on the D
−channel）、レイヤ３（呼制御）の処理を行う方式が
知られている。
は、ユーザ情報転送用の情報チャネルと、通話路設定の
ための制御信号転送用の信号チャネル（Ｄチャネル）の
２種類チャネルを備えている。IDSN交換機における信号
チャネルの処理方式としては、例えば電子情報通信学会
技術研究報告SE87−85「Ｉインタフェース交換機の信号
処理方式」の図12、あるいは特開昭62−131652号公報に
記載されているように、複数の加入者線からの信号チャ
ネルと情報チャネルとを分離し、信号チャネルのみを一
旦多重化して信号処理装置を導き、その後、信号チャネ
ルのレイヤ２（LAPD:Link Access Procedure on the D
−channel）、レイヤ３（呼制御）の処理を行う方式が
知られている。
ところで、現在、CCITT（国際電信電話諮問委員会）
では、次世代のISDNとして、広帯域ISDNの検討が進めら
れている。広帯域ISDNは、加入者に対して、例えば、15
0Mbit/sの回線速度の交換サービスを提供しようとする
ものであり、CCITT勧告I.121草案によれば、ATM（Async
hronous Transfer Mode;非同期転送モード）交換方式が
上記広帯域ISDNの有望な実現手段として挙げられてい
る。
では、次世代のISDNとして、広帯域ISDNの検討が進めら
れている。広帯域ISDNは、加入者に対して、例えば、15
0Mbit/sの回線速度の交換サービスを提供しようとする
ものであり、CCITT勧告I.121草案によれば、ATM（Async
hronous Transfer Mode;非同期転送モード）交換方式が
上記広帯域ISDNの有望な実現手段として挙げられてい
る。
ATM交換方式は、信号及び情報を含むすべてのデータ
を、「セル」と呼ばれる固定長パケットにして送受信す
る方式である。例えば、第５図（Ａ）に示すように、信
号用フレーム50を加入者端末が送信する場合、上記フレ
ーム50を一旦、固定長のセル51A〜51Nに分解し（この処
理をセグメンティングと称する）、このセルを加入者線
に送出する。交換機側では、受信したセル51A〜51Nから
信号用フレーム50を再生し（この処理をリアセンブリン
グと称する）、その後、信号処理を実行する。また、逆
に、交換機側から加入者端末に対して信号用フレームを
送信する場合にも、交換機側でセグメンティングを、加
入者端末でリアセンブリング処理を行う。
を、「セル」と呼ばれる固定長パケットにして送受信す
る方式である。例えば、第５図（Ａ）に示すように、信
号用フレーム50を加入者端末が送信する場合、上記フレ
ーム50を一旦、固定長のセル51A〜51Nに分解し（この処
理をセグメンティングと称する）、このセルを加入者線
に送出する。交換機側では、受信したセル51A〜51Nから
信号用フレーム50を再生し（この処理をリアセンブリン
グと称する）、その後、信号処理を実行する。また、逆
に、交換機側から加入者端末に対して信号用フレームを
送信する場合にも、交換機側でセグメンティングを、加
入者端末でリアセンブリング処理を行う。
このセグメンティング／リアセンブリング処理は、CC
ITT勧告I.121草案ではアダプテーションレイヤの機能と
して位置付けられており、以下本明細書ではセグメンテ
ィング／リアセンブリング処理を含むアダプテーション
レイヤの処理部を「ADP処理部」と称する。
ITT勧告I.121草案ではアダプテーションレイヤの機能と
して位置付けられており、以下本明細書ではセグメンテ
ィング／リアセンブリング処理を含むアダプテーション
レイヤの処理部を「ADP処理部」と称する。
上述したATM交換機を従来のISDN交換機と同様な方式
で実現した場合のシステム構成と信号処理を第11図を参
照して説明する。同図において、11（11〜１〜11−ｊ）
は例えば150Mbit/s程度の伝送速度の光ファイバ、10（1
0−１〜10−ｊ）は光／電気信号の交換等を行う加入者
線インタフェース部、30はセルの交換を行うATMスイッ
チ、12（12−１〜12−ｊ）は８ビットバスである。
で実現した場合のシステム構成と信号処理を第11図を参
照して説明する。同図において、11（11〜１〜11−ｊ）
は例えば150Mbit/s程度の伝送速度の光ファイバ、10（1
0−１〜10−ｊ）は光／電気信号の交換等を行う加入者
線インタフェース部、30はセルの交換を行うATMスイッ
チ、12（12−１〜12−ｊ）は８ビットバスである。
加入者線インタフェース部10とATMスイッチ30との間
にセル分離／挿入回路16（16−１〜16−ｊ）を設置し、
受信系（加入者線インタフェース部10からATMスイッチ3
0へ向かうセル）では、信号チャネルのセルのみを分離
して取り出し、送信系（ATMスイッチ30から加入者線イ
ンタフェース部10へ向かうセル）では、信号チャネルの
セルの挿入を行う。各セル分離／挿入回路16からのセル
データは、多重／分離回路（MUX）17で多重化され、バ
ス19を介して加入者線信号装置１に接続される。加入者
線信号装置１は、各加入者回線毎のセルデータの多重／
分離を行う回路（MUX）18と、前述のセグメンティング
／リアセンブリング処理を行うADP処理部100（100−１
〜100−ｊ）と、信号チャネルのレイヤ２の処理を行うL
APD・LSI101（101−１〜101−ｊ）と、バス103とから構
成される。
にセル分離／挿入回路16（16−１〜16−ｊ）を設置し、
受信系（加入者線インタフェース部10からATMスイッチ3
0へ向かうセル）では、信号チャネルのセルのみを分離
して取り出し、送信系（ATMスイッチ30から加入者線イ
ンタフェース部10へ向かうセル）では、信号チャネルの
セルの挿入を行う。各セル分離／挿入回路16からのセル
データは、多重／分離回路（MUX）17で多重化され、バ
ス19を介して加入者線信号装置１に接続される。加入者
線信号装置１は、各加入者回線毎のセルデータの多重／
分離を行う回路（MUX）18と、前述のセグメンティング
／リアセンブリング処理を行うADP処理部100（100−１
〜100−ｊ）と、信号チャネルのレイヤ２の処理を行うL
APD・LSI101（101−１〜101−ｊ）と、バス103とから構
成される。
然るに、上記方式によれば、信号チャネルのセルのみ
を集線するために、各加入者回線毎にセル分離／挿入回
路16が必要であり、また、MUX17及びそれらを接続する
ためのバスが必要となる。さらに、加入者線信号装置１
においても、MUX18や、各加入者回線毎のADP処理部が必
要となる。
を集線するために、各加入者回線毎にセル分離／挿入回
路16が必要であり、また、MUX17及びそれらを接続する
ためのバスが必要となる。さらに、加入者線信号装置１
においても、MUX18や、各加入者回線毎のADP処理部が必
要となる。
本発明の目的は、より簡単な構成の加入者線信号装
置、あるいは中継線信号装置をもつATM交換機を提供す
ることにある。
置、あるいは中継線信号装置をもつATM交換機を提供す
ることにある。
上記目的を達成するために、本発明では、ADP処理部
を含む加入者線信号装置をATMスイッチの中継線側に設
置することにより、ATMスイッチを用いて信号チャネル
のセルの収集，分配を行い、各加入者線共通にアダプテ
ーション処理を行うようにしたことを特徴とする。
を含む加入者線信号装置をATMスイッチの中継線側に設
置することにより、ATMスイッチを用いて信号チャネル
のセルの収集，分配を行い、各加入者線共通にアダプテ
ーション処理を行うようにしたことを特徴とする。
本発明は、更にADP処理部を含む中継線信号装置をATM
スイッチの加入者線側に設置したことを特徴とする。
スイッチの加入者線側に設置したことを特徴とする。
なお、加入者線信号装置と加入者端末をスイッチを介
して接続する類似の方式として、例えば特開昭63−7863
7号公報に記載の方式があるが、上記従来方式ではアダ
プテーション処理が考慮されておらず、また、信号フレ
ームを検出するため、加入者回線走査部等の回路を必要
としている。
して接続する類似の方式として、例えば特開昭63−7863
7号公報に記載の方式があるが、上記従来方式ではアダ
プテーション処理が考慮されておらず、また、信号フレ
ームを検出するため、加入者回線走査部等の回路を必要
としている。
本発明によれば、ADP処理部をATMスイッチ後側に配置
し、ATMスイッチを利用して信号チャネルのセルを収集
／分配するようにしたことにより、セルの分離／挿入回
路、および、セルの多重／分離回路が不要となる。ま
た、各加入者線共通に、あるいは各中継線共通にアダプ
テーション処理を実行するようにしたことにより、アダ
プテーション処理に必要なハードウェア量を削減でき
る。
し、ATMスイッチを利用して信号チャネルのセルを収集
／分配するようにしたことにより、セルの分離／挿入回
路、および、セルの多重／分離回路が不要となる。ま
た、各加入者線共通に、あるいは各中継線共通にアダプ
テーション処理を実行するようにしたことにより、アダ
プテーション処理に必要なハードウェア量を削減でき
る。
以下、本発明の実施例を図面を参照して説明する。
第１図および第２図は、それぞれ本発明の実施例を示
すシステム構成図であり、セグメンテーションやリアセ
ンブリング等のアダプテーション処理を行うADP処理部1
00と、信号チャネルのレイヤ２プロトコル処理を行うLA
PD・LSI101（101−１〜101−ｌ）とからなる加入者線信
号装置１が、バス15を介してATMスイッチ30の中継線側
に接続されている。また、上記加入者線信号装置１は、
バス103を介して、信号チャネルのレイヤ３のプロトコ
ル処理や、後述するヘッダ変換テーブルの更新、ATMス
イッチ30の初期値設定、LAPD・LSIのコントロール等を
行うプロセッサ40に接続されている。41はプロセッサ40
が実行するプログラム格納エリアおよびワークエリアと
に使用されるメモリである。11（11−１〜11−ｊ）は、
例えば150Mbit/s程度の伝送速度を持つ光ファイバ等で
あり、14（14−１〜14−ｋ）は、例えば150Mbit/s、あ
るいは600Mbit/s程度の伝送速度を持つ光ファイバであ
る。また、12（12−１〜12−ｊ）,13（13−１〜13−
ｋ）、および15は、それぞれ例えば８ビット幅をもつバ
スであり、加入者線インタフェース部10及び中継線イン
タフェース部20は、それぞれ光／電気信号や、個々のセ
ルに対してルート情報部の付加／削除等を行う。尚、図
では線11−１〜14−ｋがそれぞれ単一の線として示され
ているが、これらはそれぞれ入力線と出力線との対から
なっている。
すシステム構成図であり、セグメンテーションやリアセ
ンブリング等のアダプテーション処理を行うADP処理部1
00と、信号チャネルのレイヤ２プロトコル処理を行うLA
PD・LSI101（101−１〜101−ｌ）とからなる加入者線信
号装置１が、バス15を介してATMスイッチ30の中継線側
に接続されている。また、上記加入者線信号装置１は、
バス103を介して、信号チャネルのレイヤ３のプロトコ
ル処理や、後述するヘッダ変換テーブルの更新、ATMス
イッチ30の初期値設定、LAPD・LSIのコントロール等を
行うプロセッサ40に接続されている。41はプロセッサ40
が実行するプログラム格納エリアおよびワークエリアと
に使用されるメモリである。11（11−１〜11−ｊ）は、
例えば150Mbit/s程度の伝送速度を持つ光ファイバ等で
あり、14（14−１〜14−ｋ）は、例えば150Mbit/s、あ
るいは600Mbit/s程度の伝送速度を持つ光ファイバであ
る。また、12（12−１〜12−ｊ）,13（13−１〜13−
ｋ）、および15は、それぞれ例えば８ビット幅をもつバ
スであり、加入者線インタフェース部10及び中継線イン
タフェース部20は、それぞれ光／電気信号や、個々のセ
ルに対してルート情報部の付加／削除等を行う。尚、図
では線11−１〜14−ｋがそれぞれ単一の線として示され
ているが、これらはそれぞれ入力線と出力線との対から
なっている。
30は固定長セルの交換を行うATMスイッチであり、例
えば、電子情報通信学会情報ネットワーク研究会技術報
告IN88−38「ATM交換アーキテクチャの一提案」に記載
された方式のものを採用できる。ATMスイッチの入／出
力バス数を32×32とすれば、同図において、ｊ＝32,k＝
31となる。ここで、情報チャネルのセルの交換用に32×
32の入／出力バスを確保したければ、ATMスイッチの入
出力バス数を32×33、あるいは32×34等とし、中継線側
の１つ或いは２つのバスを信号チャネル専用バスとすれ
ば良い。
えば、電子情報通信学会情報ネットワーク研究会技術報
告IN88−38「ATM交換アーキテクチャの一提案」に記載
された方式のものを採用できる。ATMスイッチの入／出
力バス数を32×32とすれば、同図において、ｊ＝32,k＝
31となる。ここで、情報チャネルのセルの交換用に32×
32の入／出力バスを確保したければ、ATMスイッチの入
出力バス数を32×33、あるいは32×34等とし、中継線側
の１つ或いは２つのバスを信号チャネル専用バスとすれ
ば良い。
なお、第１図の実施例では、各加入者線毎にLAPD・LS
Iを設置する方式（ｊ＝ｌ）としているが、ｊ＞ｌとし
てLAPD・LSIの数を削減したり、ｊ＞ｌとすることによ
り障害発生時の予備用LAPD・LSIを持つ構成としても良
い。また、第２図の実施例は、複数の加入者線（11−１
〜11−ｊ）に対する信号チャネルのレイヤ２の処理を、
１つのLAPD・LSI101で実行するようにした方式を示して
いる。
Iを設置する方式（ｊ＝ｌ）としているが、ｊ＞ｌとし
てLAPD・LSIの数を削減したり、ｊ＞ｌとすることによ
り障害発生時の予備用LAPD・LSIを持つ構成としても良
い。また、第２図の実施例は、複数の加入者線（11−１
〜11−ｊ）に対する信号チャネルのレイヤ２の処理を、
１つのLAPD・LSI101で実行するようにした方式を示して
いる。
第３図は、上記ADP処理部100における送信系100Aを示
すブロック図、第４図は、上記ADP処理部100における受
信系100Bを示すブロック図である。
すブロック図、第４図は、上記ADP処理部100における受
信系100Bを示すブロック図である。
前述のCCITT勧告I.121草案では、未だセルフォーマッ
トやセルサイズ等が決定されていない。そこで、上記第
３図，第４図のADP処理では、第５図（Ｂ）に示すセル
フォーマットを仮定している。各セルは36バイトであ
り、４バイトのセルヘッダ52と、32バイトの情報フィー
ルド53とから構成される。呼制御に必要な発信元や宛先
端末の番号，端末間の送信データは上記情報フィールド
に設定される。セルヘッダ52のうち、先頭の12ビットは
セル識別の為のVCN（Virtual Channel Number）フィー
ルド520であり、その他に、リザーブ・フィールド521と
セルヘッダ異常検出の為のHCS（Header Check Sequenc
e）フィールド522を持つものとする。また、情報フィー
ルド53の先頭には２バイトのADPヘッダ54を持つ。よっ
て、同図（Ａ）に示すフレームデータを格納可能な領域
55は、１セル当り30バイトとなる。ADPヘッダ54には、
そのセルがフレーム先頭／フレーム最後／フレーム中間
/1セル＝１フレームのいずれかを示す２ビットのセル種
別領域542と、情報フィールドの有効情報長を示す１バ
イトの領域543と、リザーブ領域541を持つものとする。
トやセルサイズ等が決定されていない。そこで、上記第
３図，第４図のADP処理では、第５図（Ｂ）に示すセル
フォーマットを仮定している。各セルは36バイトであ
り、４バイトのセルヘッダ52と、32バイトの情報フィー
ルド53とから構成される。呼制御に必要な発信元や宛先
端末の番号，端末間の送信データは上記情報フィールド
に設定される。セルヘッダ52のうち、先頭の12ビットは
セル識別の為のVCN（Virtual Channel Number）フィー
ルド520であり、その他に、リザーブ・フィールド521と
セルヘッダ異常検出の為のHCS（Header Check Sequenc
e）フィールド522を持つものとする。また、情報フィー
ルド53の先頭には２バイトのADPヘッダ54を持つ。よっ
て、同図（Ａ）に示すフレームデータを格納可能な領域
55は、１セル当り30バイトとなる。ADPヘッダ54には、
そのセルがフレーム先頭／フレーム最後／フレーム中間
/1セル＝１フレームのいずれかを示す２ビットのセル種
別領域542と、情報フィールドの有効情報長を示す１バ
イトの領域543と、リザーブ領域541を持つものとする。
例えば、同図（Ａ）のフレーム50のフラグ間フレーム
長が６バイトの場合、これをセル化（セグメンティン
グ）すると、セル種別が１セル＝１フレームで有効情報
長が６のセルとなる。また、フレーム長が40バイトの場
合は、セル種別がフレーム先頭で有効情報長が30の第１
セルと、セル種別がフレーム最後で有効情報長が10の第
２セルの２つのセルに分割される。
長が６バイトの場合、これをセル化（セグメンティン
グ）すると、セル種別が１セル＝１フレームで有効情報
長が６のセルとなる。また、フレーム長が40バイトの場
合は、セル種別がフレーム先頭で有効情報長が30の第１
セルと、セル種別がフレーム最後で有効情報長が10の第
２セルの２つのセルに分割される。
尚、第５図（Ｂ）のセル先頭に付されたルート情報部
56は、ATM交換機内においてのみ付加されるものであ
り、加入者線11や中継線14においては上記ルート情報部
56が削除されたフォーマットで各セルは伝送される。こ
のルート情報部は、ATMスイッチ30でセルの交換を行う
際に、そのセルをどの出回線に伝送すればよいのかを示
す情報や、加入者線回線番号及び、中継線回線番号等を
記録するために用いられる。
56は、ATM交換機内においてのみ付加されるものであ
り、加入者線11や中継線14においては上記ルート情報部
56が削除されたフォーマットで各セルは伝送される。こ
のルート情報部は、ATMスイッチ30でセルの交換を行う
際に、そのセルをどの出回線に伝送すればよいのかを示
す情報や、加入者線回線番号及び、中継線回線番号等を
記録するために用いられる。
次に、ADP処理部の送信系100Aの詳細について、第３
図を参照して説明する。
図を参照して説明する。
送信回線選択部110aは、送信データ（TxD），送信ク
ロック（TxC），エコー（Ｅ）の３本を１組とする信号
線102a（102a−１〜102a−ｌ）によって対応するLAPD−
LSI101（101−１〜101−ｌ）と接続され、複数のLAPDか
ら同時にフレームが送出された場合の競合制御を行い、
特定の回線のフレームのみを取り出す機能を持つ。この
競合制御の手順としては、CCITT勧告I.430に記載のＤチ
ャネルアクセス手順が利用できる。競合制御の結果選択
された回線番号は制御部CTL190Aに通知され、送信デー
タはフレーム検出部112へ送られる。なお、送信回線選
択部110aは、本発明の第１の実施例においてのみ必要な
回線である。
ロック（TxC），エコー（Ｅ）の３本を１組とする信号
線102a（102a−１〜102a−ｌ）によって対応するLAPD−
LSI101（101−１〜101−ｌ）と接続され、複数のLAPDか
ら同時にフレームが送出された場合の競合制御を行い、
特定の回線のフレームのみを取り出す機能を持つ。この
競合制御の手順としては、CCITT勧告I.430に記載のＤチ
ャネルアクセス手順が利用できる。競合制御の結果選択
された回線番号は制御部CTL190Aに通知され、送信デー
タはフレーム検出部112へ送られる。なお、送信回線選
択部110aは、本発明の第１の実施例においてのみ必要な
回線である。
フレーム検出部112は、フレーム内アドレス部のDLCI
（Data Link Connection Identifier）をCTL190Aに通知
するとともに、アドレス部からFCS（Frame Check Seque
nce）部までのデータを、フラグ識別の為の‘0'ビット
削除後、８ビットパラレルのデータにして、カウンタ部
116へ送る。また、フレーム最後のデータであれば、そ
のことをFinal通知線によりカウンタ部116へ通知する。
（Data Link Connection Identifier）をCTL190Aに通知
するとともに、アドレス部からFCS（Frame Check Seque
nce）部までのデータを、フラグ識別の為の‘0'ビット
削除後、８ビットパラレルのデータにして、カウンタ部
116へ送る。また、フレーム最後のデータであれば、そ
のことをFinal通知線によりカウンタ部116へ通知する。
カウンタ部116は、フレームデータを、FIFO・A120に
転送する。FIFO・A120に30バイトのデータを転送してFI
FO・Ａが一杯になるか、あるいは、フレーム最後のデー
タを転送すると、第５図（Ｂ）のADPヘッダフォーマッ
トに示すセル識別542と有効情報長543をCTL190Aに通知
し、以降、フレーム検出部112から送られてるくデータ
はFIFO・B1212に転送する。FIFO・Ｂにデータを転送す
る場合においても、FIFO・Ｂが一杯になるか、あるい
は、フレーム最後のデータを転送すれば、カウンタ部11
6は、FIFO・Ａにデータを転送する場合と同様に、セル
種別と有効情報長をCTL190Aへ通知し、以降のデータはF
IFO・A120へ転送する。以上のようにして、FIFO・ＡとF
IFO・Ｂを交互に使用する。
転送する。FIFO・A120に30バイトのデータを転送してFI
FO・Ａが一杯になるか、あるいは、フレーム最後のデー
タを転送すると、第５図（Ｂ）のADPヘッダフォーマッ
トに示すセル識別542と有効情報長543をCTL190Aに通知
し、以降、フレーム検出部112から送られてるくデータ
はFIFO・B1212に転送する。FIFO・Ｂにデータを転送す
る場合においても、FIFO・Ｂが一杯になるか、あるい
は、フレーム最後のデータを転送すれば、カウンタ部11
6は、FIFO・Ａにデータを転送する場合と同様に、セル
種別と有効情報長をCTL190Aへ通知し、以降のデータはF
IFO・A120へ転送する。以上のようにして、FIFO・ＡとF
IFO・Ｂを交互に使用する。
CTL部190Aは、例えばμCPU,ROMおよびRAMから構成さ
れ、内部にDLCI/ヘッダ対応テーブル191を持ち、このテ
ーブルには、回線番号とDLCIの各組み合わせに対応する
ヘッダの内容（第５図（Ｂ）のルート情報56からADPヘ
ッダ54までの全10バイト）が、バス103を介してプロセ
ッサ40から設定される。CTL部190Aは、回線番号とDLCI
の通知を受け取った段階で、DLCI/ヘッダ対応テーブル1
91を検索し、対応するヘッダの内容をヘッダレジスタ11
8に書き込む。
れ、内部にDLCI/ヘッダ対応テーブル191を持ち、このテ
ーブルには、回線番号とDLCIの各組み合わせに対応する
ヘッダの内容（第５図（Ｂ）のルート情報56からADPヘ
ッダ54までの全10バイト）が、バス103を介してプロセ
ッサ40から設定される。CTL部190Aは、回線番号とDLCI
の通知を受け取った段階で、DLCI/ヘッダ対応テーブル1
91を検索し、対応するヘッダの内容をヘッダレジスタ11
8に書き込む。
ただし、本発明の第２の実施例においては、DLCI/ヘ
ッダ対応テーブル191を検索し、その後、DLCI変換テー
ブル195を用いて、ユニークなDLCIから、実際に加入者
装置に対して送信するDLCIに変換する。その後、カウン
タ部116からセル種別と有効情報長の通知を受け取る
と、第５図（Ｂ）のADPヘッダフォーマット54に従っ
て、ヘッダレジスタ内の対応するレジスタを書き換え、
セレクタ（SEL）122を起動する。
ッダ対応テーブル191を検索し、その後、DLCI変換テー
ブル195を用いて、ユニークなDLCIから、実際に加入者
装置に対して送信するDLCIに変換する。その後、カウン
タ部116からセル種別と有効情報長の通知を受け取る
と、第５図（Ｂ）のADPヘッダフォーマット54に従っ
て、ヘッダレジスタ内の対応するレジスタを書き換え、
セレクタ（SEL）122を起動する。
SEL122は、まずヘッダレジスタ118内のデータを送信
し、続けてFIFO・A120内のデータを送信して、セルの送
信を完了する。SEL122は、次にCTL190Aから起動を受け
ると、ヘッダレジスタ118内のデータを送信し、続けてF
IFO・B121内のデータを送信して、セルの送信を完了す
る。以下、SEL122は、FIFO・Ａ及びFIFO・Ｂの内容を交
互に送信する。
し、続けてFIFO・A120内のデータを送信して、セルの送
信を完了する。SEL122は、次にCTL190Aから起動を受け
ると、ヘッダレジスタ118内のデータを送信し、続けてF
IFO・B121内のデータを送信して、セルの送信を完了す
る。以下、SEL122は、FIFO・Ａ及びFIFO・Ｂの内容を交
互に送信する。
尚、CTL部190Aにおいて、DLCI/ヘッダ対応テーブル19
1の検索処理と、ヘッダレジスタ中のADPヘッダの設定処
理を分けて行うようにし、さらに、ヘッダレジスタ118
内のデータは、SEL122が読み出しても変化しないように
すれば、セル送信に伴うヘッダ作成のための処理量を削
減することができる。例えば、１フレームを複数のセル
に分割して送信する場合、DLCI/ヘッダ対応テーブルの
検索処理を、フレーム先頭のセル送信時にのみ行い、以
降のセルについては、ヘッダレジスタ118内のADPヘッダ
部のみを書き換えるようにすれば、セル毎に、DLCI/ヘ
ッダ対応テーブル191を検索する必要はなくなる。
1の検索処理と、ヘッダレジスタ中のADPヘッダの設定処
理を分けて行うようにし、さらに、ヘッダレジスタ118
内のデータは、SEL122が読み出しても変化しないように
すれば、セル送信に伴うヘッダ作成のための処理量を削
減することができる。例えば、１フレームを複数のセル
に分割して送信する場合、DLCI/ヘッダ対応テーブルの
検索処理を、フレーム先頭のセル送信時にのみ行い、以
降のセルについては、ヘッダレジスタ118内のADPヘッダ
部のみを書き換えるようにすれば、セル毎に、DLCI/ヘ
ッダ対応テーブル191を検索する必要はなくなる。
次に、ADP処理部の受信系100Bの詳細を、第４図を参
照して説明する。
照して説明する。
セル書込部124は、受信バス15bを介してATMスイッチ3
0と接続され、加入者装置からの信号チャネルのセルを
受信する。受信したセルデータは、セル書込部124内のW
Q（Write Address）レジスタが差し示すアドレスに転送
される。その後、次のセル受信に備えて、空きアドレス
FIFO130内のデータを書込みアドレス・レジスタWA125に
設定する。
0と接続され、加入者装置からの信号チャネルのセルを
受信する。受信したセルデータは、セル書込部124内のW
Q（Write Address）レジスタが差し示すアドレスに転送
される。その後、次のセル受信に備えて、空きアドレス
FIFO130内のデータを書込みアドレス・レジスタWA125に
設定する。
126はバッファメモリ（BFM）であり、BFM上には、例
えば150Mbit/sの速度で到着するセルを一旦受信し蓄え
ておくためのFIFO形式の第１バッファBFと、その後、リ
アセンブリング処理のために、回線番号とセルヘッダ内
のVCNの組み合せ毎に用意したFIFO形式の第２バッファB
F−１〜BF−ｎとから構成される。なお、BFM126上へのF
IFO形式のBFの構成及びチェーンポインタの使用法と、W
A及びRA（Read Address）及び空きアドレスFIFOの使用
法については、前述の文献「ATM交換アーキテクチャの
一提案」において示されている。
えば150Mbit/sの速度で到着するセルを一旦受信し蓄え
ておくためのFIFO形式の第１バッファBFと、その後、リ
アセンブリング処理のために、回線番号とセルヘッダ内
のVCNの組み合せ毎に用意したFIFO形式の第２バッファB
F−１〜BF−ｎとから構成される。なお、BFM126上へのF
IFO形式のBFの構成及びチェーンポインタの使用法と、W
A及びRA（Read Address）及び空きアドレスFIFOの使用
法については、前述の文献「ATM交換アーキテクチャの
一提案」において示されている。
制御部CTL190Bは、第１バッファBFに対する読出しア
ドレスレジスタRA192を持ち、RAが差し示すアドレスの
セルの内容のうち、ルート情報部に記録された回線番号
と、セルヘッダ内のVCNと、ADPヘッダ内のセル種別をチ
ェックし、まず、対応する回線番号とVCNの組み合せを
持つ第２バッファBF−ｉに、そのセルデータを転送す
る。この場合、メモリからメモリへのデータ転送は行わ
ず、CTL190B内にある第２のバッファアドレステーブル1
93とバッファチェーンポインタの書き換えのみにより、
転送処理を実行する。また、ADPヘッダ内のセル種別を
チェックした結果、１フレーム分のセルの受信が完了し
たのであれば、そのフレームの先頭セルが格納されてい
るバッファの先頭アドレスと、回線番号を転送順序記憶
FIFO194に格納する。CTL190Bは、転送順序記憶FIFO内の
データに従い、並列−直列変換部（P/S部）128を起動
し、同時に、受信回線選択部110bに対して出回線番号を
指定する。なお、本発明の第２の実施例においては、P/
S部128の起動時に、DLCI変換テーブル195を用いて、加
入者装置からのDLCIから、ユニークなDLCIを求め、この
ユニークなDLCIを同時にP/S部に通知する。
ドレスレジスタRA192を持ち、RAが差し示すアドレスの
セルの内容のうち、ルート情報部に記録された回線番号
と、セルヘッダ内のVCNと、ADPヘッダ内のセル種別をチ
ェックし、まず、対応する回線番号とVCNの組み合せを
持つ第２バッファBF−ｉに、そのセルデータを転送す
る。この場合、メモリからメモリへのデータ転送は行わ
ず、CTL190B内にある第２のバッファアドレステーブル1
93とバッファチェーンポインタの書き換えのみにより、
転送処理を実行する。また、ADPヘッダ内のセル種別を
チェックした結果、１フレーム分のセルの受信が完了し
たのであれば、そのフレームの先頭セルが格納されてい
るバッファの先頭アドレスと、回線番号を転送順序記憶
FIFO194に格納する。CTL190Bは、転送順序記憶FIFO内の
データに従い、並列−直列変換部（P/S部）128を起動
し、同時に、受信回線選択部110bに対して出回線番号を
指定する。なお、本発明の第２の実施例においては、P/
S部128の起動時に、DLCI変換テーブル195を用いて、加
入者装置からのDLCIから、ユニークなDLCIを求め、この
ユニークなDLCIを同時にP/S部に通知する。
P/S部128は、CTL190Bからの起動により、指定された
アドレスのデータを読み取り、ヘッダ部以外のデータを
シリアルデータに変換し、‘0'挿入、セル種別フラグ付
加後、このデータを受信回線選択部110bへ送る。なお、
本発明の第２の実施例においては、ユニークなDLCIへの
変換も行う。
アドレスのデータを読み取り、ヘッダ部以外のデータを
シリアルデータに変換し、‘0'挿入、セル種別フラグ付
加後、このデータを受信回線選択部110bへ送る。なお、
本発明の第２の実施例においては、ユニークなDLCIへの
変換も行う。
受信回線選択部110bは、受信データ（RxD），受信ク
ロック（RxC）の２本を１組とする信号線102b（102b−
１〜102b−ｌ）によってLAPD・LSI101（101−１〜101−
ｌ）と接続され、CTL190Bから指示された回線番号の信
号線にのみデータを送る機能を持つ。なお、受信回線選
択部110bは、第３図に示した送信回線選択部110aと同様
に、本発明の第１の実施例の構成においてのみ必要であ
り、本発明の第２の実施例の構成においては不要であ
る。
ロック（RxC）の２本を１組とする信号線102b（102b−
１〜102b−ｌ）によってLAPD・LSI101（101−１〜101−
ｌ）と接続され、CTL190Bから指示された回線番号の信
号線にのみデータを送る機能を持つ。なお、受信回線選
択部110bは、第３図に示した送信回線選択部110aと同様
に、本発明の第１の実施例の構成においてのみ必要であ
り、本発明の第２の実施例の構成においては不要であ
る。
第６図と第７図は、制御CTLにマイクロプロセッサを
適用して構成したADP処理部の送信系100Aと受信系100B
の具体的の構造の１例を示す図である。これらは、機能
的には第３図、第４図で説明した回路と同一である。
適用して構成したADP処理部の送信系100Aと受信系100B
の具体的の構造の１例を示す図である。これらは、機能
的には第３図、第４図で説明した回路と同一である。
第６図に示す送信系100Aは、プロセッサ40側のバス10
3と接続するためのインタフェース301と、バスアビータ
302と、CTL190Aを構成するマイクロプロセッサ303、プ
ログラムメモリ304、およびRAM305を備え、これらの要
素と、既に第３図で説明した送信回線セレクタ110a,フ
レーム検出部112,カウンタ部116,ヘッダレジスタ118,セ
レクタ122が内部バス108で相互接続された構成となって
いる。バスアービタ302は、マイクロプロセッサ304と、
インタフェース回路301を介して出力される外部のプロ
セッサ40からのバス108の使用要求を調整制御するため
のものである。RAM305には、DLCI/ヘッダテーブル191
と、DLCI変換テーブル195と、マイクロプロセッサがADP
処理のために用いるワークエリア196とが形成される。
3と接続するためのインタフェース301と、バスアビータ
302と、CTL190Aを構成するマイクロプロセッサ303、プ
ログラムメモリ304、およびRAM305を備え、これらの要
素と、既に第３図で説明した送信回線セレクタ110a,フ
レーム検出部112,カウンタ部116,ヘッダレジスタ118,セ
レクタ122が内部バス108で相互接続された構成となって
いる。バスアービタ302は、マイクロプロセッサ304と、
インタフェース回路301を介して出力される外部のプロ
セッサ40からのバス108の使用要求を調整制御するため
のものである。RAM305には、DLCI/ヘッダテーブル191
と、DLCI変換テーブル195と、マイクロプロセッサがADP
処理のために用いるワークエリア196とが形成される。
送信回路セレクタ110Aは回線番号レジスタ311を有
し、選択された回線番号が上記レジスタ311に設定され
ると、送信回線セレクタからマイクロプロセッサ303に
割込みが入り、マイクロプロセッサ303が上記レジスタ
の内容を内部バス108を介して読取るようになってい
る。フレーム検出部112のDLCIレジスタ312,カウンタ部1
16の有効情報長レジスタ313,セル種別レジスタ314も同
様の方法でマイクロプロセッサ303に読取られる。
し、選択された回線番号が上記レジスタ311に設定され
ると、送信回線セレクタからマイクロプロセッサ303に
割込みが入り、マイクロプロセッサ303が上記レジスタ
の内容を内部バス108を介して読取るようになってい
る。フレーム検出部112のDLCIレジスタ312,カウンタ部1
16の有効情報長レジスタ313,セル種別レジスタ314も同
様の方法でマイクロプロセッサ303に読取られる。
第７図に示す受信系110Bも、送信系と同様、第４図に
示した各要素を内部バス108で相互接続した構成となっ
ており、セル書込み部124によるバッファメモリ126への
受信セルへの書込みは上部内部バス108を介して行なわ
れ、バッファ領域BFから第２バッファ領域BF−１〜BF−
ｎへのデータ転送、第２バッファ領域からP/S変換部128
へのデータ転送も、マイクロプロセッサ303が上記内部
バスを介して行なうようになっている。
示した各要素を内部バス108で相互接続した構成となっ
ており、セル書込み部124によるバッファメモリ126への
受信セルへの書込みは上部内部バス108を介して行なわ
れ、バッファ領域BFから第２バッファ領域BF−１〜BF−
ｎへのデータ転送、第２バッファ領域からP/S変換部128
へのデータ転送も、マイクロプロセッサ303が上記内部
バスを介して行なうようになっている。
以上の実施例においては、μCPUを用いたCTL部190Aと
190Bにより、ADP処理部100の各ハードウェアを制御する
構成としたが、送信系と受信系とを１つのμCPUで制御
してもよい。また、μCPUを使用せずに、CTL部の機能を
すべてハードウェア化して処理速度の向上を図ることも
可能である。この場合、第４図において、速度整合（待
ち合わせ）用の第１バッファBFを廃止し、セル書込部に
おいてヘッダの内容をチェックし、直接第２バッファBF
−１〜BF−ｎへセルデータを転送してもよい。
190Bにより、ADP処理部100の各ハードウェアを制御する
構成としたが、送信系と受信系とを１つのμCPUで制御
してもよい。また、μCPUを使用せずに、CTL部の機能を
すべてハードウェア化して処理速度の向上を図ることも
可能である。この場合、第４図において、速度整合（待
ち合わせ）用の第１バッファBFを廃止し、セル書込部に
おいてヘッダの内容をチェックし、直接第２バッファBF
−１〜BF−ｎへセルデータを転送してもよい。
次に、加入者線インタフェース10−ｉの詳細構成を第
８図を参照して説明する。
８図を参照して説明する。
加入者線インタフェース10−ｉは、ATMスイッチ30か
ら受信バス12aを介して入力された各セル51の先頭に付
されているルート情報56を削除するためのルート情報削
除回路201と、ルート情報が削除されたセルデータを１
ビットずつシリアルに出力するための並直列変換回路20
2と、上記シリアルデータを光信号に変換して受信用の
光ファイバ11aに出力するための電気−光変換器（E/O変
換器）203とを備える。
ら受信バス12aを介して入力された各セル51の先頭に付
されているルート情報56を削除するためのルート情報削
除回路201と、ルート情報が削除されたセルデータを１
ビットずつシリアルに出力するための並直列変換回路20
2と、上記シリアルデータを光信号に変換して受信用の
光ファイバ11aに出力するための電気−光変換器（E/O変
換器）203とを備える。
また、上記加入者線インタフェース10−ｉは、加入者
端末から送信用の光ファイバ11bを介して入力される光
セル信号を電気信号に変換するための光−電気変換器
（O/E変換器）204と、O/E変換器204から出力されるシリ
アル信号を８ビット単位の並列データに変換するための
直並列変換回路205と、ヘッダ分離回路206と、ヘッダ挿
入回路207と、ヘッダ変換テーブル208を備える。
端末から送信用の光ファイバ11bを介して入力される光
セル信号を電気信号に変換するための光−電気変換器
（O/E変換器）204と、O/E変換器204から出力されるシリ
アル信号を８ビット単位の並列データに変換するための
直並列変換回路205と、ヘッダ分離回路206と、ヘッダ挿
入回路207と、ヘッダ変換テーブル208を備える。
既に述べたように、加入者端末から送出される各セル
は、第５図（Ｂ）に示す如く、セルヘッダ52と情報フィ
ールド53とからなっている。ヘッダ分離回路206は、受
信したセルからヘッダ部分52を分離し、ヘッダ部52に含
まれるVCN（入力VCN）520′をヘッダ変換テーブル208
に、情報フィールド53をヘッダ挿入回路207に入力す
る。
は、第５図（Ｂ）に示す如く、セルヘッダ52と情報フィ
ールド53とからなっている。ヘッダ分離回路206は、受
信したセルからヘッダ部分52を分離し、ヘッダ部52に含
まれるVCN（入力VCN）520′をヘッダ変換テーブル208
に、情報フィールド53をヘッダ挿入回路207に入力す
る。
ヘッダ変換テーブル208は、第９図に示す如く、入力V
CN520′の値と対応するアドレスにルート情報56と、新V
CN520を含むヘッダ情報52とからなるレコードを記憶し
ており、ヘッダ分離回路206から出力したVCN520′をア
ドレスとして、これに対応するレコードをヘッダ挿入回
路207に出力することができる。ヘッダ挿入回路207は、
テーブル206から読み出されたルート情報56と新ヘッダ5
2とからなるレコードを情報フィールド53の先頭に付加
し、送信データバス12bを介してATMスイッチ30に送る。
CN520′の値と対応するアドレスにルート情報56と、新V
CN520を含むヘッダ情報52とからなるレコードを記憶し
ており、ヘッダ分離回路206から出力したVCN520′をア
ドレスとして、これに対応するレコードをヘッダ挿入回
路207に出力することができる。ヘッダ挿入回路207は、
テーブル206から読み出されたルート情報56と新ヘッダ5
2とからなるレコードを情報フィールド53の先頭に付加
し、送信データバス12bを介してATMスイッチ30に送る。
尚、ヘッダ変換テーブル206の内容は、プロセッサ40
がバス104を介して設定する。例えば、入力セルが信号
処理用（信号チャネル用）の場合、この入力セルに付さ
れたVCNと対応するアドレスには、上記入力セルをバス1
5と対応づけるルート情報をもつ変換レコードが予め設
定してあり、ヘッダ変換後のセルがATMスイッチ30によ
ってバス15に出力され、加入者線信号装置１で信号用フ
レームに組立てられ、そのうちの情報フィールドの内容
がプロセッサ40に通知されるようになっている。
がバス104を介して設定する。例えば、入力セルが信号
処理用（信号チャネル用）の場合、この入力セルに付さ
れたVCNと対応するアドレスには、上記入力セルをバス1
5と対応づけるルート情報をもつ変換レコードが予め設
定してあり、ヘッダ変換後のセルがATMスイッチ30によ
ってバス15に出力され、加入者線信号装置１で信号用フ
レームに組立てられ、そのうちの情報フィールドの内容
がプロセッサ40に通知されるようになっている。
第10図は、上述した第１及び第２の実施例に示した加
入者線信号処理方式を、中継線信号処理にも適用し、中
継線信号装置２をATMスイッチ30の加入者線側に設置し
た構成を示す。
入者線信号処理方式を、中継線信号処理にも適用し、中
継線信号装置２をATMスイッチ30の加入者線側に設置し
た構成を示す。
中継線信号装置２は、第１図あるいは第２図に示した
加入者線信号装置１と基本的な同一構造でよい。また、
中継線インタフェース部20も、第８図に示した加入者線
インタフェース部10と同じ回路構成とすることができ
る。
加入者線信号装置１と基本的な同一構造でよい。また、
中継線インタフェース部20も、第８図に示した加入者線
インタフェース部10と同じ回路構成とすることができ
る。
加入者端末から入力された信号チャネル用セルから組
立てられたメッセージ（情報フィールド）がプロセッサ
40に通知されたプロセスと同様に、他のATM交換機から
送信されて来た信号チャネル用のセルは、光ファイバ1
4,中継線インタフェース20,バス13を介してATMスイッチ
30に入力され、バス25を介して中継線信号装置２に入力
され、ここでフレームへの組み立て処理とレイヤ２の処
理が実行されて、受信フレームから抽出されたメッセー
ジがプロセッサ40に通知される。
立てられたメッセージ（情報フィールド）がプロセッサ
40に通知されたプロセスと同様に、他のATM交換機から
送信されて来た信号チャネル用のセルは、光ファイバ1
4,中継線インタフェース20,バス13を介してATMスイッチ
30に入力され、バス25を介して中継線信号装置２に入力
され、ここでフレームへの組み立て処理とレイヤ２の処
理が実行されて、受信フレームから抽出されたメッセー
ジがプロセッサ40に通知される。
プロセッサ40は、加入者線信号装置１あるいは中継線
信号装置２から受信した信号チャネルメッセージについ
てレイヤ３の処理を行なう。その結果、例えば発信側の
加入者端末からの信号チャネルメッセージの受信に応答
して、他のATM交換機に新たな信号チャネルメッセージ
を送信する必要があれば、中継線信号装置２に対して上
記メッセージの送信要求を出す。中継線信号装置２は、
プロセッサ40からの受信メッセージについてレイヤ２の
処理（フレーム生成等の処理）と、フレームからセルへ
の分解（セグメンテーション）処理を行ない、生成され
たセルをバス25を介してATMスイッチ30に送出する。こ
れらのセルは、中継線信号装置２内のADP処理部で付加
されたルート情報56に従って、バス13−１〜13−ｋのい
ずれかに出力され、相手交換機に届けられる。逆に、相
手（宛先）側の加入者端末あるいは交換機からの受信メ
ッセージに応答して自局側加入者端末へ送信すべきメッ
セージは、プロセッサ40から加入者線信号装置１に与え
られ、加入者線信号装置でセルに分解されて、ATMスイ
ッチ30からバス12−１〜12−ｊのいずれかを介して加入
者端末に届けられる。
信号装置２から受信した信号チャネルメッセージについ
てレイヤ３の処理を行なう。その結果、例えば発信側の
加入者端末からの信号チャネルメッセージの受信に応答
して、他のATM交換機に新たな信号チャネルメッセージ
を送信する必要があれば、中継線信号装置２に対して上
記メッセージの送信要求を出す。中継線信号装置２は、
プロセッサ40からの受信メッセージについてレイヤ２の
処理（フレーム生成等の処理）と、フレームからセルへ
の分解（セグメンテーション）処理を行ない、生成され
たセルをバス25を介してATMスイッチ30に送出する。こ
れらのセルは、中継線信号装置２内のADP処理部で付加
されたルート情報56に従って、バス13−１〜13−ｋのい
ずれかに出力され、相手交換機に届けられる。逆に、相
手（宛先）側の加入者端末あるいは交換機からの受信メ
ッセージに応答して自局側加入者端末へ送信すべきメッ
セージは、プロセッサ40から加入者線信号装置１に与え
られ、加入者線信号装置でセルに分解されて、ATMスイ
ッチ30からバス12−１〜12−ｊのいずれかを介して加入
者端末に届けられる。
このようにして、プロセッサは信号チャネルによる呼
制御を行ない、プロセッサから送出した信号チャネルメ
ッセージにより自局側加入者端末，相手局側加入者端末
に情報チャネル用のセルに付すべきVCNを通知する。ま
た、これらのVCNと対応して、加入者線インタフェース
および中継線インタフェース内のヘッダ変換テーブル20
8に新たな変換レコードを書き加え、加入者端末から情
報チャネルセルが入力された時、各入力セルが上記変換
レコードによりヘッダ変換されて、ATMスイッチ30で予
定のルートに振り分けられるようにする。
制御を行ない、プロセッサから送出した信号チャネルメ
ッセージにより自局側加入者端末，相手局側加入者端末
に情報チャネル用のセルに付すべきVCNを通知する。ま
た、これらのVCNと対応して、加入者線インタフェース
および中継線インタフェース内のヘッダ変換テーブル20
8に新たな変換レコードを書き加え、加入者端末から情
報チャネルセルが入力された時、各入力セルが上記変換
レコードによりヘッダ変換されて、ATMスイッチ30で予
定のルートに振り分けられるようにする。
第１図及び第２図に示す実施例において、各加入者線
毎にVCNの管理を行う場合、異なる加入者線から同時に
同一のVCNを持つセルが入力されるケースが発生し得
る。このとき、ADP処理部100を複数の加入者線に共通に
設置する方式においては、VCNのみでセルを識別する
と、異なる加入者のセルが混ざり合ってしまい、正常な
リアセンブリング処理が実行できない。本発明では、加
入者線からのセル受信時各加入者線インタフェース部10
−ｉにおいて、ルート情報56をセルに付加し、この部分
に加入者線回線番号を記憶し、さらに、ADP処理部受信
系において、この加入者線回線信号とVCNとでセルを識
別することにより、正常なリアセンブリング処理を実現
できる。なお、加入者線回線番号を記録せずに、加入者
線インタフェース部10において、セルのVCNを、１…ｊ
までの加入者線で使用しているVCNに対してユニークなV
CNに変換するようにしてもよい。さらに、各加入者線毎
にDLCIの管理を行う場合、異なる加入者が同時に同一の
DLCIを使用するケースが発生し得る。このとき、LAPD・
LSIを複数の加入者線に対して共通に設置する第２実施
例（第２図）の方式によれば、異なる加入者に対して同
じDLCIを持つ２つ以上のリンクを識別することができな
い。この場合、ADP処理部100にDLCI変換テーブルを設
け、LAPD・LSI101とADP処理部100との間は、１…ｊまで
の加入者線で使用しているDLCIに対してユニークなDLCI
を使用するようにすれば、正常なリンク識別を行なえ
る。
毎にVCNの管理を行う場合、異なる加入者線から同時に
同一のVCNを持つセルが入力されるケースが発生し得
る。このとき、ADP処理部100を複数の加入者線に共通に
設置する方式においては、VCNのみでセルを識別する
と、異なる加入者のセルが混ざり合ってしまい、正常な
リアセンブリング処理が実行できない。本発明では、加
入者線からのセル受信時各加入者線インタフェース部10
−ｉにおいて、ルート情報56をセルに付加し、この部分
に加入者線回線番号を記憶し、さらに、ADP処理部受信
系において、この加入者線回線信号とVCNとでセルを識
別することにより、正常なリアセンブリング処理を実現
できる。なお、加入者線回線番号を記録せずに、加入者
線インタフェース部10において、セルのVCNを、１…ｊ
までの加入者線で使用しているVCNに対してユニークなV
CNに変換するようにしてもよい。さらに、各加入者線毎
にDLCIの管理を行う場合、異なる加入者が同時に同一の
DLCIを使用するケースが発生し得る。このとき、LAPD・
LSIを複数の加入者線に対して共通に設置する第２実施
例（第２図）の方式によれば、異なる加入者に対して同
じDLCIを持つ２つ以上のリンクを識別することができな
い。この場合、ADP処理部100にDLCI変換テーブルを設
け、LAPD・LSI101とADP処理部100との間は、１…ｊまで
の加入者線で使用しているDLCIに対してユニークなDLCI
を使用するようにすれば、正常なリンク識別を行なえ
る。
以上の説明から明らかな如く、本発明によれば、ATM
交換機における加入者線信号装置をATMスイッチの中継
線側に位置し、ADP処理部を各加入者線共通に設置する
ことにより、従来のISDN交換機と同様な方式で加入者線
信号装置を実現した場合に必要となる加入者線毎のセル
分離／挿入回路や、集線・分配のためのバスや多重／分
離回路を省略でき、また、ADP処理部の数を減らすこと
ができるため、ハードウェア量を削減できるという効果
がある。
交換機における加入者線信号装置をATMスイッチの中継
線側に位置し、ADP処理部を各加入者線共通に設置する
ことにより、従来のISDN交換機と同様な方式で加入者線
信号装置を実現した場合に必要となる加入者線毎のセル
分離／挿入回路や、集線・分配のためのバスや多重／分
離回路を省略でき、また、ADP処理部の数を減らすこと
ができるため、ハードウェア量を削減できるという効果
がある。
また、中継線信号装置についても、これをATMスイッ
チの加入者線側に設置し、ADP処理部を各中継線共通に
設置することにより、上記と同様な効果を得ることがで
きる。
チの加入者線側に設置し、ADP処理部を各中継線共通に
設置することにより、上記と同様な効果を得ることがで
きる。
第１図は本発明の第１の実施例を示すシステム構成図、
第２図は本発明の第２の実施例を示すシステム構成図、
第３図はADP処理部100における送信系100Aを示すブロッ
ク図、第４図はADP処理部100における受信系100Bを示す
ブロック図、第５図（Ａ），（Ｂ）はフレーム及びセル
フォーマットを説明するための図、第６図はADP処理部
送信系100Aの具体的構成の１例を示す図、第７図はADP
処理部受信系100Bの具体的構成の１例を示す図、第８図
は加入者線インタフェース部10の構成図、第９図はヘッ
ダ変換テーブルの構成図、第10図は本発明の他の実施例
を示すシステム構成図、第11図は従来の加入者線信号処
理方式をATM交換機に適用した場合のATM交換機の構成図
を示す図である。 10……加入者線インタフェース部、20……中継線インタ
フェース部、30……ATMスイッチ、40……プロセッサ、
１……加入者線信号装置、２……中継線信号処理装置、
100……ADP処理部、101……LAPD・LSI。
第２図は本発明の第２の実施例を示すシステム構成図、
第３図はADP処理部100における送信系100Aを示すブロッ
ク図、第４図はADP処理部100における受信系100Bを示す
ブロック図、第５図（Ａ），（Ｂ）はフレーム及びセル
フォーマットを説明するための図、第６図はADP処理部
送信系100Aの具体的構成の１例を示す図、第７図はADP
処理部受信系100Bの具体的構成の１例を示す図、第８図
は加入者線インタフェース部10の構成図、第９図はヘッ
ダ変換テーブルの構成図、第10図は本発明の他の実施例
を示すシステム構成図、第11図は従来の加入者線信号処
理方式をATM交換機に適用した場合のATM交換機の構成図
を示す図である。 10……加入者線インタフェース部、20……中継線インタ
フェース部、30……ATMスイッチ、40……プロセッサ、
１……加入者線信号装置、２……中継線信号処理装置、
100……ADP処理部、101……LAPD・LSI。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 誠 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (72)発明者 郷原 忍 神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所戸塚工場内 (56)参考文献 特開 昭62−131652（ＪＰ，Ａ) 特開 昭63−50297（ＪＰ，Ａ) 特開 昭64−44653（ＪＰ，Ａ) 特開 昭62−115949（ＪＰ，Ａ) 特開 平２−90834（ＪＰ，Ａ) 特表 昭59−501034（ＪＰ，Ａ) 米国特許4611322（ＵＳ，Ａ) 国際公開84／265（ＷＯ，Ａ１) 電子情報通信学会技術研究報告，ＳＥ 87−104，ｐ．55−60 63年電子情報通信学会秋季全国大会講 演論文集，ＳＢ−４−２，ｐ．Ｂ−２− 231 電子情報通信学会技術研究報告，ＳＳ Ｅ88−104，ｐ．37−42 電子情報通信学会技術研究報告，ＳＳ Ｅ88−166，ｐ．１−６ 電子情報通信学会技術研究報告，ＩＮ 89−105ｐ．１−６ (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (4)
- 【請求項１】複数の入力線と複数の出力線とを有し各入
力線から入力された固定長のセルに該セルのヘッダ情報
に基づくルート情報を付加して前記複数の出力線にのい
ずれかに転送する交換手段と、 前記交換手段の特定の出力線に接続された信号処理装置
とを備え、 信号処理用のデータを含む信号処理セルを受信すると、
該信号処理セルの宛先が前記特定の出力線であることを
示す情報と該信号処理セルを受信した回線を識別する回
線識別情報を含むルート情報を該信号処理セルに付加し
て前記交換手段を介して前記信号処理装置に転送し、 前記信号処理装置は、前記信号処理セルのルート情報に
含まれる回線識別情報と該セルのヘッダに含まれるセル
識別子に基き該信号処理セルを前記信号処理用のデータ
に変換することを特徴とするATM交換機。 - 【請求項２】複数の入力線と複数の出力線とを有し各入
力線から入力された固定長のセルを該セルのヘッダ情報
に基づき付加されたルート情報により前記複数の出力線
のいずれかに転送するATMスイッチと、 前記ATMスイッチの特定の出力線に接続された信号処理
装置と、 信号処理用のデータを含む信号処理セルを受信すると、
該信号処理セルの宛先が前記特定の出力線であることを
示す情報と該信号処理セルを受信した回線を識別する回
線識別情報を含むルート情報を該信号処理セルに付加
し、前記ATMスイッチのいずれかの入力線に転送するイ
ンタフェースとを備え、 前記ATMスイッチは、前記信号処理セルを前記ルート情
報に基づき前記信号処理装置に転送し、 前記信号処理装置は、前記信号処理セルのルート情報に
含まれる回線識別情報と該信号処理セルのヘッダに含ま
れるセル識別子に基き該信号処理セルを前記信号処理用
のデータに変換することを特徴とするATM交換機。 - 【請求項３】固定長のセルを処理するATM交換機であっ
て、 複数の入力線と複数の出力線とを有し各入力線から入力
された固定長のセルに該セルのヘッダ情報に基づく該セ
ルの宛先出力線の情報と該セルを受信した回線を識別す
る回線識別情報とを含むルート情報を付加して前記複数
の出力線の宛先となる出力線に転送する交換手段と、 前記交換手段の特定の出力線に接続され、前記ルート情
報に基づき該交換手段から転送された信号処理用のデー
タを含む信号処理セルを受信すると、該信号処理セルの
ルート情報に含まれる回線識別情報と該セルのヘッダに
含まれるセル識別子に基き該信号処理セルを前記信号処
理用のデータに変換する信号処理装置 とを備えたことを特徴とするATM交換機。 - 【請求項４】固定長のセルを処理するATM交換機であっ
て、 入力回線からセルを受信すると該セルのヘッダ情報に基
づく該セルの宛先出力線の情報と該セルを受信した回線
を識別する回線識別情報を含むルート情報を該セルに付
加するインタフェースと、 複数の入力線と複数の出力線とを有し前記インタフェー
から各入力線に入力されたセルを前記ルート情報に基き
前記複数の出力線の宛先となる出力線に転送するATMス
イッチと、 前記ATMスイッチの特定の出力線に接続され、前記ルー
ト情報に基づき該ATMスイッチから転送された信号処理
用のデータを含む信号処理セルを受信すると、該信号処
理セルのルート情報に含まれる回線識別情報と該セルの
ヘッダに含まれるセル識別子に基き、該信号処理セルを
前記信号処理用のデータに変換する信号処理装置 とを備えたことを特徴とするATM交換機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/397,048 US5101404A (en) | 1988-08-26 | 1989-08-21 | Signalling apparatus for use in an ATM switching system |
| US07/780,811 US5303236A (en) | 1988-08-26 | 1991-10-22 | Signalling apparatus for use in an ATM switching system |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21071888 | 1988-08-26 | ||
| JP63-210718 | 1988-08-26 |
Related Child Applications (9)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8161428A Division JPH08331155A (ja) | 1996-06-21 | 1996-06-21 | Ａｔｍ交換機 |
| JP8161429A Division JPH08331156A (ja) | 1996-06-21 | 1996-06-21 | セル組立方法、セル分解方法、およびａｔｍセル |
| JP10139373A Division JPH1146200A (ja) | 1998-05-21 | 1998-05-21 | Ａｔｍ交換機 |
| JP10139374A Division JPH1146201A (ja) | 1998-05-21 | 1998-05-21 | Ａｔｍ通信装置 |
| JP2965099A Division JP3055547B2 (ja) | 1988-08-26 | 1999-02-08 | セル組立方法、セル分解方法、およびａｔｍセル通信装置 |
| JP2965299A Division JP3055548B2 (ja) | 1988-08-26 | 1999-02-08 | Ａｔｍ通信装置 |
| JP2965199A Division JP3129301B2 (ja) | 1988-08-26 | 1999-02-08 | Ａｔｍ交換機 |
| JP2964999A Division JP3129300B2 (ja) | 1988-08-26 | 1999-02-08 | Ａｔｍ交換機 |
| JP2000144585A Division JP2000349790A (ja) | 1988-08-26 | 2000-05-12 | Ａｔｍ通信装置およびそのセル処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140037A JPH02140037A (ja) | 1990-05-29 |
| JP3132564B2 true JP3132564B2 (ja) | 2001-02-05 |
Family
ID=16593951
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15677289A Expired - Lifetime JP3132564B2 (ja) | 1988-08-26 | 1989-06-21 | Ａｔｍ交換機 |
| JP2000144585A Pending JP2000349790A (ja) | 1988-08-26 | 2000-05-12 | Ａｔｍ通信装置およびそのセル処理方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000144585A Pending JP2000349790A (ja) | 1988-08-26 | 2000-05-12 | Ａｔｍ通信装置およびそのセル処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0355797B2 (ja) |
| JP (2) | JP3132564B2 (ja) |
| DE (1) | DE68921685T3 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228838A (ja) * | 1989-03-02 | 1990-09-11 | Oki Electric Ind Co Ltd | インターフェース回路 |
| FR2659513A1 (fr) * | 1990-03-12 | 1991-09-13 | Cit Alcatel | Installation terminale d'abonne pour reseau asynchrone. |
| JPH0477148A (ja) * | 1990-07-17 | 1992-03-11 | Fujitsu Ltd | シグナリング・データ受信処理方式 |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| FR2670974A1 (fr) * | 1990-12-20 | 1992-06-26 | Lmt Radio Professionelle | Dispositif pour la transmission par un reseau asynchrone, notamment un reseau de type atm, de donnees de signalisation voie par voie regroupees dans une multitrame emise de maniere synchrone en mode hors bande. |
| JP2938611B2 (ja) * | 1991-05-14 | 1999-08-23 | 富士通株式会社 | テレビ信号交換方式 |
| JPH0548638A (ja) * | 1991-08-15 | 1993-02-26 | Fujitsu Ltd | Ａｔｍ網におけるエンド・エンド間輻輳対処制御処理方式 |
| DE69129851T2 (de) * | 1991-09-13 | 1999-03-25 | Ibm | Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung |
| US5396490A (en) * | 1992-03-23 | 1995-03-07 | Motorola, Inc. | Packet reassembly method and apparatus |
| ATE162034T1 (de) * | 1992-08-28 | 1998-01-15 | Siemens Ag | Verfahren und schaltungsanordnung zum übertragen von nachrichtenzellen innerhalb eines atm-netzes |
| JP2577524B2 (ja) * | 1993-07-13 | 1997-02-05 | 日本電気株式会社 | セル交換機 |
| FR2707820B1 (fr) * | 1993-07-15 | 1995-08-18 | Cit Alcatel | Circuit d'interface de liaison numérique pour unité terminale de centre de commutation à mode de transfert asynchrone. |
| US5613069A (en) * | 1994-12-16 | 1997-03-18 | Tony Walker | Non-blocking packet switching network with dynamic routing codes having incoming packets diverted and temporarily stored in processor inputs when network ouput is not available |
| JPH1032584A (ja) * | 1996-07-17 | 1998-02-03 | Matsushita Electric Ind Co Ltd | 再送制御機能を有するデータ転送装置 |
| FI104601B (fi) * | 1997-06-27 | 2000-02-29 | Nokia Networks Oy | Signalointisanomien käsittely ATM-solmussa |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4491945A (en) * | 1982-06-25 | 1985-01-01 | At&T Bell Laboratories | Fast packet switch |
| US4611322A (en) † | 1984-08-03 | 1986-09-09 | At&T Bell Laboratories | Traffic load control arrangement and method for a packet switching system |
| FR2572871B1 (fr) * | 1984-11-08 | 1987-01-23 | Labo Cent Telecommunicat | Commutateur de paquets asynchrone |
| US4763317A (en) * | 1985-12-13 | 1988-08-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital communication network architecture for providing universal information services |
-
1989
- 1989-06-21 JP JP15677289A patent/JP3132564B2/ja not_active Expired - Lifetime
- 1989-08-22 DE DE68921685T patent/DE68921685T3/de not_active Expired - Fee Related
- 1989-08-22 EP EP89115476A patent/EP0355797B2/en not_active Expired - Lifetime
-
2000
- 2000-05-12 JP JP2000144585A patent/JP2000349790A/ja active Pending
Non-Patent Citations (5)
| Title |
|---|
| ６３年電子情報通信学会秋季全国大会講演論文集，ＳＢ−４−２，ｐ．Ｂ−２−２３１ |
| 電子情報通信学会技術研究報告，ＩＮ８９−１０５ｐ．１−６ |
| 電子情報通信学会技術研究報告，ＳＥ８７−１０４，ｐ．５５−６０ |
| 電子情報通信学会技術研究報告，ＳＳＥ８８−１０４，ｐ．３７−４２ |
| 電子情報通信学会技術研究報告，ＳＳＥ８８−１６６，ｐ．１−６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349790A (ja) | 2000-12-15 |
| DE68921685T3 (de) | 2001-06-13 |
| DE68921685D1 (de) | 1995-04-20 |
| DE68921685T2 (de) | 1995-07-27 |
| JPH02140037A (ja) | 1990-05-29 |
| EP0355797B2 (en) | 2001-03-21 |
| EP0355797A3 (en) | 1991-02-06 |
| EP0355797B1 (en) | 1995-03-15 |
| EP0355797A2 (en) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| JP3014080B2 (ja) | 交換機アダプタ及び汎用計算機 | |
| EP0406842B1 (en) | Packet switch network for communication using packet having virtual connection identifier VCI | |
| JP3132564B2 (ja) | Ａｔｍ交換機 | |
| JP2001510002A (ja) | Ａｔｍセルの送信 | |
| US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
| US6944156B2 (en) | Label request packet transmission method, packet transfer network and method thereof, and packet transfer device | |
| JP3189954B2 (ja) | 非同期伝送方式セル交換システム | |
| JP3055547B2 (ja) | セル組立方法、セル分解方法、およびａｔｍセル通信装置 | |
| JP3129301B2 (ja) | Ａｔｍ交換機 | |
| JP3055548B2 (ja) | Ａｔｍ通信装置 | |
| US5787075A (en) | Switched multi-megabit digital service switching apparatus | |
| JP3129300B2 (ja) | Ａｔｍ交換機 | |
| EP0921705B1 (en) | STM Based circuit-switched network for transferring data | |
| JPH1146200A (ja) | Ａｔｍ交換機 | |
| JP3349725B2 (ja) | Ｌａｎ間接続制御方法 | |
| KR100194623B1 (ko) | Atm 교환기의 stm-1 중계선 정합장치 | |
| JPH1146201A (ja) | Ａｔｍ通信装置 | |
| JPH0879250A (ja) | 送信システム | |
| JPH08331155A (ja) | Ａｔｍ交換機 | |
| JPH08331156A (ja) | セル組立方法、セル分解方法、およびａｔｍセル | |
| JP3014619B2 (ja) | 非同期転送モード通信システムおよびそのセル分解装置ならびに非同期転送モード通信方式 | |
| US6389020B1 (en) | Customer premise network equipment and data communication method based on single ring configuration | |
| KR20010063845A (ko) | 다중채널 레이블 스위치 시스템의 가상채널 머지 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |