JP3055548B2

JP3055548B2 - Ａｔｍ通信装置

Info

Publication number: JP3055548B2
Application number: JP2965299A
Authority: JP
Inventors: 雅夫国本; 次郎樫尾; 誠森; 忍郷原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-26
Filing date: 1999-02-08
Publication date: 2000-06-26
Anticipated expiration: 2015-06-26
Also published as: JPH11317741A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパケット交換機に係
り、特に、非同期転送モード（Asynchronous Transfer
Made：以下ＡＴＭと称する）で固定長パケットの交換を
行うＡＴＭ交換機に関する。

【０００２】

【従来の技術】ＩＳＤＮ（Integrated Services Digita
l Network）では、ユーザ間で送受威信する情報の転送
に用いる情報チャネル（Ｂチャネル）と、通話路設定の
ための制御信号の転送に用いる信号チャネル（Ｄチャネ
ル）の２種類チャネルを備えている。ＩＳＤＮ交換機に
おける信号チャネルを処理する構成としては、例えば、
電子情報通信学会技術研究報告ＳＥ８７−８５「Ｉイン
タフェース交換機の信号処理方式」の図１２、あるい
は、特開昭６２−１３１６５２号公報に記載されている
ように、複数の加入者線からの信号チャネルと情報チャ
ネルとをそれぞれの交換機の入力インタフェースで分離
し、信号チャネルのみを一旦別途多重化してスイッチを
介さずに信号処理装置に導き、その後、信号チャネルの
レイヤ２（ＬＡＰＤ：Link Access Procedure on the D
-channel）処理、レイヤ３（呼制御）処理の各処理をお
こなう構成が知られている。

【０００３】ところで、現在、国際電信電話諮問委員会
（ＣＣＩＴＴ）では、次世代のＩＳＤＮとして、広帯域
ＩＳＤＮの検討が進められている。広帯域ＩＳＤＮは、
加入者に対して、高速度の（例えば、１５０Mbit／ｓ）
回線速度を有する信号の交換サービスを提供しようとす
るものであり、ＣＣＩＴＴ勧告Ｉ．１２１草案によれ
ば、ＡＴＭ交換方式が上記広帯域ＩＳＤＮの有望な実現
手段としてあげられている。このＡＴＭ交換方式は、信
号及び情報を含むすべてのデータを、「セル」と呼ばれ
る固定長パケットにして送受信する方式である。例え
ば、図５（Ａ）に示すように、信号用フレーム５０を加
入者端末が交換機に送信する場合、上記フレーム５０を
一旦固定長のセル５１Ａ〜５１Ｎに分解し（この処理を
セグメンティングと称する）、このセルを加入者線を介
して交換機側に備えられた信号装置に送出する。交換機
側では、受信したセル５１Ａ〜５１Ｎから信号用フレー
ム５０を再生し（この処理をリアセンブリングと称す
る）、その後、信号処理を実行する。また、逆に、交換
機側から加入者端末に対して信号用フレームを送信する
場合にも、交換機側でセグメンティングを、加入者端末
でリアセンブリング処理を行う。このセグメンティング
／リアセンブリング処理は、ＣＣＩＴＴ勧告Ｉ．１２１
草案では、アダプテーションレイヤの機能として位置づ
けられており、以下本明細書ではセグメンティング／リ
アセンブリング処理を含むアダプテーションレイヤの処
理部を「ＡＤＰ処理部」と称する。

【０００４】上述したＡＴＭ交換機を、従来のＩＳＤＮ
交換機と同様な構成で実現した場合のシステム構成と信
号処理を図１１を参照して説明する。同図において、１
１（１１〜１〜１１−ｊ）は、例えば１５０Mbit／ｓ程
度の伝送速度の光ファイバ、１０（１０−１〜１０−
ｊ）光／電気信号の交換等を行う加入者線インタフェー
ス部、３０はセルの交換を行うＡＴＭスイッチ、１２
（１２−１〜１２−ｊ）は８ビットバスである。

【０００５】加入者線インタフェース部１０とＡＴＭス
イッチ３０との間にセル分離／挿入回路１６（１６−１
〜１６−ｊ）を設置し、受信系（加入者線インタフェー
ス部１０からＡＴＭスイッチ３０へ向かうセル）では、
信号チャネルのセルのみを分離して取り出し、送信系
（ＡＴＭスイッチ３０から加入者線インタフェース部１
０へ向かうセル）では、信号チャネルのセルの挿入を行
う。各セル分離／挿入回路１６からのセルデータは、多
重／分離回路（ＭＵＸ）１７で多重化され、バス１９を
介して加入者線信号装置１に接続される。加入者線信号
装置１は、各加入者回線毎のセルデータの多重／分離を
行う回路（ＭＵＸ）１８と、前述のセグメンティング／
リアセンブリング処理を行うＡＤＰ処理部１００（１０
０−１〜１０１−ｊ）と、信号チャネルのレイヤ２の処
理を行うＬＡＰＤ・ＬＳＩ１０１（１０１−１〜１０１
−ｊ）と、バス１０３とから構成される。

【０００６】

【発明が解決しようとする課題】然るに、上記方式によ
れば、信号チャネルのセルのみを集線するために、各加
入者回線毎にセル分離／挿入回路１６が必要であり、ま
た、ＭＵＸ１７及びそれらを接続するためのバスが必要
となる。さらに、加入者線信号装置１においても、ＭＵ
Ｘ１８や、各加入者回線毎のＡＤＰ処理部が必要とな
る。したがって、上述のような交換システムの高速広帯
域化や大容量化が進むと、これらの構成が大規模なもの
となり経済性や信頼性の面から望ましくなく、より簡単
な構成で確実に高速な信号処理が可能な構成が求められ
る。

【０００７】本発明の目的は、より簡単な構成の加入者
線信号装置あるいは中継線信号装置をもつＡＴＭ交換機
を提供することにある。具体的には、ＡＴＭ交換機に好
適な構成の信号装置を簡単な構成で提供すると共に、こ
れらの信号装置をＡＴＭ交換システムに効率よく配置し
て、経済性と信頼性にすぐれ、かつ、高速交換システム
に好適な信号処理能力を備えた交換システムを提供する
ことにある。また、ＡＴＭ信号を扱う場合において、信
号処理装置が処理しやすい形式となるよう、信号フレー
ムと固定長セルとの変換則を定め、信号処理に好適な構
成のセルを提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、ＡＤＰ処理部を含む加入者線信号装置
をＡＴＭスイッチの中継線側に設置することにより、Ａ
ＴＭスイッチを用いて信号チャネルのセルの収集と分配
を行ない、各加入者線共通にアダプテーション処理を行
うように構成した。また、中継線からの信号に対して
は、ＡＤＰ処理部を含む中継線信号装置をＡＴＭスイッ
チの加入者線側に設置した。どちらの構成も信号をスイ
ッチ経由で収集・分配する構成なので、上記加入者線信
号装置と中継線信号装置を共通化する構成にしても良
い。

【０００９】上記のような構成によれば、ＡＤＰ処理部
をＡＴＭスイッチ後側に配置し、ＡＴＭスイッチを利用
して信号チャネルのセルを収集／分配するようにしたこ
とにより、セルの分離／挿入回路、および、セルの多重
／分離回路が不要となる。また、各加入者線共通に、あ
るいは各中継線共通にアダプテーション処理を実行する
ようにしたことにより、アダプテーション処理に必要な
ハードウェア量を削減できる。なお、加入者線信号装
置と加入者端末をスイッチを介して接続する類似の方式
として、例えば特開昭６３−７８６５７号公報に記載の
方式があるが、上記従来方式ではアダプテーション処理
が考慮されておらず、また、信号フレームを検出するた
め、加入者回線走査部等の回路を必要としているもの
で、上記ＡＤＰ処理部を含む信号装置をＡＴＭスイッチ
の後側に配置して信号チャネルのセル収集・分配を行う
だけでアダプテーション処理を行う本願発明の信号処理
装置とは構成動作が異なるものである。

【００１０】また、本発明では、可変長の情報を情報塊
に分割して、非同期転送モードの通信網で送受信するた
めの固定長のＡＴＭセルとして、情報の宛先に関する識
別子を含む第１のヘッダと情報塊の長さ、および、情報
の先頭ビットを含む先頭情報塊または情報の最終ビット
を含む最終情報塊もしくは先頭情報塊および最終情報塊
以外の中間情報塊かいずれかを識別する順序識別子を含
む第２のヘッダと情報部から構成したＡＴＭセルを用
い、この第２のヘッダの順序識別子に基づき可変長の情
報とセルとの組立・分解を実行できる構成とした。さら
に、このセルを送受信する毎にパケットの組立・分解す
る構成のアダプテーション回路を備え、この回路をカウ
ンタとバッファとヘッダ付与／変換テーブルとこれらを
制御する制御回路との簡単な構成で提供し、第２のヘッ
ダの情報でアダプテーション処理が容易かつ確実に行え
るようにした。

【００１１】

【発明の実施の形態】以下、本発明によるＡＴＭ交換機
の実施例を図面を参照して説明する。図１および図２
は、それぞれ本発明の実施例を示すシステム構成図であ
り、セグメンテーションやリアセンブリング等のアダプ
テーション処理を行うＡＤＰ処理部１００と、信号チャ
ネルのレイヤ２プロトコル処理を行うＬＡＰＤ・ＬＳＩ
１０１（１０１−１〜１０１−ｌ）とからなる加入者線
信号装置１が、バス１５を介してＡＴＭスイッチ３０の
中継線側に接続されている。また、上記加入者線信号装
置１は、バス１０３を介して、信号チャネルのレイヤ3
のプロトコル処理や、後述するヘッダ変換テーブルの更
新や、ＡＴＭスイッチ３０の初期値設定や、ＬＡＰＤ・
ＬＳＩ１０１のコントロール等を行うプロセッサ４０に
接続されている。メモリ４１は、プロセッサ４０が実行
するプログラム格納エリアおよびワークエリアとに使用
されるメモリである。加入者線１１（１１−１〜１１−
ｊ）は、例えば１５０Mbit／ｓ程度の伝送速度を持つ光
ファイバ等であり、中継線１４（１４−１から１４−
ｋ）は、例えば１５０Mbit／ｓ、あるいは６００Mbit／
ｓ程度の伝送速度を持つ光ファイバである。また、信号
線１２（１２−１〜１２−ｊ），１３（１３−１〜１３
−ｋ）、および１５は、それぞれ例えば５ビット幅を持
つバスであり、加入者線インタフェース部１０及び中継
線インタフェース部２０は、それぞれ光／電気信号変換
や、個々のセルに対してルート情報部の付加／削除など
を行う。尚、同図において、信号線１１−１〜１４−ｋ
がそれぞれ単一の線として示されているが、これらはそ
れぞれ入力線と出力線との対からなっている。

【００１２】３０は、固定長セルの交換を行うＡＴＭス
イッチであり、例えば、電子情報通信学会情報ネットワ
ーク研究会技術報告ＩＮ８８−３８「ＡＴＭ交換アーキ
テクチャの一提案」に記載された方式のものを採用でき
る。ＡＴＭスイッチの入／出力バス数を３２×３２とす
れば、同図において、ｊ＝３２,ｋ＝３１となる。ここ
で、情報チャネルのセルの交換用に３２×３２の入／出
力バスを確保したければ、ＡＴＭスイッチの入出力バス
数を３２×３３、或いは３２×３４等とし、中継線側の
１つあるいは２つのバスを信号チャネル専用バスとすれ
ばよい。

【００１３】なお、図１の実施例では、各加入者線毎に
ＬＡＰＤ・ＬＳＩを設置する方式（ｊ＝ｌ）としている
が、ｊ＞ｌとしてＬＡＰＤ・ＬＳＩの数を削減したり、
ｊ＜ｌとすることにより障害発生時の予備用ＬＡＰＤ・
ＬＳＩを持つ構成としても良い。また、図２の実施例
は、複数の加入者線（１１−１〜１１−ｊ）に対する信
号チャネルのレイヤ２の処理を、１つのＬＡＰＤ・ＬＳ
Ｉ１０１で実行するようにした方式を示している。

【００１４】図３は、上記ＡＤＰ処理部１００における
送信系１００Ａを示すブロック図、図４は、上記ＡＤＰ
処理部１００における受信系１００Ｂを示すブロック図
である。尚、前述のＣＣＩＴＴ勧告Ｉ.１２１草案で
は、未だセルフォーマットやセルサイズなどが決定され
ていない。そこで、上記図３、図４のＡＤＰ処理では、
図５（Ｂ）に示すセルフォーマットを定め、ＡＴＭ交換
システムで用いる構成にした。具体的には、各セルのセ
ル長が３６バイトであり、4バイトのセルヘッダ５２
と、３２バイトの情報フィールド５３とから構成され
る。呼制御に必要な発信元や宛先端末の番号と端末間の
送信データは、情報フィールド５３に設定される。セル
ヘッダ５２のうち、先頭の１２ビットはセル識別の為の
ＶＣＮ（Virtual Channel Number）フィールド５２０で
あり、その他に、リザーブ・フィールド５２１とセルヘ
ッダ異常検出の為のＨＣＳ（Header Check Sequence）
フィールド５２２を持つものとする。また、情報フィー
ルド５３の先頭には、２バイトのＡＤＰヘッダ５４を持
つ。よって、同図（Ａ）に示すフレームデータを格納可
能な領域５５は、１セルあたり３０バイトとなる。そし
てＡＤＰヘッダ５４には、そのセルがフレーム先頭／フ
レーム最後／フレーム中間／１セル＝１フレームのいず
れかを示す２ビットのセル種別領域５４２と、情報フィ
ールドの有効情報長を示す１バイトの領域５４３と、リ
ザーブ領域５４１を持つ構成とした。

【００１５】例えば、同図（Ａ）のフレーム５０のフラ
グ間フレーム長が６バイトの場合、これをセル化（セグ
メンティング）すると、セル種別が１セル＝１フレーム
で有効情報長が６のセルとなる。また、フレーム長が４
０バイトの場合は、セル種別がフレーム先頭で有効情報
長が３０の第１セルと、セル種別がフレーム最後で有効
情報長が１０の第２セルの２つのセルに分割される。

【００１６】尚、図５（Ｂ）のセル先頭に付されたルー
ト情報部５６は、ＡＴＭ交換機内においてのみ付加され
るものであり、加入者線１１や中継線１４においてはね
上記ルート情報部５６が削除されたフォーマットで各セ
ルは伝送される。このルート情報部は、ＡＴＭスイッチ
３０でセルの交換を行う際に、そのセルをどの出回線に
伝送すればよいのかを示す情報や、加入者線回線番号及
び、中継線回線番号等を記録するために用いられてい
る。本発明のＡＴＭ交換機では、インタフェース部１
０、２０とＡＤＰ処理部１００がルート情報部５６を付
与することで、信号処理装置と加入者線もしくは中継線
間の信号処理を行うためのセルがスイッチ３０を介して
も確実に収集・分配される構成としたものである。

【００１７】次に、ＡＤＰ処理部の送信系１００Ａの詳
細について、図３を参照して説明する。送信回線選択部
１１０ａは、送信データ（ＴｘＤ），送信クロック（Ｔ
ｘＣ）,エコー（Ｅ）の３本を１組とする信号線１０２
ａ（１０２ａ−１〜１０２ａ−ｌ）によって対応するＬ
ＡＰＤ−ＬＳＩ１０１（１０１−１〜１０１−ｌ）と接
続され、複数のＬＡＰＤから同時にフレームが送出され
た場合の競合制御を行ない、特定の回線のフレームのみ
を取り出す機能を持つ。この競合制御の手順としては、
ＣＣＩＴＴ勧告Ｉ.４３０に記載のＤチャネルアクセス
手順が利用できる。競合制御の結果、選択された回線番
号は、制御部ＣＴＬ１９０Ａに通知され送信データはフ
レーム検出部１１２へ送られる。なお、送信回線選択部
１１０ａは、本発明の第１の実施例（図１）においての
み必要な回線である。

【００１８】フレーム検出部１１２は、図５（Ａ）で示
されたフレーム信号の内、フレーム内アドレス部のＤＬ
ＣＩ（Data Link Connection Identifier）をＣＴＬ１
９０Ａに通知するとともに、アドレス部からＦＣＳ（Fr
ame Check Sequence）部までのデータを、フラグ識別の
為の‘０’ビット削除後、８ビットパラレルのデータに
して、カウンタ部１１６へ送る。また、フレーム最後の
データであれば、そのことをFinal通知線によりカウン
タ部１１６へ通知する。

【００１９】カウンタ部１１６は、フレームデータを、
ＦＩＦＯ・Ａ１２０に転送する。ＦＩＦＯ・Ａ１２０に
３０バイトのデータを転送してＦＩＦＯ・Ａが一杯にな
るか、あるいは、フレーム最後のデータを転送すると、
図５（Ｂ）のＡＤＰヘッダフォーマットに示すセル識別
５４２と有効情報長５４３をＣＴＬ１９０Ａに通知し、
以降、フレーム検出部１１２から送られてくるデータは
ＦＩＦＯ・Ｂ１２１に転送する。ＦＩＦＯ・Ｂにデータ
を転送する場合においても、ＦＩＦＯ・Ｂが一杯になる
か、あるいは、フレーム最後のデータを転送すれば、カ
ウンタ部１１６は、ＦＩＦＯ・Ａにデータを転送する場
合と同様に、セル種別と有効情報長をＣＴＬ１９０Ａへ
通知し、以降のデータをＦＩＦＯ・Ａ１２０へ転送す
る。以上のようにして、ＦＩＦＯ・ＡとＦＩＦＯ・Ｂを
交互に使用する。

【００２０】ＣＴＬ部１９０Ａは、例えばμＣＰＵ，Ｒ
ＯＭおよびＲＡＭから構成され、内部にＤＬＣＩ／ヘッ
ダ対応テーブル１９１を持ち、このテーブルには、回線
番号とＤＬＣＩの各組み合わせに対応するヘッダの内容
（図５（Ｂ）のルート情報５６からＡＤＰヘッダ５４ま
での全１０バイト）が、バス１０３を介してプロセッサ
４０から設定される。ＣＴＬ部１９０Ａは、回線番号と
ＤＬＣＩの通知を受け取った段階で、ＤＬＣＩ／ヘッダ
対応テーブル１９１を検索し、対応するヘッダの内容を
ヘッダレジスタ１１８に書き込む。

【００２１】ただし、本発明の第２の実施例（図２）に
おいては、ＤＬＣＩ／ヘッダ対応テーブル１９１を検索
し、その後、ＤＬＣＩ変換テーブル１９５を用いて、ユ
ニークなＤＬＣＩから、実際に加入者装置に対して送信
するＤＬＣＩに変換する。その後、カウンタ部１１６か
らセル種別と有効情報長の通知を受け取ると、図５
（Ｂ）のＡＤＰヘッダフォーマット５４に従って、ヘッ
ダレジスタ内の対応するレジスタを書き換え、セレクタ
（ＳＥＬ）１２２を起動する。

【００２２】ＳＥＬ１２２は、まずヘッダレジスタ１１
８内のデータを送信し、続けてＦＩＦＯ・Ａ１２０内の
データを送信してセルの送信を完了する。ＳＥＬ１２２
は、次にＣＴＬ１９０Ａから起動を受けるとヘッダレジ
スタ１１８内のデータを送信し、続けてＦＩＦＯ・Ｂ１
２１内のデータを送信してセルの送信を完了する。以
下、ＳＥＬ１２２は、ＦＩＦＯ・Ａ及びＦＩＦＯ・Ｂの
内容を交互に送信する。尚、ＣＴＬ部１９０Ａにおい
て、ＤＬＣＩ／ヘッダ対応テーブル１９１の検索処理
と、ヘッダレジスタ中のＡＤＰヘッダの設定処理を分け
て行うようにし、さらに、ヘッダレジスタ１１８内のデ
ータは、ＳＥＬ１２２が読み出しても変化しないように
すれば、セル送信に伴うヘッダ作成のための処理量を削
減することができる。例えば、１フレームを複数のセル
に分割して送信する場合、ＤＬＣＩ／ヘッダ対応テーブ
ルの検索処理を、フレーム先頭のセル送信時にのみ行
い、以降のセルについては、ヘッダレジスタ１１８内の
ＡＤＰヘッダ部のみを書き換えるようにすれば、セル毎
に、ＤＬＣＩ／ヘッダ対応テーブル１９１を検索する必
要はなくなる。

【００２３】次に、ＡＤＰ処理部の受信系１００Ｂの詳
細を、図４を参照して説明する。セル書込部１２４は、
受信バス１５ｂを介してＡＴＭスイッチ３０と接続さ
れ、加入者装置からの信号チャネルのセルを受信する。
受信したセルデータは、セル書込部１２４内のＷＱ（Wr
ite Adress）レジスタが差し示すアドレスに転送され
る。その後、次ぎのセル受信に備えて、空きアドレスＦ
ＩＦＯ１３０内のデータを書込みアドレス・レジスタＷ
Ａ１２５に設定する。

【００２４】１２６は、バッファメモリ（ＢＦＭ）であ
り、ＢＦＭ上には、例えば１５０Mbit／ｓの速度で到着
するセルを一旦受信し蓄えておくためのＦＩＦＯ形式の
第１バッファＢＦと、その後、リアセンブリング処理の
ために、回線番号とセルへッダ内のＶＣＮの組み合わせ
毎に用意したＦＩＦＯ形式の第２バッファＢＦ−１〜Ｂ
Ｆ−ｎとから構成される。なお、ＢＦＭ１２６上へのＦ
ＩＦＯ形式のＢＦの構成及びチェーンポインタの使用法
と、ＷＡ及びＲＡ（Read Adress）及び空きアドレスＦ
ＩＦＯの使用法については、前述の文献「ＡＴＭ交換ア
ーキテクチャの一提案」において示されている。

【００２５】制御部ＣＴＬ１９０Ｂは、第１バッファＢ
Ｆに対する読出しアドレスレジスタＲＡ１９２を持ち、
ＲＡが差し示すアドレスのセルの内容のうち、ルート情
報部に記録された回線番号と、セルヘッダ内のＶＣＮ
と、ＡＤＰヘッダ内のセル種別をチェックし、まず、対
応する回線番号とＶＣＮの組み合わせを持つ第２バッフ
ァＢＦ−ｉに、そのセルデータを転送する。この場合、
メモリからメモリへのデータ転送は行わず、ＣＴＬ１９
０Ｂ内にある第２のバッファアドレステーブル１９３で
のバッファチェーンポインタの書き換えのみにより転送
処理を実行する。また、ＡＤＰヘッダ内のセル種別をチ
ェックした結果、１フレーム分のセルの受信が完了した
のであれば、そのフレームの先頭セルが格納されている
バッファの先頭アドレスと、回線番号を転送順序記憶Ｆ
ＩＦＯ１９４に格納する。ＣＴＬ１９０Ｂは、転送順序
記憶ＦＩＦＯ内のデータに従い、並列一直列変換部（Ｐ
／Ｓ部）１２８を起動し、同時に、受信回線選択部１１
０ｂに対して出回線番号を指定する。なお、本発明の第
２の実施例（図２）においては、Ｐ／Ｓ部１２８の起動
時に、ＤＬＣＩ変換テーブル１９５を用いて、加入者装
置からのＤＬＣＩから、ユニークなＤＬＣＩを求め、こ
のユニークなＤＣＬＩを同時にＰ／Ｓ部に通知する。Ｐ
／Ｓ部１２８は、ＣＴＬ１９０Ｂからの起動により、指
定されたアドレスのデータを読み取り、ヘッダ部以外の
データをシリアルデータに変換し、‘０’挿入、セル種
別フラグ付加後、このデータを受信回線選択部１１０ｂ
へ送る。なお、本発明の第２の実施例においては、ユニ
ークなＤＬＣＩへの変換も行う。

【００２６】受信回線選択部１１０ｂは、受信データ
（ＲｘＤ）,受信クロック（ＲｘＣ）の２本を１組とす
る信号線１０２ｂ（１０２ｂ−１〜１０２ｂ−ｌ）によ
ってＬＡＰＤ・ＬＳＩ１０１（１０１−１〜１０１−
ｌ）と接続され、ＣＴＬ１９０Ｂから指示された回線番
号の信号線にのみデータを送る機能を持つ。なお、受信
回線選択部１１０ｂは、図３に示した送信回線選択部１
１０ａと同様に、本発明の第１の実施例（図１）の構成
においてのみ必要であり、本発明の第２の実施例の構成
においては不要である。

【００２７】図６と図７は、制御ＣＴＬにマイクロプロ
セッサを適用して構成したＡＤＰ処理部の送信系１００
Ａと受信系１００Ｂの具体的の構造の１例を示す図であ
り、これらは、機能的には図３、図４で説明した回路と
同一である。図６に示す送信系１００Ａは、プロセッサ
４０側のバス１０３と接続するためのインタフェース３
０１と、バスアビータ３０２と、ＣＴＬ１９０Ａを構成
するマイクロプロセッサ３０３、プログラムメモリ３０
４、およびＲＡＭ３０５を備え、これらの要素と、既に
図３で説明した送信回線セレクタ１１０ａ、フレーム検
出部１１２,カウンタ部１１６,ヘッダレジスタ１１８,
セレクタ１２２が内部バス１０８で相互接続された構成
となっている。バスアービタ３０２は、マイクロプロセ
ッサ３０４と、インタフェース回路３０１を介して出力
される外部のプロセッサ４０からのバス１０８の使用要
求を調整制御するためのものである。ＲＡＭ３０５に
は、ＤＬＣＩ／ヘッダテーブル１９１と、ＤＬＣＩ変換
テーブル１９５と、マイクロプロセッサがＡＤＰ処理の
ために用いるワークエリア１９６とが形成される。

【００２８】送信回路セレクタ１１０Ａは回線番号レジ
スタ３１１を有し、選択された回線番号が上記レジスタ
３１１に設定されると、送信回線セレクタからマイクロ
プロセッサ３０３に割り込みが入り、マイクロプロセッ
サ３０３が上記レジスタの内容を内部バス１０８を介し
て読み取るようになっている。フレーム検出部１１２の
ＤＬＣＩレジスタ３１２,カウンタ部１１６の有効情報
長レジスタ３１３，セル種別レジスタ３１４も同様の方
法でマイクロプロセッサ３０３に読取られる。

【００２９】図７に示す受信系１１０Ｂも、送信系と同
様、図４に示した各要素を内部バス１０８で相互接続し
た構成となっており、セル書込み部１２４によるバッフ
ァメモリ１２６への受信セルへの書込みは上部内部バス
１０８を介して行なわれ、バッファ領域ＢＦから第２バ
ッファ領域ＢＦ−１〜ＢＦ−ｎへのデータ転送、第２バ
ッファ領域からＰ／Ｓ変換部１２８へのデータ転送も、
マイクロプロセッサ３０３が上記内部バスを介して行な
うようになっている。

【００３０】以上の実施例においては、μＣＰＵを用い
たＣＴＬ部１９０Ａと１９０Ｂにより、ＡＤＰ処理部１
００の各ハードウェアを制御する構成としたが、送信系
と受信系とを１つのμＣＰＵで制御してもよい。また、
μＣＰＵを使用せずに、ＣＴＬ部の機能をすべてハード
ウェア化して処理速度の向上を図ることも可能である。
この場合、図４において、速度整合（待ち合わせ）用の
第１バッファＢＦを廃止し、セル書込み部においてヘッ
ダの内容をチェックし、直接第２バッファＢＦ−１〜Ｂ
Ｆ−ｎへセルデータを転送してもよい。

【００３１】次に、加入者線インタフェース１０の詳細
構成を図８を参照して説明する。加入者線インタフェー
ス１０は、ＡＴＭスイッチ３０から受信バス１２ａを介
して入力された各セル５１の先頭に付されているルート
情報５６を削除するためのルート情報削除回路２０１
と、ルート情報が削除されたセルデータを１ビットずつ
シリアルに出力するための並直列変換回路２０２と、上
記シリアルデータを光信号に変換して受信用の光ファイ
バ１１ａに出力するための電気−光変換機（Ｅ／Ｏ変換
機）２０３とを備える。また、上記加入者線インタフェ
ース１０は、加入者端末から送信用の光ファイバ１１ｂ
を介して入力される光セル信号を電気信号に変換するた
めの光−電気変換機（Ｏ／Ｅ変換機）２０４と、Ｏ／Ｅ
変換機２０４から出力されるシリアル信号を８ヒット単
位の並列データに変換するための直並列変換回路２０５
と、ヘッダ分離回路２０６と、ヘッダ挿入回路２０７
と、ヘッダ変換テーブル２０８を備える。

【００３２】既に述べたように、加入者端末から送出さ
れる各セルは、図５（Ｂ）に示す如く、セルヘッダ５２と
情報フィールド５３とからなっている。ヘッダ分離回路
２０６は、受信したセルからヘッダ部分５２を分離し、ヘ
ッダ部５２に含まれるＶＣＮ（入力ＶＣＮ）５２０′を
ヘッダ変換テーブル２０８に、情報フィールド５３をヘ
ッダ挿入回路２０７に入力する。

【００３３】ヘッダ変換テーブル２０８は、第９図に示
すごとく、入力ＶＣＮ５２０′の値と対応するアドレス
にルート情報５６と、新ＶＣＮ５２０を含むヘッダ情報
５２とからなるレコードを記憶しており、ヘッダ分離回
路２０６から出力したＶＣＮ５２０′をアドレスとし
て、これに対応するレコードをヘッダ挿入回路２０７に
出力することができる。ヘッダ挿入回路２０７は、テーブ
ル２０６から読み出されたルート情報５６と新ヘッダ５
２とからなるレコードを情報フィールド５３先頭に付加
し、送信データバス１２ｂを介してＡＴＭスイッチ３０
に送る。尚、ヘッダ変換テーブル２０６の内容は、プロ
セッサ４０がバス１０４を介して設定する。例えば、入
力セルが信号処理用（信号チャネル用）の場合、この入
力セルに付されたＶＣＮと対応するアドレスには、上記
入力セルをバス１５と対応づけるルート情報を持つ変換
レコードが予め設定してあり、ヘッダ変換機のセルがＡ
ＴＭスイッチ３０によってバス１５に出力され、加入者
線信号装置１で信号用フレームに組み立てられ、そのう
ちの情報フィールドの内容がプロセッサ４０に通知され
るようになっている。

【００３４】図１０は、上述した第１および第２の実施
例に示した加入者線信号処理方式を、中継線信号処理に
も適用し、中継線信号装置２をＡＴＭスイッチ３０の加
入者線側に設置した構成を示す。中継線信号装置２は、
図１あるいは図２に示した加入者線信号装置１と基本的
な同一構造で良い。また、中継線インタフェース部２０
も、図８に示した加入者線インタフェース部１０と同じ
回路構成とすることができる。

【００３５】加入者端末から入力された信号チャネル用
セルから組み立てられたメッセージ（情報フィールド）
がプロセッサ４０に通知されたプロセスと同様に、他の
ＡＴＭ交換機から送信されてきた信号チャネル用のセル
は、光ファイバ１４、中継線インタフエース２０、バス
１３を介してＡＴＭスイッチ３０に入力され、バス２５
を介して中継線信号装置２に入力され、ここでフレーム
への組み立て処理とレイヤ２の処理が実行されて、受信
フレームから抽出されたメッセージがプロセッサ４０に
通知される。

【００３６】プロセッサ４０は、加入者線信号装置１あ
るいは中継線信号装置２から受信した信号チャネルメッ
セージについてレイヤ３の処理を行う。その結果、例え
ば発信側の加入者端末からの信号チャネルメッセージの
受信に応答して、他のＡＴＭ交換機に新たな信号チャネ
ルメッセージを送信する必要があれば、中継線信号装置
２に対して上記メッセージの送信要求を出す。中継線信
号装置２は、プロセッサ４０からの受信メッセージにつ
いてレイヤ２の処理（フレーム生成等処理）と、フレー
ムからセルへの分解（セグメンテーション）処理を行な
い、生成されたセルをバス２５を介してＡＴＭスイッチ
３０に送出する。これらのセルは、中継線信号装置２内
のＡＤＰ処理部で付加されたルート情報５６に従って、
バス１３-１〜１３-ｋのいずれかに出力され、相手交換
機に届けられる。逆に、相手（宛先）側の加入者端末あ
るいは交換機からの受信メッセージに応答して自局側加
入者端末へ送信すべきメッセージは、プロセッサ４０か
ら加入者線信号装置１に与えられ、加入者線信号装置で
セルに分解されて、ＡＴＭスイッチ３０からバス１２−
１〜１２ｊのいずれかを介して加入者端末に届けられ
る。

【００３７】このようにして、プロセッサは信号チャネ
ルによる呼制御を行い、プロセッサから送出した信号チ
ャネルメッセージにより自局側加入者端末、相手局側加
入者端末に情報チャネル用のセルに付すべきＶＣＮを通
知する。また、これらのＶＣＮと対応して、加入者線イ
ンタフェースおよび中継線インタフェース内のヘッダ変
換テーブル２０８に新たな変換レコードを書き加え、加
入者端末から情報チャネルセルが入力された時、各入力
セルが上記変換レコードによりヘッダ変換されて、ＡＴ
Ｍスイッチ３０で予定のルートに振り分けられるように
する。

【００３８】図１及び図２に示す実施例において、各加
入者線毎にＶＣＮの管理を行う場合、異なる加入者線か
ら同時に同一のＶＣＮを持つセルが入力されるケースが
発生し得る。このとき、ＡＤＰ処理部１００を複数の加
入者線に共通に設定する方式においては、ＶＣＮのみで
セルを識別すると、異なる加入者のセルが混ざり合って
しまい、正常なリアセンブリング処理が実行できない。
本発明では、加入者線からのセル受信時各加入者線イン
タフェース部１０-ｉにおいて、ルート情報５６をセル
に付加し、この部分に加入者線回線番号を記録し、さら
に、ＡＤＰ処理部受信系において、この加入者線回線番
号とＶＣＮとでセルを識別することにより、正常なリア
センブリング処理を実現できる。なお、加入者線回線番
号を記録せずに、加入者線インタフェース部１０におい
て、セルのＶＣＮを、１…ｊまでの加入者線で使用して
いるＶＣＮに対してユニークなＶＣＮに変換するように
してもよい。さらに、各加入者線毎にＤＬＣＩの管理を
行う場合、異なる加入者が同時に同一のＤＬＣＩを使用
するケースが発生し得る。このとき、ＬＡＰＤ・ＬＳＩ
を複数の加入者線に対して共通に設置する第２実施例
（図２）の方式によれば、異なる加入者に対して同じＤ
ＬＣＩを持つ２つ以上のリンクを識別することができな
い。この場合、ＡＤＰ処理部１００にＤＬＣＩ変換テー
ブルを設け、ＬＡＰＤ・ＬＳＩ１０１とＡＤＰ処理部１
００との間は、１…ｊまでの加入者線で使用しているＤ
ＬＣＩに対してユニークなＤＬＣＩを使用するようにす
れば、正常なリンク識別を行なえる。

【００３９】

【発明の効果】以上の説明から明らかな如く、本発明に
よれば、ＡＴＭ交換機における加入者線信号装置をＡＴ
Ｍスイッチの中継線側に設置し、ＡＤＰ処理部を各加入
者線共通に設置することにより、従来のＩＳＤＮ交換機
と同様な方式で加入者線信号装置を実現した場合に必要
となる加入者線毎のセル分離／挿入回路や、集線・分配
のためのバスや多重／分離回路を省略でき、また、ＡＤ
Ｐ処理部の数を減らすことができるため、ハードウェア
量を削減できるという効果がある。

【００４０】また、中継線信号装置についても、これを
ＡＴＭスイッチの加入者線側に設置することにより、上
記と同様な効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すシステム構成図。

【図２】本発明の第２の実施例を示すシステム構成図。

【図３】ＡＤＰ処理部１００における送信系１００Ａを
示すブロック図。

【図４】ＡＤＰ処理部１００における受信系１００Ｂを
示すブロック図。

【図５】フレーム及びセルフォーマットを説明するため
の図。

【図６】ＡＤＰ処理部送信系１００Ａの具体的構成の１
例を示す図。

【図７】ＡＤＰ処理部受信系１００Ｂの具体的構成の１
例を示す図。

【図８】加入者線インタフェース部１０の構成図。

【図９】ヘッダ変換テーブルの構成図。

【図１０】本発明の他の実施例を示すシステム構成図。

【図１１】従来の加入者線信号処理方式をＡＴＭ交換機
に適用した場合のＡＴＭ交換機の構成図を示す図。

【符号の説明】

１…加入者線信号装置、２…中継線
信号処理装置、１０…加入者線インタフェース部、
２０…中継線インタフェース部、３０…ＡＴＭスイ
ッチ、４０…プロセッサ、１００…
ＡＤＰ処理部、１０１…ＬＡＰＤ・
ＬＳＩ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者森誠神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所戸塚工場内 (72)発明者郷原忍神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所戸塚工場内 (56)参考文献特開平３−249842（ＪＰ，Ａ) 特開平３−126346（ＪＰ，Ａ) 特開昭59−55528（ＪＰ，Ａ) 特開昭62−222741（ＪＰ，Ａ) 昭和62年電子情報通信学会総合全国大会講演論文集，1844 昭和62年電子情報通信学会総合全国大会講演論文集，1845 電子通信学会技術研究報告，ＳＥ84− 48 電子情報通信学会技術研究報告，ＳＥ 86−56 電子情報通信学会技術研究報告，ＳＥ 87−84 電子情報通信学会技術研究報告，ＳＳＥ89−105 1989年電子情報通信学会秋季全国大会講演論文集，Ｂ−168 電子情報通信学会技術研究報告，ＳＥ 87−104 電子情報通信学会技術研究報告，ＳＳＥ88−56 電子情報通信学会技術研究報告，ＩＮ 89−105 電子情報通信学会技術研究報告，ＩＮ 90−94 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56 H04L 29/00 H04L 29/14

Claims

(57)【特許請求の範囲】

【請求項１】ヘッダ部と情報部とからなる固定長のセル
を処理するＡＴＭ通信装置であって、受信したセルの少なくとも情報部を蓄積するバッファメ
モリと、上記バッファメモリの空きアドレスを蓄積する
空きアドレスメモリと、受信セルのヘッダ情報に基づき
上記空きアドレスメモリおよびバッファメモリの書き込
みと読み出しを制御する制御回路とを備え、上記受信セルのヘッダ部に含まれる識別子対応に該受信
セルの少なくとも情報部を上記バッファメモリの空きア
ドレスに蓄積し、蓄積された複数個のセルの情報部から
なる情報を可変長のフレーム信号に変換して上記識別子
毎に出力することを特徴とするＡＴＭ通信装置。
【請求項２】ヘッダ部と情報部とからなる固定長のセル
を処理するＡＴＭ通信装置であって、受信セルを一時保持するレジスタと、上記レジスタに保
持された受信セルの少なくとも情報部を蓄積するバッフ
ァメモリと、上記バッファメモリの空きアドレスを蓄積
する空きアドレスメモリと、受信セルのヘッダ情報に基
づき上記レジスタおよび空きアドレスメモリおよびバッ
ファメモリの書き込みと読み出しを制御する制御回路と
を備え、上記受信セルのヘッダ部に含まれる識別子対応に該受信
セルの少なくとも情報部を上記バッファメモリの空きア
ドレスに蓄積し、蓄積された複数個のセルの情報部から
なる情報を可変長のフレーム信号に変換して上記識別子
毎に出力することを特徴とするＡＴＭ通信装置。
【請求項３】上記制御回路は、上記バッファメモリで読
み出したアドレスを上記空きアドレスメモリに戻すこと
を特徴とする請求項１もしくは２に記載のＡＴＭ通信装
置。
【請求項４】前記制御回路に、前記空きアドレスメモリ
から読み出し前記受信セルのバッファメモリへの書き込
みに用いたアドレスのアドレスチェーンを前記識別子対
応に記憶管理するアドレステーブルを備え、該テーブル
の情報に基づき前記可変長フレームの変換と出力を行う
ことを特徴とする請求項１乃至３いずれかに記載のＡＴ
Ｍ通信装置。
【請求項５】前記制御回路は、上記受信セルのヘッダ情
報から上記フレームを構成するセルの受信完了を検出す
ると、上記バッファメモリの読み出し制御を行い該フレ
ームへの変換と出力を実施することを特徴とする請求項
１乃至４いずれかに記載のＡＴＭ通信装置。