CN111258946A - 一种gtx与tlk2711系列芯片的通信方法 - Google Patents

一种gtx与tlk2711系列芯片的通信方法 Download PDF

Info

Publication number
CN111258946A
CN111258946A CN201911222256.6A CN201911222256A CN111258946A CN 111258946 A CN111258946 A CN 111258946A CN 201911222256 A CN201911222256 A CN 201911222256A CN 111258946 A CN111258946 A CN 111258946A
Authority
CN
China
Prior art keywords
module
gtx
chip
tlk2711
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911222256.6A
Other languages
English (en)
Inventor
吕游
张传胜
何峰
赵海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Maxwell Electronic Technology Co Ltd
Original Assignee
Hunan Maxwell Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Maxwell Electronic Technology Co Ltd filed Critical Hunan Maxwell Electronic Technology Co Ltd
Priority to CN201911222256.6A priority Critical patent/CN111258946A/zh
Publication of CN111258946A publication Critical patent/CN111258946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种GTX与TLK2711系列芯片的通信方法。利用GTX可编程配置的特性,通过定制通信协议,实现GTX模块与TLK2711系列芯片通信。包括步骤:确定TLK2711系列芯片的工作时序和工作流程。开始定制GTX的协议,在发送端主控芯片完成发送数据的组帧,在并行数据中指示出K码的位置,控制GTX底层的线路编码模块,将字节数据和K码分别进行编码等。本发明在硬件上不再需要专用并串、串并转换芯片以及配套外围器件,减少了设计和硬件成本,提高了经济性,且可编程控制GTX高速串行接口的接口速率、电平、通信格式,支持外挂芯片的高速串行总线协议,也可实现GTX之间互传,适用范围更广。

Description

一种GTX与TLK2711系列芯片的通信方法
技术领域
本发明涉及高速串行通信技术领域,更为具体地,涉及一种用GTX与TLK2711系列芯片的通信方法。
背景技术
近年来,通讯技术发展飞速,通讯载荷数据的类型越来越多,数据量越来越大,要求载荷实时传输的通信速率越来越高。为提高图像或通信数据稳定传输给后端分系统的速率,同时克服收到的多路并行恢复数据相对相位不确定关系的问题,现有技术中,本领域技术人员普遍采用主控芯片外挂高速并串转换芯片进行数据收发。
并串转换芯片是一种基于串行/解串(SERilalizer/DESerializer,SerDes)技术的收发器件,即在发送端多路低速并行信号被转换成高速串行信号,在接收端高速串行信号被转成低速并行信号,采用专用并串转换芯片具有以下特点:
1.串行通讯速率可达1.6Gbps~2.5Gbps的串行数据速率;
2.支持片内8B/10B编码解码,芯片自带字节同步检测功能(进行数据同步)。
现有的高速大容量通信有效载荷和后端数据处理设备之间的通信接口,大部分采用主控芯片外挂并串转换传输芯片,这种方案对于硬件设计需要考虑并串转换器件的布局布线,与并行接口相比并串转换芯片对参考时钟信号的抖动有着明确且十分严格的要求,对主控芯片和并串转换芯片的并行接口需要进行阻抗匹配和等长处理。
并串转换对参考时钟的要求为:时钟频率80M~125MHz,时钟频率准确度优于1x10-5,时钟抖动(峰-峰值)小于40ps,时钟信号的占空比范围为0.4~0.6。此要求一般的时钟电路无法达到,由于晶振信号经过时钟处理电路后抖动值会有恶化,为了保证抖动值满足设计要求,并串转换芯片所使用的时钟信号是晶振直接提供,未经过其他倍频或分频处理,且发送端和接收端需配备独立的时钟晶振,很大程度上提高了硬件电路的设计难度,而且专用的并串转换芯片,以及外围器件硬件成本非常高。
发明内容
本发明的目的在于克服现有技术的不足,提供一种用GTX与TLK2711系列芯片的通信方法,在硬件上不再需要TLK2711系列芯片以及配套外围器件,硬件设计更为简单,减少了设计和硬件成本,提高了经济性,且可编程控制GTX高速串行接口的接口速率、电平、通信格式,适用范围更广。
本发明的目的是通过以下技术方案来实现的:
一种GTX与TLK2711系列芯片的通信方法,包括:采用主控芯片内部的GTX模块与X有的TLK2711系列芯片进行通信。主要完成的功能是控制GTX完成以下协议:
在发送端,执行如下步骤:主控芯片完成发送数据的组帧,在并行数据中指示出K码的位置,控制GTX底层的线路编码模块,将字节数据和K码分别进行编码;在接收端,执行如下步骤:主控芯片控制GTX内部的串行编码模块进行特征码字节同步,在特征码同步后的数据中搜索多字节帧头,完成帧同步,同时在搜索不到帧头的情况下,控制K码重新同步;在帧同步完成后,在并行数据流中提取出帧头,帧尾和校验数据,完成帧数据的校验,用于统计误码率。
进一步的,所述主控芯片GTX收发器与TLK2711系列芯片的通信方法。
进一步的,所述GTX收发器发送端外围软件控制部分,包括TX接口模块、串行器模块、线编码器模块和发送FIFO模块;所述发送FIFO模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与串行器模块的输入端连接,所述串行器模块的输出端与TX接口模块的输入端连接。
进一步的,所述GTX收发器接收端外围软件控制部分,包括RX接口模块、解串器模块、线编码器模块和接收FIFO模块;所述RX接口模块的输出端与解串器模块的输入端连接,所述解串器模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与接收 FIFO模块的输入端连接。
进一步的,包括GTX内部时钟修正和通道绑定模块的控制逻辑,所述时钟修正和通道绑定模块分别与线编码器模块和接收FIFO模块连接。
本发明的有益效果是:
(1)本发明替代了常规的需外挂TLK2711系列芯片的方案,在硬件上不再需要TLK2711 系列芯片以及配套外围器件,即可实现与现有TLK2711系列芯片通信,硬件设计更为简单,减少了设计和硬件成本,提高了经济性,且可编程控制GTX高速串行接口的接口速率、电平、通信格式,适用范围更广。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有主控芯片外挂TLK2711芯片互传方案结构示意图;
图2为本发明中主控芯片GTX与外挂TLK2711芯片互传方案结构示意图;
图3为本发明中主控芯片GTX互传方案结构示意图;
图4为本发明中GTX发送端处理流程图;
图5为本发明中GTX接收端处理流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。本说明书中公开的所有特征,或隐含公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
下面将详细描述本发明的具体实施例,应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。在以下描述中,为了提供对本发明的透彻理解,阐述了大量特定细节。然而,对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实行本发明。在其他实例中,为了避免混淆本发明,未具体描述公知的电路,软件或方法。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在对实施例进行描述之前,需要对一些必要的术语进行解释。例如:
若本申请中出现使用“第一”、“第二”等术语来描述各种元件,但是这些元件不应当由这些术语所限制。这些术语仅用来区分一个元件和另一个元件。因此,下文所讨论的“第一”元件也可以被称为“第二”元件而不偏离本发明的教导。应当理解的是,若提及一元件“连接”或者“联接”到另一元件时,其可以直接地连接或直接地联接到另一元件或者也可以存在中间元件。相反地,当提及一元件“直接地连接”或“直接地联接”到另一元件时,则不存在中间元件。
在本申请中出现的各种术语仅仅用于描述具体的实施方式的目的而无意作为对本发明的限定,除非上下文另外清楚地指出,否则单数形式意图也包括复数形式。
当在本说明书中使用术语“包括”和/或“包括有”时,这些术语指明了所述特征、整体、步骤、操作、元件和/或部件的存在,但是也不排除一个以上其他特征、整体、步骤、操作、元件、部件和/或其群组的存在和/或附加。
如图2~5所示,
一种GTX与TLK2711系列芯片的通信方法,包括:采用主控芯片内部的GTX模块与已有的TLK2711系列芯片进行通信。主要完成的功能是控制GTX完成以下协议:
在发送端,执行如下步骤:主控芯片完成发送数据的组帧,在并行数据中指示出K码的位置,控制GTX底层的线路编码模块,将字节数据和K码分别进行编码;
在接收端,执行如下步骤:主控芯片控制GTX内部的串行编码模块进行特征码字节同步,在特征码同步后的数据中搜索多字节帧头,完成帧同步,同时在搜索不到帧头的情况下,控制K码重新同步;在帧同步完成后,在并行数据流中提取出帧头,帧尾和校验数据,完成帧数据的校验,用于统计误码率。
进一步的,所述主控芯片GTX收发器与TLK2711系列芯片的通信方法。
进一步的,所述GTX收发器发送端外围软件控制部分,包括TX接口模块、串行器模块、线编码器模块和发送FIFO模块;所述发送FIFO模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与串行器模块的输入端连接,所述串行器模块的输出端与TX接口模块的输入端连接。
进一步的,所述GTX收发器接收端外围软件控制部分,包括RX接口模块、解串器模块、线编码器模块和接收FIFO模块;所述RX接口模块的输出端与解串器模块的输入端连接,所述解串器模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与接收 FIFO模块的输入端连接。
进一步的,包括GTX内部时钟修正和通道绑定模块的控制逻辑,所述时钟修正和通道绑定模块分别与线编码器模块和接收FIFO模块连接。
实施例一
如图1~3所示,一种GTX与TLK2711系列芯片的通信方法,包括:在本实施例中,GTX收发器采用CML电流模式逻辑来收发数据,发送和接收端口双向独立,支持单工和全双工模式,数据传输带宽范围为500Mbps~10Gbps,GTX的收发器的可灵活配置,支持多种传输协议。在主控芯片内部编程控制下,GTX收发器与可实现多种复杂的高速串行通信协议标准:
a.带有可编程的TX发送端预加重/后加重,RX均衡和线性决策反馈均衡,优化信号的完整性;
b.支持多种可选的子功能,如支持8b10b编解码,Comma(K码)对齐,通道绑定和时钟纠正修正。
本发明保护的GTX与TLK2711系列芯片的通信方法如图2所示,针对GTX可配置的特性,设计软件使其满足TLK2711系列芯片芯片的通信协议,完成本发明保护的GTX与TLK2711系列芯片的通信。相比图1的连接方式,采用本发明保护的GTX与TLK2711系列芯片的通信方法使得硬件设计更加简单、可靠,具有更好的兼容性。后期硬件系统可以升级为GTX和GTX互传通信(图3),使得硬件更加简洁。
实施例二
如图4~5所示,一种GTX与TLK2711系列芯片的通信方法,包括:操控GTX模块满足TLK2711系列芯片通信格式的软件部分。在发送端,主控芯片完成发送数据的组帧,在并行数据中指示出K码的位置,控制GTX底层的线路编码模块,将字节数据和K码分别进行编码;在接收端,主控芯片控制GTX内部的串行编码模块进行特征码字节同步,在特征码同步后的数据中搜索多字节帧头,完成帧同步,同时在搜索不到帧头的情况下,控制K码重新同步;在帧同步完成后,在并行数据流中提取出帧头,帧尾和校验数据,完成帧数据的校验,用于统计误码率。
在本实施例中的其余技术特征,本领域技术人员均可以根据实际情况进行灵活选用和以满足不同的具体实际需求。然而,对于本领域普通技术人员显而易见的是:不必采用这些特定细节来实现本发明。在其他实例中,为了避免混淆本发明,未具体描述公知的算法,方法或系统等,均在本发明的权利要求书请求保护的技术方案限定技术保护范围之内。
对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某一些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和单元并不一定是本申请所必须的。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法实现所描述的功能,但是这种实现不应超出本发明的范围。
所揭露的系统、模块和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例,仅仅是示意性的,例如,所述单元的划分,可以仅仅是一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以说通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述分立部件说明的单元可以是或者也可以不收物理上分开的,作为单元显示的部件可以是或者可以不收物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例的方案的目的。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、 ROM、RAM等。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。

Claims (6)

1.一种GTX与TLK2711系列芯片的通信方法,其特征在于,包括:
采用GTX模块与现有的TLK2711系列芯片进行通信,控制GTX完成以下协议:
在发送端,执行如下步骤:
主控芯片完成发送数据的组帧,在并行数据中指示出K码的位置,控制GTX底层的线路编码模块,将字节数据和K码分别进行编码;
在接收端,执行如下步骤:
主控芯片控制GTX内部的串行编码模块进行特征码字节同步,在特征码同步后进行线路译码,在线路译码后的数据中搜索多字节帧头,完成帧同步,同时在搜索不到帧头的情况下,控制K码重新同步;在帧同步完成后,在并行数据流中提取出帧头,帧尾和校验数据,完成帧数据的校验,用于统计误码率。
2.根据权利要求1所述的GTX与TLK2711系列芯片的通信方法,其特征在于,所述主控芯片包括GTX收发器。
3.根据权利要求1所述的GTX与TLK2711系列芯片的通信方法,其特征在于,所述GTX收发器包括TX接口模块、串行器模块、线编码器模块和发送FIFO模块;所述发送FIFO模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与串行器模块的输入端连接,所述串行器模块的输出端与TX接口模块的输入端连接。
4.根据权利要求1所述的GTX与TLK2711系列芯片的通信方法,其特征在于,所述GTX收发器包括RX接口模块、解串器模块、线编码器模块和接收FIFO模块;所述RX接口模块的输出端与解串器模块的输入端连接,所述解串器模块的输出端与线编码器模块的输入端连接,所述线编码器模块的输出端与接收FIFO模块的输入端连接。
5.根据权利要求3或4所述GTX与TLK2711系列芯片的通信方法,其特征在于,包括时钟管理器模块和OSC模块;所述OSC模块的输出端与时钟管理器模块的输入端连接,且所述时钟管理器模块分别与串行器模块和解串器模块连接。
6.根据权利要求5所述的GTX与TLK2711系列芯片的通信方法,其特征在于,包括时钟修正和通道绑定模块,所述时钟修正和通道绑定模块分别与线编码器模块和接收FIFO模块连接。
CN201911222256.6A 2019-12-03 2019-12-03 一种gtx与tlk2711系列芯片的通信方法 Pending CN111258946A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911222256.6A CN111258946A (zh) 2019-12-03 2019-12-03 一种gtx与tlk2711系列芯片的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911222256.6A CN111258946A (zh) 2019-12-03 2019-12-03 一种gtx与tlk2711系列芯片的通信方法

Publications (1)

Publication Number Publication Date
CN111258946A true CN111258946A (zh) 2020-06-09

Family

ID=70948548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911222256.6A Pending CN111258946A (zh) 2019-12-03 2019-12-03 一种gtx与tlk2711系列芯片的通信方法

Country Status (1)

Country Link
CN (1) CN111258946A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112565146A (zh) * 2020-11-23 2021-03-26 网络通信与安全紫金山实验室 一种数据接收方法、装置以及计算机可读存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146374A1 (en) * 2005-01-03 2006-07-06 Ng Yee S Apparatus and method for printing validated image data in a noisy environment
CN103346977A (zh) * 2013-06-28 2013-10-09 中国航天科技集团公司第五研究院第五一三研究所 一种数据资源的动态分配方法
CN106776422A (zh) * 2016-11-21 2017-05-31 深圳市科楠科技开发有限公司 一种基于8b/10b编解码的串行传输方法及系统
CN107426551A (zh) * 2016-05-24 2017-12-01 中国科学院长春光学精密机械与物理研究所 一种基于FPGA的全模式Cameralink数字图像光端机接收端及发射端
CN207588896U (zh) * 2017-11-14 2018-07-06 珠海欧比特宇航科技股份有限公司 一种基于tte总线的cpci接口星间路由器
CN108307129A (zh) * 2017-12-12 2018-07-20 天津津航计算技术研究所 一种基于fc-av协议的多路光纤视频切换系统
CN108880686A (zh) * 2018-07-14 2018-11-23 苏州大学张家港工业技术研究院 面向多应用pon的fpga收发器的单芯片oun
CN109347491A (zh) * 2018-10-16 2019-02-15 京信通信系统(中国)有限公司 多通道数据发送装置、接收装置、传输系统及传输方法
CN109491940A (zh) * 2018-12-18 2019-03-19 中国科学院西安光学精密机械研究所 一种tlk2711传输接口与usb3.0传输接口的转换电路及转换方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146374A1 (en) * 2005-01-03 2006-07-06 Ng Yee S Apparatus and method for printing validated image data in a noisy environment
CN103346977A (zh) * 2013-06-28 2013-10-09 中国航天科技集团公司第五研究院第五一三研究所 一种数据资源的动态分配方法
CN107426551A (zh) * 2016-05-24 2017-12-01 中国科学院长春光学精密机械与物理研究所 一种基于FPGA的全模式Cameralink数字图像光端机接收端及发射端
CN106776422A (zh) * 2016-11-21 2017-05-31 深圳市科楠科技开发有限公司 一种基于8b/10b编解码的串行传输方法及系统
CN207588896U (zh) * 2017-11-14 2018-07-06 珠海欧比特宇航科技股份有限公司 一种基于tte总线的cpci接口星间路由器
CN108307129A (zh) * 2017-12-12 2018-07-20 天津津航计算技术研究所 一种基于fc-av协议的多路光纤视频切换系统
CN108880686A (zh) * 2018-07-14 2018-11-23 苏州大学张家港工业技术研究院 面向多应用pon的fpga收发器的单芯片oun
CN109347491A (zh) * 2018-10-16 2019-02-15 京信通信系统(中国)有限公司 多通道数据发送装置、接收装置、传输系统及传输方法
CN109491940A (zh) * 2018-12-18 2019-03-19 中国科学院西安光学精密机械研究所 一种tlk2711传输接口与usb3.0传输接口的转换电路及转换方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
张甫恺等: "基于GTX串行收发器的高速Cameralink数字图像光纤传输", 《计算机测量与控制》 *
氧雪冰: "《https://download.csdn.net/download/sdoyxb1989/6005007》", 24 August 2013 *
王洋等: "一种星上海量实时图像数据高速传输设计", 《空间电子技术》 *
王涛等: "Virtex-5 GTX与Virtex-7 GTH间通信应用", 《微电子学与计算机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112565146A (zh) * 2020-11-23 2021-03-26 网络通信与安全紫金山实验室 一种数据接收方法、装置以及计算机可读存储介质
CN112565146B (zh) * 2020-11-23 2022-08-09 网络通信与安全紫金山实验室 一种数据接收方法、装置以及计算机可读存储介质

Similar Documents

Publication Publication Date Title
CN108418582B (zh) 传输信号的方法、驱动器及系统
US8886840B2 (en) System and method for implementing a single chip having a multiple sub-layer PHY
US10498523B1 (en) Multipath clock and data recovery
CN109857690B (zh) 驱动器的应用系统、驱动器和数据传输方法
EP2540135B1 (en) Scalable digrf architecture
CN110334044B (zh) 一种mipi dphy发送电路及设备
US10218492B2 (en) Clock and data recovery for pulse based multi-wire link
US8902954B2 (en) Video serializer/deserializer having selectable multi-lane serial interface
US8135872B2 (en) USB controller and a testing method of the USB controller
CN113326227A (zh) 链路复用方法、系统及原型验证方法
CN112084736B (zh) 一种基于fpga的usb3.0物理层收发装置
CN109032980B (zh) 串行通信装置及串行通信方法
CN102917213A (zh) 光纤视频图像传输系统及传输方法
US8626975B1 (en) Communication interface with reduced signal lines
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
CN111258946A (zh) 一种gtx与tlk2711系列芯片的通信方法
CN113890553B (zh) 用于高速数据和低速指令信号传输的接收器
US10049067B2 (en) Controller-PHY connection using intra-chip SerDes
CN115982083A (zh) Fpga芯片间数据传输方法、装置、系统及存储介质
US20050169300A1 (en) Apparatus and related method for serially implementing data transmission
CN115244523A (zh) 一种时钟展频协商方法、高速外围组件互联设备及系统
CN216527160U (zh) 一种超高速总线收发装置
CN115866173B (zh) 一种视频传输芯片
CN107423250B (zh) 一种基于SoC支持RS232和RS485接口标准组设备的装置
CN215452948U (zh) 一种光纤触发脉冲传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200609