CN215452948U - 一种光纤触发脉冲传输装置 - Google Patents

Abstract

本实用新型公开了一种光纤触发脉冲传输装置，包括第一FPGA控制模块、第二FPGA控制模块、第一光模块和第二光模块，第一FPGA控制模块生成第一触发脉冲，第一FPGA控制模块设有第一MGT模块；第一光模块与第一MGT模块相连接收第一触发脉冲，并将其转化为光脉冲；第二光模块与第一光模块通过光纤连接接收光脉冲，并将其转化为第二触发脉冲；第二FPGA控制模块设有第二MGT模块与第二光模块相连并接收第二触发脉冲。实现了脉冲的光传输、提高了脉冲的抗干扰度，适合远距离传输，可实现1000M以上的脉冲传输，第一MGT模块和第一光模块以及第二MGT模块和第二光模块之间可轻松实现5Gb/s的传输速率。

Description

一种光纤触发脉冲传输装置

技术领域

本实用新型涉及高速串行数据传输技术领域，具体涉及一种光纤触发脉冲传输装置。

背景技术

触发脉冲是控制全控型电力电子器件的大门，触发脉冲决定着整个控制电路的工作状态和整个系统的正常运行。

现有相关技术中，触发脉冲的传输通常通过电信号直接进行传输的，在长距离传输过程中，随着触发脉冲的频率不断增高，电信号直接传输容易受到严重的干扰而产生的畸变。

实用新型内容

为了克服上述技术缺陷，本实用新型提供一种光纤触发脉冲传输装置。

为了解决上述问题，本实用新型按以下技术方案予以实现的：

本实用新型所述一种光纤触发脉冲传输装置，包括：

包括：

第一FPGA控制模块，所述第一FPGA控制模块用于生成第一触发脉冲，所述第一FPGA控制模块设有第一MGT模块；

第一光模块，所述第一光模块与第一MGT模块相连用于接收所述第一触发脉冲，并将所述第一触发脉冲转化为光脉冲；

第二光模块，所述第二光模块与第一光模块通过光纤连接用于接收所述光脉冲，并将所述光脉冲转化为第二触发脉冲；

第二FPGA控制模块，所述第二FPGA控制模块设有第二MGT模块与第二光模块相连用于接收所述第二触发脉冲。

优选的，所述第一光模块和第一光模块为SFP光模块、SFF光模块、SFP+光模块、GBIC光模块、XFP光模块、1x9光模块以及X2光模块中的一种。

优选的，所述第一光模块为第一SFP光模块，所述第二光模块为第二SFP光模块。

优选的，所述第一触发脉冲包括差分信号，所述第二触发脉冲包括差分电信号，所述第一光模块和第二光模块包括：

差分输入电路，所述差分输入电路用于接收第一FPGA控制模块输出的差分信号，所述差分输入电路将所述差分信号转换为第一光模块可识别的单端电信号；

差分输出电路，所述差分输出电路用于将第二光模块接收到的单端电信号转换为差分电信号，所述差分输出电路将所述差分电信号传输给第二FPGA控制模块；

供电电源电路，所述供电电源电路设有减少谐波的Π型滤波电路，所述供电电源电路用于提供第一光模块和第二光模块的工作电源；

单片机控制单元，所述单片机控制单元与差分输入电路、差分输出电路和供电电源电路相连。

优选的，所述第一MGT模块和第二MGT模块包括：

时钟模块，所述时钟模块用于接收第一FPGA控制模块和/或第二FPGA控制模块的全局时钟网络并生成参考差分时钟；

数据发送模块，所述数据发送模块用于将接收的并行数据转为串行数据；

数据接收模块，所述数据接收模块用于将接收的串行数据转为并行数据。

优选的，所述时钟模块设有PLL时钟调制模块，用于将时钟倍频调制为参考差分时钟。

优选的，所述第一FPGA控制模块和第二FPGA控制模块设有FIFO存储器，所述FIFO存储器用于存储数据。

优选的，所述第一FPGA控制模块和第二FPGA控制模块设有定时器，所述定时器用于调制所述触发脉冲并提高触发脉冲的频率。

优选的，所述第二FPGA控制模块的输出端连接有IGBT晶体管或GTO晶闸管。

与现有技术相比，本实用新型的有益效果是：

本申请实施例中，通过在第一FPGA模块产生带有第一触发脉冲的信息，使用第一MGT模块将脉冲触发信息发送给第一光模块，并通过第一光模块实现数字脉冲向光脉冲的转化，第一光模块与第二光模块通过光纤相连，实现了脉冲的光传输、提高了脉冲的抗干扰度，适合远距离传输，可实现1000M以上的脉冲传输，第一MGT模块和第一光模块以及第二MGT模块和第二光模块之间可轻松实现5Gb/s的传输速率。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明，其中：

图1是本实用新型的光纤触发脉冲传输装置的原理图；

图2是本实用新型的第一MGT模块和第二MGT模块的结构示意图；

图3是本实用新型的第一SFP光模块和第二SFP光模块的引脚接线电路图。

图中：

1、时钟模块；2、PLL时钟调制模块；3、数据发送模块TX；4、数据接收模块RX；5、时钟模块输入端。

具体实施方式

以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

随着全控型电力电子器件的不断进步，电力电子电路的工作频率不断提高，工作环境越来越复杂和恶劣，对全控型器件的触发脉冲传输及触发脉冲质量提出了更高的要求。触发脉冲是控制全控型器件的大门，触发脉冲决定着整个控制电路的工作状态和整个系统的正常运行。在大功率应用场合，脉冲的控制(如PWM波占空比的控制)和脉冲的调制放大往往不在同一块板件上，而这两种板件放置的位置可能相距很远，脉冲就需要从控制板传输到驱动板。传统触发脉冲的传输是通过电信号直接传输，如24V、5V等电压等级，但是电信号在传输过程中有严重的畸变、易受干扰等问题，并且不适合长距离传输。随着技术的发展，触发脉冲频率越来越高，在长距离传输中，用电信号直接传输将不能满足传输要求。

以下对本申请实施例中部分英文概念进行说明：

FPGA：Field Programmable Gate Array，现场可编程门阵列，FPGA是一种可以重构电路的芯片，是一种硬件可重构的体系结构。

SFP：Small Form-factor Pluggable，SFP是一种光模块，是将电信号转换为光信号的接口器件。

MGT：Multi-gigabittransceiver，高速串行收发器模块，xilinx公司在其artix7、kintex7以及virtex7里集成了数量不同的MGT用于实现FPGA与外界的高速串行通信。

Rapid IO：Rapid IO是一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准；Rapid IO协议由逻辑层、传输层和物理层构成，逻辑层定义了所有协议和包格式，传输层为数据包从一个终端到另一个终端通道的必要信息，物理层描述了设备之间接口协议，Rapid IO分为并行Rapid IO标准和串行Rapid IO标准，串行RapidIO是指物理层采用串行差分模拟信号传输的RapidIO标准。

PLL：Phase Locked Loop，锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作。

FIFO：First Input First Output，是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。

IGBT：IInsulated Gate Bipolar Transistor，绝缘栅双极型晶体管，是由BJT(双极结型晶体三极管)和MOS(绝缘栅型场效应管)组成的复合全控型-电压驱动式-功率半导体器件,其具有自关断的特征。

GTO：gate turn-off thyristor，门极可关断晶闸管或门控晶闸管，是晶闸管的一种派生器件，GTO跟晶闸管一样，一旦导通即能在导通状态下发生擎住效应，没有门极电流仍然导通。

VCC：Volt Current Condenser，电路的供电电压。

如图1～图3所示，本实用新型所述的一种光纤触发脉冲传输装置，包括第一FPGA模块、第二FPGA模块、第一SFP光模块和第二SFP光模块。

具体的，第一FPGA模块的输出端设有第一MGT模块用于与第一SFP光模块相连，其中，第一FPGA模块用于生成第一触发脉冲以及对该第一触发脉冲进行控制，其中第一触发脉冲包括脉冲触发时刻，脉冲占空比、脉冲频率等信息。第一SFP光模块用于将接收的第一触发脉冲转化为光脉冲，第二FPGA模块的输入端设有第二MGT模块用于与第二SFP光模块相连，第二SFP光模块与第一SFP光模块通过光纤相连，第二SFP光模块将接受的光脉冲转化为第二触发脉冲，其中第一触发脉冲和第二触发脉冲均为数字脉冲。实现了脉冲的光传输、提高了脉冲的抗干扰度，适合远距离传输，可实现1000M以上的脉冲传输，第一MGT模块和第一SFP光模块以及第二MGT模块和第二SFP光模块之间可轻松实现5Gb/s的传输速率。

具体的，第一FPGA模块和第二FPGA模块均搭载有串行Rapid IO协议，Rapid IO协议将数字脉冲进行打包。通过在第一FPGA模块使用FPGA实现控制算法产生带有脉冲触发的信息，将脉冲触发信息打包进入串行Rapid IO协议，使用第一MGT模块将脉冲触发信息发送给第一SFP光模块，并通过第一SFP光模块实现数字脉冲向光脉冲的转化，第一SFP光模块与第二SFP光模块通过光纤相连，然后使用第二SFP光模块将光脉冲转化为数字脉冲，并通过第二MGT硬件模块接收串行Rapid IO协议，并解析串行Rapid IO协议、提取脉冲触发信息，然后根据脉冲信息，通过定时器将脉冲调制为更高频率的触发脉冲，可通过隔离及驱动电路完成驱动IGBT或GTO等大功率电子器件。串行RapidIO协议使用物理编码子层PCS和物理媒介附属子层PMA在第一FPGA模块将包转化成串行比特流，并在第二FPGA模块提取出该比特流，物理编码子层PCS可弥补第一FPGA模块和第二FPGA模块之间的时钟差，提高了触发脉冲在长距离传输中的稳定性。当第二FPGA模块接收数据时,物理媒介附属子层PMA独立地、逐个通道地将接收到的比特流对齐到10位码组边界，然后向PCS层提供连续的10位码组流，每一通道分配一个码组流，避免触发脉冲在传输中受到严重的干扰而产生的畸变。

在一优选实施例中，所述第一光模块和第二光模块为SFF光模块、SFP+光模块、GBIC光模块、XFP光模块、1x9光模块以及X2光模块中的一种。

具体的，如图2所示，第一MGT模块和第二MGT模块包括：一个时钟模块1，两个数据发送模块TX3和两个数据接收模块RX4，其中，时钟模块1用于接收第一FPGA控制模块的全局时钟网络并生成参考差分时钟，数据发送模块TX3用于将接收的并行数据转为串行数据，数据接收模块RX4用于将接收的串行数据转为并行数据。一个时钟模块1负责管理两对收发器，一个数据发送模块TX3和一个数据接收模块RX4共同组成一对收发器，时钟模块输入端5接有两组差分参考时钟，内部也有两个PLL时钟调制模块2，这样就允许数据发送模块TX3和数据接收模块RX4工作在不同的参考时钟下，时钟模块1接收第一FPGA控制模块中全局时钟网络，通过内部的PLL时钟调制模块2，将时钟倍频和调制为第一MGT模块和第二MGT模块所需要的参考差分时钟，差分时钟可以高达5GHz。在第二FPGA控制模块中，数据接收模块根据参考时钟，将接收到的数据进行串转并，将数据缓存到第二FPGA控制模块的FIFO存储器中，以供后续的信息解析，提取脉冲信息。第二FPGA控制模块先开启PLL时钟调制模块2进行时钟分频和倍频，准备接收来自第一FPGA控制模块的信息，然后第二MGT模块判断数据是否有效，当数据有效时，将数据存入FIFO存储器中，然后根据Rapid IO协议判断数据，进行数据的提取，提取脉冲信息，根据需要进行脉冲分频，脉冲闭锁、或者进行高速脉冲列转化等，最终由FIFO存储器输出到IO驱动全控器件。

具体的，如图3所示，第一SFP光模块和第二SFP光模块包括：差分输入电路、差分输出电路、供电电源电路、光纤跳线电路以及单片机控制单元。单片机控制单元上引脚VCCT和引脚VCCR用于连接供电电源电路，供电电源电路用于提供光模块的工作电源，其中引脚VCCT为发射部分电源，引脚VCCR为接收部分电源，供电电源电路的滤波采用Π型滤波电路，使供电电源电路的电感的直流阻抗小于1欧姆，用于减少供电电源电路的谐波，减少电流的脉动，使触发脉冲在经过光模块转换时稳定性更好。引脚+TX和引脚-TX用于连接差分输入电路，差分输入电路用于接收第一FPGA控制模块或第二FPGA控制模块输出的差分信号，并转换为光模块可识别的单端电信号。引脚+RX和引脚-RX用于连接差分输出电路，差分输出电路用于将光模块接收到的单端电信号转换为差分电信号并传输给第一FPGA控制模块或第二FPGA控制模块使用。引脚Rate-Selcet通过在主板上由4.7K电阻上拉至VCC用于选择接收部分速率。引脚Mode-0、Mode-1/SCL、Mode-2/SDA、TX-Disable和RX-Loss分别通过在主板上由4.7K电阻上拉至VCC用于连接光纤跳线，其中Mode-1/SCL、Mode-2/SDA为12C的两个引脚，当单片机控制单元的Mode-2/SDA引脚配置为低电平时，Mode-2/SDA线被拉低；当单片机控制单元的Mode-2/SDA引脚配置为高电平时，引脚端口为高阻态，Mode-2/SDA线通过4.7K的上拉电阻被VCC拉高；TX_Disable为关断使能输入，当单片机控制单元处于低电平时，正常工作；当单片机控制单元处于高电平和悬空时，关断；RX-Loss为开集/漏极输出，当输入光功率低于最差接受光功率时发出高电平告警。引脚VEET1、VEET2、VEET3、VEER/RS2、VEER2、VEER3、VEER4均在单片机控制单元内部连接并接地。

本实施例所述光纤触发脉冲传输装置的其它结构参见现有技术。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，故凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。

Claims (9)

1.一种光纤触发脉冲传输装置，其特征在于，包括：

第一FPGA控制模块，所述第一FPGA控制模块用于生成第一触发脉冲，所述第一FPGA控制模块设有第一MGT模块；

第一光模块，所述第一光模块与第一MGT模块相连用于接收所述第一触发脉冲，并将所述第一触发脉冲转化为光脉冲；

第二光模块，所述第二光模块与第一光模块通过光纤连接用于接收所述光脉冲，并将所述光脉冲转化为第二触发脉冲；

第二FPGA控制模块，所述第二FPGA控制模块设有第二MGT模块与第二光模块相连用于接收所述第二触发脉冲。

2.根据权利要求1所述的一种光纤触发脉冲传输装置，其特征在于，所述第一光模块和第二光模块为SFP光模块、SFF光模块、SFP+光模块、GBIC光模块、XFP光模块、1x9光模块以及X2光模块中的一种。

3.根据权利要求2所述的一种光纤触发脉冲传输装置，其特征在于，所述第一光模块为第一SFP光模块，所述第二光模块为第二SFP光模块。

4.根据权利要求1所述的一种光纤触发脉冲传输装置，其特征在于，所述第一触发脉冲包括差分信号，所述第二触发脉冲包括差分电信号，所述第一光模块和第二光模块包括：

差分输入电路，所述差分输入电路用于接收第一FPGA控制模块输出的差分信号，所述差分输入电路将所述差分信号转换为第一光模块可识别的单端电信号；

差分输出电路，所述差分输出电路用于将第二光模块接收到的单端电信号转换为差分电信号，所述差分输出电路将所述差分电信号传输给第二FPGA控制模块；

供电电源电路，所述供电电源电路设有减少谐波的Π型滤波电路，所述供电电源电路用于提供第一光模块和第二光模块的工作电源；

单片机控制单元，所述单片机控制单元与差分输入电路、差分输出电路和供电电源电路相连。

5.根据权利要求1所述的一种光纤触发脉冲传输装置，其特征在于，所述第一MGT模块和第二MGT模块包括：

时钟模块，所述时钟模块用于接收第一FPGA控制模块和/或第二FPGA控制模块的全局时钟网络并生成参考差分时钟；

数据发送模块，所述数据发送模块用于将接收的并行数据转为串行数据；

数据接收模块，所述数据接收模块用于将接收的串行数据转为并行数据。

6.根据权利要求5所述的一种光纤触发脉冲传输装置，其特征在于，所述时钟模块设有PLL时钟调制模块，用于将时钟倍频调制为参考差分时钟。

7.根据权利要求1所述的一种光纤触发脉冲传输装置，其特征在于，所述第一FPGA控制模块和第二FPGA控制模块设有FIFO存储器，所述FIFO存储器用于存储数据。

8.根据权利要求1所述的一种光纤触发脉冲传输装置，其特征在于，所述第一FPGA控制模块和第二FPGA控制模块设有定时器，所述定时器用于调制所述触发脉冲并提高触发脉冲的频率。

9.根据权利要求1-8中任一项所述的一种光纤触发脉冲传输装置，其特征在于，所述第二FPGA控制模块的输出端连接有IGBT晶体管或GTO晶闸管。

Images