CN103716259B - 高速传输接口电路及其设计方法 - Google Patents

高速传输接口电路及其设计方法 Download PDF

Info

Publication number
CN103716259B
CN103716259B CN201210551792.2A CN201210551792A CN103716259B CN 103716259 B CN103716259 B CN 103716259B CN 201210551792 A CN201210551792 A CN 201210551792A CN 103716259 B CN103716259 B CN 103716259B
Authority
CN
China
Prior art keywords
equal
circuit board
cabling
less
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210551792.2A
Other languages
English (en)
Other versions
CN103716259A (zh
Inventor
蔡智伟
吴书荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Accton Technology Corp
Original Assignee
Accton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Accton Technology Corp filed Critical Accton Technology Corp
Publication of CN103716259A publication Critical patent/CN103716259A/zh
Application granted granted Critical
Publication of CN103716259B publication Critical patent/CN103716259B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明揭露一种高速传输接口电路及其设计方法，高速传输接口电路应用于网络交换器中，高速传输接口电路包含：主电路板、连接器以及子电路板。主电路板包含：传输端接口模块以及第一走线。传输端接口模块包含接脚减少延伸附加单元接口。第一走线连接连接器与主电路板。子电路板包含：高解析度多媒体接口模块以及第二走线。高解析度多媒体接口模块以通过高解析度多媒体接口信号线与外部网络装置连接。第二走线用以连接连接器以及高解析度多媒体接口模块。其中高速传输接口电路的传输端接口模块透过连接器及子电路板与外部网络装置沟通。

Description

高速传输接口电路及其设计方法
技术领域
本发明是有关于一种数据传输技术，且特别是有关于一种高速传输接口电路及其设计方法。
背景技术
网际网络随着时代的进展，已经成为人类沟通的主要媒介之一。在技术的演进下，网络的速度大幅的成长，大量的数据可以通过网际网络迅速在世界各地交流与传播。在主机与主机间，常需要通过网络卡、交换器、网络线的硬件设置，以及各种数据传输规格的设定来达到数据输入与输出的目的。而不同的硬件设备以及软件规范，将决定了网络数据传输的速度。
在速度需求上升的同时，硬件设备的建制成本也将随之上升。在传输接口中，主机常是通过附加单元接口（Attachment Unit Interface；AUI）以由其衍生出的技术如延伸附加单元接口（eXtended Attachment Unit Interface；XAUI）来连接到传输的电缆信号线上。近年来更高速的接脚减少延伸附加单元接口（Reduced Pin eXtended AttachmentUnit Interface；RXAUI）受到重视，然而应用于接脚减少延伸附加单元接口间的传输媒介，直接连接缆线（Direct Attach Cable；DAC），因价格的因素，使网络系统的硬件建置成本大幅提升。因此，高数据传输速度将难以与低成本共存。
因此，如何设计一个新的高速传输接口电路及其设计方法，以使传输接口电路兼具高数据传输速度与低成本的优点，乃为此一业界亟待解决的问题。
发明内容
因此，本发明的一方面是在提供一种高速传输接口电路，应用于网络交换器中，高速传输接口电路包含：主电路板、连接器以及子电路板。主电路板包含：传输端接口模块以及第一走线。传输端接口模块包含接脚减少延伸附加单元接口（Reduced Pin eXtendedAttachment Unit Interface；RXAUI）。第一走线的第一阻抗为100欧姆±10%。连接器透过第一走线与主电路板连接，其中连接器至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于0.2dB，且大于0dB。子电路板包含：高解析度多媒体接口（High DefinitionMultimedia Interface；HDMI）模块以及第二走线。高解析度多媒体接口模块以通过高解析度多媒体接口信号线与外部网络装置连接。第二走线用以连接连接器以及高解析度多媒体接口模块，其中第二走线的第二阻抗为100欧姆±10%。其中传输端接口模块通过第一走线，透过连接器、子电路板的第二走线及高解析度多媒体接口模块与外部网络装置输出输出数据及接收输入数据。
依据本发明一实施例，其中第一走线的第一长度的范围是小于或等于2英寸（inch），且大于或等于0.01英寸，第一走线的第一线宽的范围是小于或等于100密尔（mil），且大于等于4密尔。第一走线的第一阻抗为100欧姆±10%。
依据本发明另一实施例，其中第二走线的第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，第二走线的第二线宽的范围是小于或等于100密尔（mil），且大于等于10密尔。第二走线的第二阻抗为100欧姆±10%。
依据本发明又一实施例，其中连接器至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于0.2dB，且大于0dB。
依据本发明再一实施例，其中主电路板的主电路板材料衰减系数（loss tangent）的范围是小于或等于0.015，且大于或等于0.001，子电路板的子电路板材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。
依据本发明更具有的一实施例，其中高解析度多媒体接口信号线至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于5.5dB，且大于0dB。
本发明的另一方面是在提供一种高速传输接口电路设计方法，应用于网络交换器，高速传输接口电路设计方法包含：提供主电路板；形成传输端接口模块于主电路板上，其中传输端接口模块还包含接脚减少延伸附加单元接口；形成第一走线于主电路板上，以与传输端接口模块相连接，其中第一走线的第一阻抗为100欧姆±10%；提供子电路板；形成高解析度多媒体接口模块于子电路板上，以使高解析度多媒体接口模块通过高解析度多媒体接口信号线与外部网络装置连接；形成第二走线于子电路板上，以与高解析度多媒体接口模块相连接，其中第二走线的第二阻抗为100欧姆±10%；以及形成连接器，以连接第一走线以及第二走线，其中连接器至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于0.2dB，且大于0dB。
依据本发明一实施例，其中第一走线的第一长度的范围是小于或等于2英寸，且大于或等于0.01英寸，第一走线的第一线宽的范围是小于或等于100密尔，且大于等于4密尔。
依据本发明另一实施例，其中第二走线的第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，第二走线的第二线宽的范围是小于或等于100密尔，且大于等于10密尔。
依据本发明又一实施例，其中主电路板的主电路板材料衰减系数的范围是小于或等于0.015，且大于或等于0.001，子电路板的子电路板材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。
依据本发明更具有的一实施例，其中高解析度多媒体接口信号线至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于5.5dB，且大于0dB。
应用本发明的优点在于通过高速传输接口电路的设计，可使高解析度多媒体接口模块及高解析度多媒体接口信号线应用于包含接脚减少延伸附加单元接口的传输端接口模块，而轻易地达到上述的目的。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为本发明一实施例中，一种高速传输接口电路的方块图；
图2A及图2B分别为本发明一实施例中，传输端接口模块至少可以容忍的插入损耗以及频率的关系示意图与表格；
图3A及图3B分别为本发明一实施例中，传输端接口模块至多可以容忍的插入损耗以及频率的关系示意图与表格；以及
图4为本发明一实施例中，一种高速传输接口电路设计方法的流程图。
【主要元件符号说明】
1：高速传输接口电路 10：主电路板
100：传输端接口模块 102：第一走线
11：输出数据 12：连接器
13：输入数据 14：子电路板
140：高解析度多媒体接口模块 142：第二走线
16：外部网络装置 144：高解析度多媒体接口信号线
400：高速传输接口电路设计方法 401-407：步骤
具体实施方式
请参照图1。图1为本发明一实施例中，一种高速传输接口电路1的方块图。高速传输接口电路1可应用于网络交换器（未绘示）中。网络交换器为主机间传送封包的中继装置，以将自一主机产生的封包转发至其他主机中。
高速传输接口电路1包含：主电路板10、连接器12以及子电路板14。
主电路板10包含：传输端接口模块100以及第一走线102。于一实施例中，主电路板10上的各元件的材料衰减系数（loss tangent）的范围是小于或等于0.015，且大于或等于0.001。
于本实施例中，主电路板10上的传输端接口模块100为一个媒体存取控制模块（Media Access Control；MAC），并包含接脚减少延伸附加单元接口（Reduced PineXtended Attachment Unit Interface；RXAUI）。
连接器12用以提供将主电路板10及子电路板14相连接的接口。于一实施例中，连接器12可由包含金手指的连接模块及相应的插槽（未绘示）实现，并分别设置于主电路板10及子电路板14上。于一实施例中，连接器12至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于0.2dB，且大于0dB。
第一走线102连接连接器12与主电路板10。于一实施例中，第一走线102的第一长度的范围是小于或等于2英寸（inch），且大于或等于0.01英寸，第一走线102的第一线宽的范围是小于或等于100密尔（mil），且大于等于4密尔。第一走线102的第一阻抗为100欧姆±10%。
子电路板14包含：高解析度多媒体接（High Definition Multimedia Interface；HDMI）模块140（于图1以HDMI标识）以及第二走线142。于一实施例中，子电路板14上各元件的材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。于一实施例中，子电路板14上各元件的材料衰减系数可小于主电路板10上的各元件的材料衰减系数。由于子电路板14上的模块主要是用以直接与外部的网络装置进行沟通，因此可用抗衰减、抗干扰特性较佳，通常成本亦较高的材料实现，以使数据的输入及输出不致于受到干扰。而主电路板10则可用抗衰减、抗干扰特性稍弱，但成本较为低廉的材料实现，以使整体高速传输接口电路1的成本下降。
于本实施例中，子电路板10上的高解析度多媒体接口模块140通过高解析度多媒体接口信号线144与外部网络装置16连接。于本实施例中，高解析度多媒体接口信号线144至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于5.5dB，且大于0dB。
第二走线142用以连接连接器12以及高解析度多媒体接口模块140。于一实施例中，第二走线142的第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，第二走线142的第二线宽的范围是小于或等于100密尔，且大于等于10密尔。第二走线142的第二阻抗为100欧姆±10%。
主电路板10的传输端接口模块100可因此通过第一走线102，透过连接器12、子电路板14的第二走线142及高解析度多媒体接口模块140与外部网络装置16输出输出数据及接收输入数据。于一实施例中，外部网络装置16可为另一个高速传输接口电路，并可包含如图1中的各元件。
于一实施例中，主电路板10上以媒体存取控制模块实现的传输端接口模块100可具有特定范围的插入损耗容忍度。请参照图2A及图2B。图2A及图2B分别为本发明一实施例中，传输端接口模块100至少可以容忍的插入损耗（单位：dB）以及频率（单位：MHz）的关系示意图与表格。各频段与对应的插入损耗容忍度间可有一近似线性的关系。举例来说，如以媒体存取控制模块实现的传输端接口模块100所采用的芯片为Marvell 98DX4101，则其插入损耗容忍度及频率的关系如下所示：
插入损耗=-4.592x频率-3.01；0.625≦频率(GHz)≦1.250；
插入损耗=-4.176x频率-3.53；1.250≦频率(GHz)≦1.875；
插入损耗=-4.112x频率-3.65；1.875≦频率(GHz)≦2.500；
插入损耗=-4.272x频率-3.25；2.500≦频率(GHz)≦3.125；
插入损耗=-4.256x频率-3.30；3.125≦频率(GHz)≦3.750；
插入损耗=-4.352x频率-2.94；3.750≦频率(GHz)≦5.000。
图3A及图3B分别为本发明一实施例中，传输端接口模块100至多可以容忍的插入损耗（单位：dB）以及频率（单位：MHz）的关系示意图与表格。类似地，各频段与对应的插入损耗容忍度间可有一近似线性的关系。举例来说，如以媒体存取控制模块实现的传输端接口模块100所采用的芯片为Marvell98DX4101，则其插入损耗容忍度及频率的关系如下所示：
插入损耗=-4.592x频率-18.01；0.625≦频率(GHz)≦1.250；
插入损耗=-4.176x频率-18.53；1.250≦频率(GHz)≦1.875；
插入损耗=-4.112x频率-18.65；1.875≦频率(GHz)≦2.500；
插入损耗=-4.272x频率-18.25；2.500≦频率(GHz)≦3.125；
插入损耗=-4.256x频率-18.30；3.125≦频率(GHz)≦3.750；
插入损耗=-4.352x频率-17.94；3.750≦频率(GHz)≦5.000。
在经由上述的设计方式后，高速传输接口电路1将可应用成本较低的高解析度多媒体接口的模块及信号线进行数据的传输，并克服其在3.125GHz的频率下信号容易衰减的缺点，达到高速度与低成本的传输目标。
请参照图4。图4为本发明一实施例中，一种高速传输接口电路设计方法400的流程图。高速传输接口电路设计方法400可应用于如图1所示的高速传输接口电路1中，高速传输接口电路设计方法400包含下列步骤：
于步骤401，提供主电路板10。
于步骤402，形成传输端接口模块100于主电路板上10，其中传输端接口模块100还包含接脚减少延伸附加单元接口。于一实施例中，主电路板10的主电路板材料衰减系数的范围是小于或等于0.015，且大于或等于0.001。
于步骤403，形成第一走线102于主电路板10上，以与传输端接口模块100相连接，其中第一走线102的第一阻抗为100欧姆±10%。且于一实施例中，第一走线102的第一长度的范围是小于或等于2英寸，且大于或等于0.01英寸，第一走线102的第一线宽的范围是小于或等于100密尔，且大于等于4密尔。
于步骤404，提供子电路板14。
于步骤405，形成高解析度多媒体接口模块140于子电路板14上，以使高解析度多媒体接口模块140通过高解析度多媒体接口信号线144与外部网络装置16连接。于一实施例中，子电路板14的子电路板材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。并且，高解析度多媒体接口信号线144至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于5.5dB，且大于0dB。
于步骤406，形成第二走线142于子电路板14上，以与高解析度多媒体接口模块140相连接，其中第二走线142的第二阻抗为100欧姆±10%。且于一实施例中，第二走线142的第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，第二走线142的第二线宽的范围是小于或等于100密尔，且大于等于10密尔。
于步骤407，形成连接器12，以连接第一走线102以及第二走线142，其中连接器12至少于3.125GHz的工作频率下的插入损耗的范围是小于或等于0.2dB，且大于0dB。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种高速传输接口电路，其特征在于，应用于一网络交换器中，该高速传输接口电路包含：
一主电路板，包含：
一传输端接口模块，还包含一接脚减少延伸附加单元接口；以及
一第一走线，其中该第一走线的一第一阻抗为100欧姆±10％；
一连接器，透过该第一走线与该主电路板连接，其中该连接器至少于3.125GHz的工作频率下的一插入损耗的范围是小于或等于0.2dB，且大于0dB；以及
一子电路板，包含：
一高解析度多媒体接口模块，以通过一高解析度多媒体接口信号线与一外部网络装置连接,其中该外部网络装置不同于该子电路板和该主电路板；以及
一第二走线，用以连接该连接器以及该高解析度多媒体接口模块，其中该第二走线的一第二阻抗为100欧姆±10％,其中该子电路板上各元件的材料衰减系数可小于该主电路板上的各元件的材料衰减系数；
其中该传输端接口模块通过该第一走线，透过该连接器、该子电路板的该第二走线及该高解析度多媒体接口模块与该外部网络装置输出一输出数据及接收一输入数据。
2.根据权利要求1所述的高速传输接口电路，其特征在于，该第一走线的一第一长度的范围是小于或等于2英寸，且大于或等于0.01英寸，该第一走线的一第一线宽的范围是小于或等于100密尔，且大于等于4密尔。
3.根据权利要求1所述的高速传输接口电路，其特征在于，该第二走线的一第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，该第二走线的一第二线宽的范围是小于或等于100密尔，且大于等于10密尔。
4.根据权利要求1所述的高速传输接口电路，其特征在于，该主电路板的一主电路板材料衰减系数的范围是小于或等于0.015，且大于或等于0.001，该子电路板的一子电路板材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。
5.根据权利要求1所述的高速传输接口电路，其特征在于，该高解析度多媒体接口信号线至少于3.125GHz的工作频率下的一插入损耗的范围是小于或等于5.5dB，且大于0dB。
6.一种高速传输接口电路设计方法，其特征在于，应用于一网络交换器中，该高速传输接口电路设计方法包含：
提供一主电路板；
形成一传输端接口模块于该主电路板上，其中该传输端接口模块还包含一接脚减少延伸附加单元接口；
形成一第一走线于该主电路板上，以与该传输端接口模块相连接，其中该第一走线的一第一阻抗为100欧姆±10％；
提供一子电路板；
形成一高解析度多媒体接口模块于该子电路板上，以使该高解析度多媒体接口模块通过一高解析度多媒体接口信号线与一外部网络装置连接,其中该外部网络装置不同于该子电路板和该主电路板；
形成一第二走线于该子电路板上，以与该高解析度多媒体接口模块相连接，其中该第二走线的一第二阻抗为100欧姆±10％；以及
形成一连接器，以连接该第一走线以及该第二走线,其中该子电路板上各元件的材料衰减系数可小于该主电路板上的各元件的材料衰减系数，其中该连接器至少于3.125GHz的工作频率下的一插入损耗的范围是小于或等于0.2dB，且大于0dB。
7.根据权利要求6所述的高速传输接口电路设计方法，其特征在于，该第一走线的一第一长度的范围是小于或等于2英寸，且大于或等于0.01英寸，该第一走线的一第一线宽的范围是小于或等于100密尔，且大于等于4密尔。
8.根据权利要求6所述的高速传输接口电路设计方法，其特征在于，该第二走线的一第二长度的范围是小于或等于6英寸，且大于或等于0.01英寸，该第二走线的一第二线宽的范围是小于或等于100密尔，且大于等于10密尔。
9.根据权利要求6所述的高速传输接口电路设计方法，其特征在于，该主电路板的一主电路板材料衰减系数的范围是小于或等于0.015，且大于或等于0.001，该子电路板的一子电路板材料衰减系数的范围是小于或等于0.01，且大于或等于0.001。
10.根据权利要求6所述的高速传输接口电路设计方法，其特征在于，该高解析度多媒体接口信号线至少于3.125GHz的工作频率下的一插入损耗的范围是小于或等于5.5dB，且大于0dB。
CN201210551792.2A 2012-09-28 2012-12-18 高速传输接口电路及其设计方法 Expired - Fee Related CN103716259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101135996A TW201414103A (zh) 2012-09-28 2012-09-28 高速傳輸介面電路及其設計方法
TW101135996 2012-09-28

Publications (2)

Publication Number Publication Date
CN103716259A CN103716259A (zh) 2014-04-09
CN103716259B true CN103716259B (zh) 2016-12-28

Family

ID=50386333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210551792.2A Expired - Fee Related CN103716259B (zh) 2012-09-28 2012-12-18 高速传输接口电路及其设计方法

Country Status (3)

Country Link
US (1) US9330044B2 (zh)
CN (1) CN103716259B (zh)
TW (1) TW201414103A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012100A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种改善接口信号的上升沿的方法
CN109274452B (zh) * 2018-08-28 2020-02-18 宁波艾柏瑞信息技术有限公司 一种高速运算分析装置
US11481351B2 (en) * 2020-10-22 2022-10-25 Morphix, Inc. Pin connection protocol updating

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323672B1 (en) * 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
CN101437125A (zh) * 2007-11-15 2009-05-20 索尼西班牙股份有限公司 显示装置及其节目信息显示法、接收装置及其信号传输法
CN101710865A (zh) * 2009-12-23 2010-05-19 中兴通讯股份有限公司 一种网络设备中主备快速倒换的方法和装置
CN101860485A (zh) * 2010-06-02 2010-10-13 上海融亿信息技术有限公司 一种网络报文过滤引擎芯片
US7855614B2 (en) * 2008-05-16 2010-12-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
CN102347904A (zh) * 2011-10-21 2012-02-08 杭州华三通信技术有限公司 路由设备及其主卡以及用于该主卡适配接口卡的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479776B2 (ja) * 2007-10-05 2010-06-09 ソニー株式会社 表示装置および送信装置
JP5515919B2 (ja) * 2010-02-12 2014-06-11 ソニー株式会社 電子機器および接続外部機器のデジタルインタフェース判別方法
US20120286588A1 (en) * 2011-05-11 2012-11-15 Nxp B.V. Mems switching circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323672B1 (en) * 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
CN101437125A (zh) * 2007-11-15 2009-05-20 索尼西班牙股份有限公司 显示装置及其节目信息显示法、接收装置及其信号传输法
US7855614B2 (en) * 2008-05-16 2010-12-21 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
CN101710865A (zh) * 2009-12-23 2010-05-19 中兴通讯股份有限公司 一种网络设备中主备快速倒换的方法和装置
CN101860485A (zh) * 2010-06-02 2010-10-13 上海融亿信息技术有限公司 一种网络报文过滤引擎芯片
CN102347904A (zh) * 2011-10-21 2012-02-08 杭州华三通信技术有限公司 路由设备及其主卡以及用于该主卡适配接口卡的方法

Also Published As

Publication number Publication date
TW201414103A (zh) 2014-04-01
US20140095756A1 (en) 2014-04-03
CN103716259A (zh) 2014-04-09
US9330044B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN204065979U (zh) 一种免工具拆装pcie转接卡
CN103716259B (zh) 高速传输接口电路及其设计方法
CN201956543U (zh) 一种实现连接器与pcb板地屏蔽系统互通的装置
CN102509964A (zh) 一种六类网络信息接口电路结构
CN201654774U (zh) 一种基于usb2.0的数据传输设备
CN104994040B (zh) 一种以太网交换机及其应用的端口复用方法
CN106654728A (zh) 一种连接器及通信设备
CN203193684U (zh) 用于移动终端的lvds电路以及pcb板
CN109757052A (zh) 一种通信设备数据信号传输装置及通信设备
CN102751639B (zh) PCIe电气信号传输线缆
CN209327954U (zh) 一种电子设备及其扩展板卡系统
CN209462396U (zh) 基于长线级联的m-lvds总线系统
CN105027518B (zh) 用于通信设备的互连系统
CN202916775U (zh) 一种可系统自识别的pcie转接卡
CN206649657U (zh) 一种供电单位电费采集系统
CN209486666U (zh) 一种混合规范的高速背板
CN206619060U (zh) 一种基于qsfp接口的100g网卡
CN206363304U (zh) 一种双网口转接模块
CN206313260U (zh) 一种优化pcie信号的互连器
CN202649884U (zh) 一种2u服务器用2转3转接卡
CN203415785U (zh) 一种可固定网络连接块
CN202649904U (zh) 一种2u服务器用2转2转接卡
CN209593465U (zh) 一种适用于网口phy to phy通讯、数据传输应用电路
CN207965875U (zh) 一种用于总线切换的连接器
CN216673312U (zh) 兼容多种网络的通信模组及电梯设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228

Termination date: 20181218

CF01 Termination of patent right due to non-payment of annual fee