CN109274452B - 一种高速运算分析装置 - Google Patents

一种高速运算分析装置 Download PDF

Info

Publication number
CN109274452B
CN109274452B CN201810985705.1A CN201810985705A CN109274452B CN 109274452 B CN109274452 B CN 109274452B CN 201810985705 A CN201810985705 A CN 201810985705A CN 109274452 B CN109274452 B CN 109274452B
Authority
CN
China
Prior art keywords
data
attribute
buffer unit
sent
network connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810985705.1A
Other languages
English (en)
Other versions
CN109274452A (zh
Inventor
赖林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Albery Information Technology Co Ltd
Original Assignee
Ningbo Albery Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Albery Information Technology Co Ltd filed Critical Ningbo Albery Information Technology Co Ltd
Priority to CN201810985705.1A priority Critical patent/CN109274452B/zh
Publication of CN109274452A publication Critical patent/CN109274452A/zh
Application granted granted Critical
Publication of CN109274452B publication Critical patent/CN109274452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607—Details of the supervisory signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Investigating Or Analysing Biological Materials (AREA)

Abstract

本发明涉及一种高速运算分析装置，解决的是运算分析速率慢的技术问题，通过采用包括运算分析预处理模块，与运算分析预处理模块数据交互的库内缓冲单元及主机接口模块；与主机接口模块数据交互的第一库外缓冲单元、第二库外缓冲单元以及PCI接口模块，PCI接口模块包括与PCI总线；所述第一库外缓冲单元、第二库外缓冲单元均与库内缓冲单元进行数据交互；所述数据交互包括判断数据属性和网络连接属性标记，进行数据发送的技术方案，较好的解决了该问题，可用于高速运算分析装置中。

Description

一种高速运算分析装置
技术领域
本发明涉及运算分析装置领域，具体涉及一种高速运算分析装置。
背景技术
因为运算分析的需要，目前提出在主机上加载有加速卡，即进行运算分析预处理的装置。目前的运算分析装置主要采用FPGA进行编程，对数据进行预处理粗筛，给主机提供经过预处理的数据，提高主机的运算分析速度。
但是，目前的运算分析装置存在运算分析效率低的技术问题。因此，提供一种解决上述技术问题的高速运算分析装置就很有必要。
发明内容
本发明所要解决的技术问题是现有技术中存在的运算分析效率低的技术问题。提供一种新的高速运算分析装置，该高速运算分析装置具有运算分析效率高、能够对主机进行有效加速的特点。
为解决上述技术问题，采用的技术方案如下：
一种高速运算分析装置，所述高速运算分析装置包括运算分析预处理模块，与运算分析预处理模块数据交互的库内缓冲单元及主机接口模块；与主机接口模块数据交互的第一库外缓冲单元、第二库外缓冲单元以及PCI接口模块，PCI接口模块包括与PCI总线；所述第一库外缓冲单元、第二库外缓冲单元均与库内缓冲单元进行数据交互；
所述数据交互包括：
步骤1，定义数据发送端、网络通信终端、以及数据接收端；
步骤2，数据发送端对待发送数据添加数据属性标记，对网络通信终端的网络连接添加网络连接属性标记，并定义数据属性标记库以及网络连接属性标记库；
步骤3，数据发送端判断待发送数据属性以及判断网络连接属性，待发送数据属性变化且网络连接属性为通信畅通，则进行数据发送；
步骤4，数据发送端监测数据接收端反馈信息，并根据数据接收端反馈信息解算数据接收端是否成功接收数据，同时将反馈信息添加到数据属性标记库。
上述方案中，为优化，进一步地，所述步骤3还包括在数据属性标记库中检索匹配待发送数据的数据属性标记，匹配成功则判定待发送数据没有存在变化，匹配失败则判定待发送数据存在变化。
进一步地，所述步骤3还包括，匹配失败则对待发送数据进行预处理，预处理包括压缩处理和加密处理。
进一步地，所述判断网络连接属性包括：
网络连接属性标签库定义通信阻塞类型，通信畅通类型；
将网络通信终端的当前网络连接属性标签在网络连接属性标签库中进行检索匹配；
检索匹配结果为通信阻塞则进入等待发送状态；检索匹配结果为通信畅通则将待发出待发送数据。进一步地，所述数据交互还包括数据时钟的校正。
本发明的有益效果：本发明通过判断数据属性和网络属性，选择恰当时机进行数据交互，提高了数据交互速率。通过精度高的网络通信时钟对时钟进行校正，提高了数据的时间可靠性。使得高速分析装置的时间属性参数更为精切。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1，实施例1中的高速运算分析装置。
图2，实施例1中高速运算分析装置的数据交互流程图。图3，实施例1中高速运算分析装置的时钟校正流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供一种高速运算分析装置，如图2，所述高速运算分析装置包括运算分析预处理模块，与运算分析预处理模块数据交互的库内缓冲单元及主机接口模块；与主机接口模块数据交互的第一库外缓冲单元、第二库外缓冲单元以及PCI接口模块，PCI接口模块包括与PCI总线；所述第一库外缓冲单元、第二库外缓冲单元均与库内缓冲单元进行数据交互。
本实施例的高速运算分析装置采用的是一块符合PCI布局的板卡。板卡包括一片FPGA，PCI接口控制芯片PLX9054,4片74V416S的SRAM芯片以及线性电源芯片。其中，FPGA芯片完成数据粗处理和接口模块的逻辑控制功能，PLX9054主要完成将复杂的PCI协议转换为简单的本地操作，SRAM芯片则用来存储数据，分别作为第一库外缓冲单元、第二库外缓冲单元依据两个库内缓冲单元。
在第一库外缓冲单元、第二库外缓冲单元，在时序上进行划分，当第一库外缓冲单元进行写操作时，运算分析预处理模块从第二库外缓冲单元读取数据，当第一库外缓冲单元写满时，第二库外缓冲单元进行写操作。实现了数据交互的源源不断，同样提高了高速运算分析装置的效率。
如图2，所述数据交互包括：
步骤1，定义数据发送端、网络通信终端、以及数据接收端；
步骤2，数据发送端对待发送数据添加数据属性标记，对网络通信终端的网络连接添加网络连接属性标记，并定义数据属性标记库以及网络连接属性标记库；
步骤3，数据发送端判断待发送数据属性以及判断网络连接属性，待发送数据属性变化且网络连接属性为通信畅通，则进行数据发送；
步骤4，数据发送端监测数据接收端反馈信息，并根据数据接收端反馈信息解算数据接收端是否成功接收数据，同时将反馈信息添加到数据属性标记库。
具体地，所述步骤3还包括在数据属性标记库中检索匹配待发送数据的数据属性标记，匹配成功则判定待发送数据没有存在变化，匹配失败则判定待发送数据存在变化。
具体地，所述步骤3还包括，匹配失败则对待发送数据进行预处理，预处理包括压缩处理和加密处理。本实施例的压缩处理和加密处理采用现有的方法进行，本实施例不再赘述。
详细地，所述判断网络连接属性包括：
网络连接属性标签库定义通信阻塞类型，通信畅通类型；
将网络通信终端的当前网络连接属性标签在网络连接属性标签库中进行检索匹配；
检索匹配结果为通信阻塞则进入等待发送状态；
检索匹配结果为通信畅通则将待发出待发送数据。
为了提高数据的时间可靠性，优选地，所述数据交互还包括数据时钟的校正。
具体地，如图3，所述数据时钟的校正包括：
步骤A，由数据发送端采集并标识数据业务时标以及时标误差，网络通信数据包的通信时标以及时标误差；
步骤B，数据接收端建立网络通信数据包中的通信时标与数据业务报文中的数据业务时标之间的相关群；
步骤C，数据接收端采用数据融合算法解算数据业务时标；所述数据业务时标表征以数据接收端时间为基准的数据产生时间、时间误差范围以及误差置信度。
本实施例未披露的其余部分均采用的是现有技术。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员能够理解本发明，但是本发明不仅限于具体实施方式的范围，对本技术领域的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本发明精神和范围内，一切利用本发明构思的发明创造均在保护之列。

Claims (5)

1.一种高速运算分析装置，其特征在于：所述高速运算分析装置包括运算分析预处理模块，与运算分析预处理模块数据交互的库内缓冲单元及主机接口模块；与主机接口模块数据交互的第一库外缓冲单元、第二库外缓冲单元以及PCI接口模块，PCI接口模块包括与PCI总线；所述第一库外缓冲单元、第二库外缓冲单元均与库内缓冲单元进行数据交互；
所述数据交互包括：
步骤1，定义数据发送端、网络通信终端、以及数据接收端；
步骤2，数据发送端对待发送数据添加数据属性标记，对网络通信终端的网络连接添加网络连接属性标记，并定义数据属性标记库以及网络连接属性标记库，所述数据属性用以指示发送数据是否存在变化，所述网络连接属性指示通信畅通或阻碍；
步骤3，数据发送端判断待发送数据属性以及判断网络连接属性，待发送数据属性变化且网络连接属性为通信畅通，则进行数据发送；
步骤4，数据发送端监测数据接收端反馈信息，并根据数据接收端反馈信息解算数据接收端是否成功接收数据，同时将反馈信息添加到数据属性标记库。
2.根据权利要求1所述的高速运算分析装置，其特征在于：所述步骤3还包括在数据属性标记库中检索匹配待发送数据的数据属性标记，匹配成功则判定待发送数据没有存在变化，匹配失败则判定待发送数据存在变化。
3.根据权利要求2所述的高速运算分析装置，其特征在于：所述步骤3还包括，匹配失败则对待发送数据进行预处理，预处理包括压缩处理和加密处理。
4.根据权利要求1所述的高速运算分析装置，其特征在于：所述判断网络连接属性包括：
网络连接属性标签库定义通信阻塞类型，通信畅通类型；
将网络通信终端的当前网络连接属性标签在网络连接属性标签库中进行检索匹配；
检索匹配结果为通信阻塞则进入等待发送状态；
检索匹配结果为通信畅通则将待发出待发送数据。
5.根据权利要求1所述的高速运算分析装置，其特征在于：所述数据交互还包括数据时钟的校正。
CN201810985705.1A 2018-08-28 2018-08-28 一种高速运算分析装置 Active CN109274452B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810985705.1A CN109274452B (zh) 2018-08-28 2018-08-28 一种高速运算分析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810985705.1A CN109274452B (zh) 2018-08-28 2018-08-28 一种高速运算分析装置

Publications (2)

Publication Number Publication Date
CN109274452A CN109274452A (zh) 2019-01-25
CN109274452B true CN109274452B (zh) 2020-02-18

Family

ID=65154702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810985705.1A Active CN109274452B (zh) 2018-08-28 2018-08-28 一种高速运算分析装置

Country Status (1)

Country Link
CN (1) CN109274452B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012850A (zh) * 2010-12-09 2011-04-13 首都师范大学 基于硬件监视和微包协议的关键数据恢复方法
CN102404169A (zh) * 2011-11-15 2012-04-04 北京天融信科技有限公司 一种利用内容加速卡实现内容检测的装置和方法
CN103678217A (zh) * 2013-12-09 2014-03-26 无锡市同威科技有限公司 基于pcie高速扫描接口装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201414103A (zh) * 2012-09-28 2014-04-01 Accton Technology Corp 高速傳輸介面電路及其設計方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012850A (zh) * 2010-12-09 2011-04-13 首都师范大学 基于硬件监视和微包协议的关键数据恢复方法
CN102404169A (zh) * 2011-11-15 2012-04-04 北京天融信科技有限公司 一种利用内容加速卡实现内容检测的装置和方法
CN103678217A (zh) * 2013-12-09 2014-03-26 无锡市同威科技有限公司 基于pcie高速扫描接口装置

Also Published As

Publication number Publication date
CN109274452A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
US11297000B2 (en) Data transmission method, apparatus, and system
CN111861484B (zh) 安全协定装置、验证方法、终端装置与终端装置执行的方法
CN111818136B (zh) 数据处理方法、装置、电子设备及计算机可读介质
CN103441861B (zh) 一种数据记录生成方法及装置
CN105740337A (zh) 一种基于内容的发布订阅系统中的事件快速匹配方法
CN110096541B (zh) 一种数据库间的数据交换方法及装置
CN114710224A (zh) 帧同步方法及装置、计算机可读介质、电子设备
CN101833513B (zh) 一种数据帧的读取方法、装置
WO2012004387A2 (en) Generalized notion of similarities between uncertain time series
CN109274452B (zh) 一种高速运算分析装置
CN103678423A (zh) 数据文件导入系统、装置及方法
CN112241355B (zh) 链路追踪方法、系统、计算机可读存储介质及电子设备
CN107451076A (zh) 基于VxWorks系统的串口中断处理方法和装置
CN101304565B (zh) 移动终端识别方法和单元以及增值服务提供方法和系统
CN109743362B (zh) 一种应用于全格式数据结构的数据存储方法
CN112380111B (zh) 一种基于新项目的即时缺陷定位方法及系统
EP4064589A1 (en) Ethernet time synchronization method and apparatus
US10574733B2 (en) Technologies for handling message passing interface operations
CN113542406A (zh) 一种系统间消息的异步处理系统
CN115756811A (zh) 一种数据传输方法、装置、设备及存储介质
CN105406943A (zh) 一种1553b总线的高完整性编码方法
CN107562553B (zh) 数据中心管理方法和设备
CN112804283A (zh) 服务通信代理装置及方法
CN111767695A (zh) 一种协议反向工程中字段边界推理优化方法
CN101185056A (zh) 数据流水线管理系统和使用该系统的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant