CN209462396U - 基于长线级联的m-lvds总线系统 - Google Patents

Abstract

本实用新型涉及一种基于长线级联的M‑LVDS总线系统，该系统包括两个独立机笼，所述的两个机笼通过2路M‑LVDS总线连接。与现有技术相比，本实用新型具有实时性强、灵活性高、可靠性高和可扩展等优点。

Description

基于长线级联的M-LVDS总线系统

技术领域

本实用新型涉及高速串行总线通信领域，尤其是涉及一种基于长线级联的M-LVDS总线系统。

背景技术

在轨道交通行业中，高速、实时、可靠的数据传输变得越来越重要。在多种高速串行总线通信的方式中，M-LVDS总线的通信速率可达到200Mbps以上，且隔离后的M-LVDS总线的通信速率可以做到100Mbps以上。这种高速串行总线还具有多主、实时性强的特点。但目前，M-LVDS总线基本上都是以背板或短距离插槽形式的载体实现传输线功能，这就限制了A，B两个冗余系统或扩展系统之间级联的布线长度。

在系统级联的应用中，短距离M-LVDS总线数据传输面临如下问题：

1、可扩展性：标准尺寸的机笼，可以插入的电路板数量有限，如果需要插入更多的板卡来实现更多的功能，就无法在固定长度的背板上实现；

2、灵活性：对于二乘二取二架构的系统或需要扩展机笼的系统，如果连接两个机笼的M-LVDS级联线长度太短，在安装到机柜上时就会造成布线长度不够无法安装的问题；

3、成本：通过定制非标准的背板和机笼来延长背板长度，导致成本升高。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于长线级联的M-LVDS总线系统。

本实用新型的目的可以通过以下技术方案来实现：

一种基于长线级联的M-LVDS总线系统，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接。

优选地，所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。

优选地，所述的两个机笼中背板上的M-LVDS总线的走线等长，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理电路。

优选地，单个所述的机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。

优选地，所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。

优选地，所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片。

优选地，所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。

与现有技术相比，本实用新型具有以下优点：

1、提高了可扩展性，可以扩展插入机笼中板卡数量，提供更多的系统功能和资源；

2、提高了灵活性，二乘二取二的两个机笼可以有足够长度的级联线，支持在机柜中灵活布线；

3、在不更改背板和机笼机械尺寸的情况下，根据实际应用决定插入板卡数量，且两机笼级联只涉及连接器和线缆成本，可以降低成本；

附图说明

图1为本实用新型的单机笼内的M-LVDS总线硬件连接示意图；

图2为本实用新型的基于长线级联的M-LVDS总线硬件连接示意图。

具体实施方式

下面将对本实用新型实施例中的技术方案进行清楚，完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本实用新型保护的范围。

本实用新型的原理是：在FPGA上实现M-LVDS总线逻辑功能，然后通过隔离芯片实现总线的对外隔离，再通过总线驱动器实现M-LVDS总线的电平转换。为实现M-LVDS总线的长线传输，需要在背板上做终端匹配和滤波处理，以滤除高频干扰。级联线使用双绞屏蔽线。

如图2所示，一种基于长线级联的M-LVDS总线系统，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接。

所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。

所述的两个机笼中背板上的M-LVDS总线的走线等长，且阻抗控制为100Ω±10％，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理。

如图1所示，所述的单个机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。

所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片；所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。所述的M-LVDS总线通信速率通过板卡上的FPGA设置。

所述的单个机笼内多个板卡通过M-LVDS总线通信包括以下步骤：

步骤1、从FPGA发出的数据首先经过隔离模块进行电气隔离，然后进入驱动模块完成电平转换，单端信号转换成差分信号；

步骤2、差分信号连接到背板上，当该板卡作为主设备时，数据将发送到M-LVDS总线上去；

步骤3、如果该板卡作为从设备，将从M-LVDS总线上接收数据，然后通过驱动模块将差分信号转换成单端信号；

步骤4、该单端信号通过隔离模块隔离后进入FPGA，FPGA对数据进行处理。

单板的FPGA实现M-LVDS总线数据的收发、仲裁、错误检测、滤波等功能；

如果只是多块板卡在同一个机笼内通过M-LVDS总线通信，则在背板的两个终端只需要做电阻的终端匹配即可；但如果要做两个机笼的长线级联，则还要考虑高频干扰，所以需要做滤波处理。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种基于长线级联的M-LVDS总线系统，其特征在于，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接；单个所述的机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。

2.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。

3.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的两个机笼中背板上的M-LVDS总线的走线等长，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理电路。

4.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。

5.根据权利要求4所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片。

6.根据权利要求4所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。