CN109547314A - 一种基于长线级联的m-lvds总线系统及方法 - Google Patents

一种基于长线级联的m-lvds总线系统及方法 Download PDF

Info

Publication number
CN109547314A
CN109547314A CN201811518283.3A CN201811518283A CN109547314A CN 109547314 A CN109547314 A CN 109547314A CN 201811518283 A CN201811518283 A CN 201811518283A CN 109547314 A CN109547314 A CN 109547314A
Authority
CN
China
Prior art keywords
lvds
lvds bus
cascade
long line
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811518283.3A
Other languages
English (en)
Inventor
刘辉
孙军峰
潘雷
李常辉
丁辉
黄赟
王庆勇
张磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casco Signal Ltd
Original Assignee
Casco Signal Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casco Signal Ltd filed Critical Casco Signal Ltd
Priority to CN201811518283.3A priority Critical patent/CN109547314A/zh
Publication of CN109547314A publication Critical patent/CN109547314A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及一种基于长线级联的M‑LVDS总线系统及方法，该系统包括两个独立机笼，所述的两个机笼通过2路M‑LVDS总线连接。与现有技术相比，本发明具有实时性强、灵活性高、可靠性高和可扩展等优点。

Description

一种基于长线级联的M-LVDS总线系统及方法
技术领域
本发明涉及高速串行总线通信领域，尤其是涉及一种基于长线级联的M-LVDS总线系统及方法。
背景技术
在轨道交通行业中，高速、实时、可靠的数据传输变得越来越重要。在多种高速串行总线通信的方式中，M-LVDS总线的通信速率可达到200Mbps以上，且隔离后的M-LVDS总线的通信速率可以做到100Mbps以上。这种高速串行总线还具有多主、实时性强的特点。但目前，M-LVDS总线基本上都是以背板或短距离插槽形式的载体实现传输线功能，这就限制了A，B两个冗余系统或扩展系统之间级联的布线长度。
在系统级联的应用中，短距离M-LVDS总线数据传输面临如下问题：
1、可扩展性：标准尺寸的机笼，可以插入的电路板数量有限，如果需要插入更多的板卡来实现更多的功能，就无法在固定长度的背板上实现；
2、灵活性：对于二乘二取二架构的系统或需要扩展机笼的系统，如果连接两个机笼的M-LVDS级联线长度太短，在安装到机柜上时就会造成布线长度不够无法安装的问题；
3、成本：通过定制非标准的背板和机笼来延长背板长度，导致成本升高。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种基于长线级联的M-LVDS总线系统及方法。
本发明的目的可以通过以下技术方案来实现：
一种基于长线级联的M-LVDS总线系统，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接。
优选的，所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。
优选的，所述的两个机笼中背板上的M-LVDS总线的走线等长，且阻抗控制为100Ω±10％，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理电路。
优选的，单个所述的机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。
优选的，所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。
优选的，所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片；所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。
优选的，所述的M-LVDS总线通信速率通过板卡上的FPGA设置。
一种采用所述的基于长线级联的M-LVDS总线系统的方法，所述的单个机笼内多个板卡通过M-LVDS总线通信包括以下步骤：
步骤1、从FPGA发出的数据首先经过隔离模块进行电气隔离，然后进入驱动模块完成电平转换，单端信号转换成差分信号；
步骤2、差分信号连接到背板上，当该板卡作为主设备时，数据将发送到M-LVDS总线上去；
步骤3、如果该板卡作为从设备，将从M-LVDS总线上接收数据，然后通过驱动模块将差分信号转换成单端信号；
步骤4、该单端信号通过隔离模块隔离后进入FPGA，FPGA对数据进行处理。
与现有技术相比，本发明具有以下优点：
1、提高了可扩展性，可以扩展插入机笼中板卡数量，提供更多的系统功能和资源；
2、提高了灵活性，二乘二取二的两个机笼可以有足够长度的级联线，支持在机柜中灵活布线；
3、在不更改背板和机笼机械尺寸的情况下，根据实际应用决定插入板卡数量，且两机笼级联只涉及连接器和线缆成本，可以降低成本；
附图说明
图1为本发明的单机笼内的M-LVDS总线硬件连接示意图；
图2为本发明的基于长线级联的M-LVDS总线硬件连接示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚，完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
本发明的原理是：在FPGA上实现M-LVDS总线逻辑功能，然后通过隔离芯片实现总线的对外隔离，再通过总线驱动器实现M-LVDS总线的电平转换。为实现M-LVDS总线的长线传输，需要在背板上做终端匹配和滤波处理，以滤除高频干扰。级联线使用双绞屏蔽线。
如图2所示，一种基于长线级联的M-LVDS总线系统，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接。
所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。
所述的两个机笼中背板上的M-LVDS总线的走线等长，且阻抗控制为100Ω±10％，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理。
如图1所示，所述的单个机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。
所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。
所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片；所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。
所述的M-LVDS总线通信速率通过板卡上的FPGA设置。
采用所述的一种基于长线级联的M-LVDS总线系统的方法，所述的单个机笼内多个板卡通过M-LVDS总线通信包括以下步骤：
步骤1、从FPGA发出的数据首先经过隔离模块进行电气隔离，然后进入驱动模块完成电平转换，单端信号转换成差分信号；
步骤2、差分信号连接到背板上，当该板卡作为主设备时，数据将发送到M-LVDS总线上去；
步骤3、如果该板卡作为从设备，将从M-LVDS总线上接收数据，然后通过驱动模块将差分信号转换成单端信号；
步骤4、该单端信号通过隔离模块隔离后进入FPGA，FPGA对数据进行处理。
单板的FPGA实现M-LVDS总线数据的收发、仲裁、错误检测、滤波等功能；
如果只是多块板卡在同一个机笼内通过M-LVDS总线通信，则在背板的两个终端只需要做电阻的终端匹配即可；但如果要做两个机笼的长线级联，则还要考虑高频干扰，所以需要做滤波处理。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种基于长线级联的M-LVDS总线系统，其特征在于，该系统包括两个独立机笼，所述的两个机笼通过2路M-LVDS总线连接。
2.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的2路M-LVDS总线为两根10米以上的双绞屏蔽线缆。
3.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的两个机笼中背板上的M-LVDS总线的走线等长，且阻抗控制为100Ω±10％，所述的M-LVDS总线在两个背板上的终端设有匹配电阻和滤波处理电路。
4.根据权利要求1所述的一种基于长线级联的M-LVDS总线系统，其特征在于，单个所述的机笼包括多块支持M-LVDS总线协议的板卡，所述的多块板卡在同一个机笼内通过M-LVDS总线通信，所述的M-LVDS总线在背板上的两个终端设有匹配电阻。
5.根据权利要求4所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的板卡包括FPGA、隔离模块和驱动模块，所述的FPGA依次通过隔离模块和驱动模块连接M-LVDS总线。
6.根据权利要求5所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的隔离模块包括2个独立的隔离电源模块和2个独立的M-LVDS隔离芯片；所述的驱动模块包括2个独立的M-LVDS总线驱动芯片。
7.根据权利要求5所述的一种基于长线级联的M-LVDS总线系统，其特征在于，所述的M-LVDS总线通信速率通过板卡上的FPGA设置。
8.一种采用权利要求5所述的基于长线级联的M-LVDS总线系统的方法，其特征在于，所述的单个机笼内多个板卡通过M-LVDS总线通信包括以下步骤：
步骤1、从FPGA发出的数据首先经过隔离模块进行电气隔离，然后进入驱动模块完成电平转换，单端信号转换成差分信号；
步骤2、差分信号连接到背板上，当该板卡作为主设备时，数据将发送到M-LVDS总线上去；
步骤3、如果该板卡作为从设备，将从M-LVDS总线上接收数据，然后通过驱动模块将差分信号转换成单端信号；
步骤4、该单端信号通过隔离模块隔离后进入FPGA，FPGA对数据进行处理。
CN201811518283.3A 2018-12-12 2018-12-12 一种基于长线级联的m-lvds总线系统及方法 Pending CN109547314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811518283.3A CN109547314A (zh) 2018-12-12 2018-12-12 一种基于长线级联的m-lvds总线系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811518283.3A CN109547314A (zh) 2018-12-12 2018-12-12 一种基于长线级联的m-lvds总线系统及方法

Publications (1)

Publication Number Publication Date
CN109547314A true CN109547314A (zh) 2019-03-29

Family

ID=65854945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811518283.3A Pending CN109547314A (zh) 2018-12-12 2018-12-12 一种基于长线级联的m-lvds总线系统及方法

Country Status (1)

Country Link
CN (1) CN109547314A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783094A (zh) * 2019-10-14 2020-02-11 山东电力设备有限公司 一种换流变压器外部屏蔽线走线焊接方法
CN112506037A (zh) * 2020-12-14 2021-03-16 杭州和利时自动化有限公司 一种基于异构多样性的冗余系统
CN113094317A (zh) * 2021-04-08 2021-07-09 北京机电工程研究所 一种读写pcmcia存储卡的便携系统
CN113328887A (zh) * 2021-05-28 2021-08-31 卡斯柯信号有限公司 一种基于m-lvds总线的负载板测试系统及方法
CN114281729A (zh) * 2021-12-24 2022-04-05 卡斯柯信号有限公司 一种用于切换m-lvds总线发送消息的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092590A (ja) * 2007-10-25 2008-04-17 Seiko Epson Corp 電子装置及び通信方法
CN108234267A (zh) * 2018-02-08 2018-06-29 卡斯柯信号有限公司 一种基于m-lvds实时多主高速总线的通信系统
CN209462396U (zh) * 2018-12-12 2019-10-01 卡斯柯信号有限公司 基于长线级联的m-lvds总线系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092590A (ja) * 2007-10-25 2008-04-17 Seiko Epson Corp 電子装置及び通信方法
CN108234267A (zh) * 2018-02-08 2018-06-29 卡斯柯信号有限公司 一种基于m-lvds实时多主高速总线的通信系统
CN209462396U (zh) * 2018-12-12 2019-10-01 卡斯柯信号有限公司 基于长线级联的m-lvds总线系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘成明: "基于LVDS的髙速远程数据传输系统的设计" *
赵琦: "高速可配置FPGA I/O研究与设计" *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783094A (zh) * 2019-10-14 2020-02-11 山东电力设备有限公司 一种换流变压器外部屏蔽线走线焊接方法
CN112506037A (zh) * 2020-12-14 2021-03-16 杭州和利时自动化有限公司 一种基于异构多样性的冗余系统
CN113094317A (zh) * 2021-04-08 2021-07-09 北京机电工程研究所 一种读写pcmcia存储卡的便携系统
CN113328887A (zh) * 2021-05-28 2021-08-31 卡斯柯信号有限公司 一种基于m-lvds总线的负载板测试系统及方法
CN113328887B (zh) * 2021-05-28 2022-07-12 卡斯柯信号有限公司 一种基于m-lvds总线的负载板测试系统及方法
CN114281729A (zh) * 2021-12-24 2022-04-05 卡斯柯信号有限公司 一种用于切换m-lvds总线发送消息的方法
CN114281729B (zh) * 2021-12-24 2024-04-30 卡斯柯信号有限公司 一种用于切换m-lvds总线发送消息的方法

Similar Documents

Publication Publication Date Title
CN109547314A (zh) 一种基于长线级联的m-lvds总线系统及方法
DE202013105453U1 (de) Trainingsrahmen in PMA-Größe für 100GBASE-KP4
CN103873262B (zh) 同轴电缆供电系统
CN209462396U (zh) 基于长线级联的m-lvds总线系统
CN204965418U (zh) 一种新型rs-485接口驱动电路
CN103260341B (zh) 印制电路板及基于印制电路板的差分信号线布线方法
CN104253695A (zh) 直连式介质转换器
CN207053524U (zh) 一种实现车载以太网与传统以太网数据交互的装置
CN104657315A (zh) 一种集线器控制电路
CN110708324A (zh) 一种实现fpga板卡间点对点通信方法及系统
CN102055634B (zh) 一种基于光纤的can节点互联装置
CN104064012A (zh) 一种自动读表系统
CN201654774U (zh) 一种基于usb2.0的数据传输设备
CN101667991B (zh) 一种设置预加重和/或均衡参数的方法及装置
KR20120024598A (ko) 네트워크 시스템 및 노드
CN208314763U (zh) 一种用于PCIe信号机箱外部传输的Retimer板卡
CN105027518B (zh) 用于通信设备的互连系统
CN206649657U (zh) 一种供电单位电费采集系统
CN207022033U (zh) 一种基于OpenVPX标准的正交交换系统
CN105812216B (zh) PBUS无变压器EtherCAT通信电路及应用方法
CN115268339A (zh) 一种三余度综合控制系统和控制方法
CN205068372U (zh) 一种主从设备连接装置
CN104085424A (zh) 车载信号系统安全控制平台
CN209118135U (zh) 一种电动自行车用can总线通信电路
CN104618053B (zh) 基于wdm的信号互连方法及基带单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination