CN115543894B - 存储系统、数据处理方法及装置、存储介质及电子设备 - Google Patents

存储系统、数据处理方法及装置、存储介质及电子设备 Download PDF

Info

Publication number
CN115543894B
CN115543894B CN202211519708.9A CN202211519708A CN115543894B CN 115543894 B CN115543894 B CN 115543894B CN 202211519708 A CN202211519708 A CN 202211519708A CN 115543894 B CN115543894 B CN 115543894B
Authority
CN
China
Prior art keywords
pcie
port
address
address space
pcie switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211519708.9A
Other languages
English (en)
Other versions
CN115543894A (zh
Inventor
赵帅
张士辉
刘清林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211519708.9A priority Critical patent/CN115543894B/zh
Publication of CN115543894A publication Critical patent/CN115543894A/zh
Application granted granted Critical
Publication of CN115543894B publication Critical patent/CN115543894B/zh
Priority to PCT/CN2023/114528 priority patent/WO2024113985A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种存储系统、数据处理方法及装置、存储介质及电子设备。其中，该系统包括：第一存储域，包含中央处理器、第一PCIe交换器以及第一端口，其中，第一PCIe交换器将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二存储域，包含第二PCIe交换器、第二端口以及多个第一外部存储设备，其中，第二PCIe交换器用于将PCIe请求从第二地址空间映射到第一目标外部存储设备中，多个第一外部存储设备中包括第一目标外部存储设备。本发明解决了相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题。

Description

存储系统、数据处理方法及装置、存储介质及电子设备
技术领域
本发明涉及硬件存储技术领域，具体而言，涉及一种存储系统、数据处理方法及装置、存储介质及电子设备。
背景技术
在存储系统中，通常一个控制器中的PCIe BUS（peripheral componentinterconnect express BUS，高速串行计算机扩展总线）的资源被过多的外部存储设备使用，例如，包括CPU自带PCIe设备以及外插接口卡、NVMe盘（NVMe指NVM Express，NonVolatile Memory Host Controller InterfaceSpecification，非易失性内存主机控制器接口规范）等设备都会占用PCIe BUS资源， 而PCIe 仅包含256个BUS号，在需要更多外部存储设备接入控制器的情况下，PCIe BUS资源出现严重不足。
为了解决PCIe BUS资源难以满足外部存储设备的需求的问题，相关技术中，出现了采用NVMe转以太网芯片，使用以太网协议扩展更多的NVMe盘的方式，但这种方式带来更大的协议转换开销，同时复杂度也进一步提升。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种存储系统、数据处理方法及装置、存储介质及电子设备，以解决相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题。
根据本发明实施例的一个方面，提供了一种存储系统。该系统包括：第一存储域，包含中央处理器、第一PCIe交换器以及第一端口，其中，第一PCIe交换器将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二存储域，包含第二PCIe交换器、所述第二端口以及多个第一外部存储设备，其中，第二PCIe交换器用于将PCIe请求从第二地址空间映射到第一目标外部存储设备中，多个第一外部存储设备中包括第一目标外部存储设备。
可选地，第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于第二地址空间中，第三地址段与外部存储设备的地址段具有映射关系，其中,预设数量的第三地址段为一个外部存储设备的地址段。
可选地，第一端口为非透明桥虚拟端口，第二地址空间为非透明桥虚拟端口的地址空间。
可选地，第二端口为非透明桥连接端口，第二地址空间为非透明桥连接端口的地址空间。
可选地，非透明桥虚拟端口和非透明桥连接端口均设置在第一PCIe交换器上。
可选地，第一地址空间和第二地址空间存在地址隔离。
可选地，中央处理器将PCIe请求从中央处理器自身的地址空间映射至第一端口的第一地址空间。
可选地，第一外部存储设备的种类至少包括以下之一：PCIe设备、外部接口卡、固态硬盘。
可选地，存储系统还包括：第三存储域，包含第三PCIe交换器、第三端口以及多个第二外部存储设备，第一PCIe交换器还将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第三端口的第三地址空间，第三PCIe交换器用于将PCIe请求从第三地址空间映射到第二目标外部存储设备中，其中，多个第二外部存储设备中包括第二目标外部存储设备。
可选地，第二存储域还包括第五端口，第二PCIe交换器还用于将PCIe请求从第二地址空间映射到第五端口的地址空间中，系统还包括：第四存储域，包含第四PCIe交换器、第四端口以及多个第三外部存储设备，第四PCIe交换器用于将PCIe请求从第五端口的地址空间映射第四端口的地址空间，并将PCIe请求从第四端口的地址空间映射到第三目标外部存储设备中，其中，多个第三外部存储设备中包括第三目标外部存储设备。
根据本发明实施例的一个方面，提供了一种数据处理方法，该方法包括：通过第一PCIe交换器接收中央处理器发出的PCIe请求；通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。
可选地，第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于第二地址空间中，通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间包括：将PCIe请求定位至多个第二地址段中的目标第二地址段；根据多个第二地址段与多个第三地址段之间的关系，将PCIe请求从目标第二地址段映射至多个第三地址段中的目标第三地址段。
可选地，第三地址段与外部存储设备的地址段具有映射关系，通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中包括：根据第三地址段与外部存储设备之间的映射关系，将PCIe请求从预设数量的目标第三地址段中映射至目标外部存储设备中。
可选地，在PCIe请求为读请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，该方法还包括： 从目标外部存储设备读取读请求指示的数据。
可选地，在PCIe请求为写请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，该方法还包括： 将写请求指示的数据写入目标外部存储设备。
可选地，在通过第一PCIe交换器接收中央处理器发出的PCIe之前，中央处理器将PCIe请求从中央处理器自身的地址空间映射至第一端口的第一地址空间。
可选地，中央处理器、第一PCIe交换器以及第一端口构成第一存储域，第二PCIe交换器、第二端口以及多个外部存储设备构成第二存储域，将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间是指将PCIe请求从第一存储域转换至第二存储域。
根据本发明实施例的另一方面，还提供了一种数据处理装置，该装置包括：第一接收单元，用于通过第一PCIe交换器接收中央处理器发出的PCIe请求通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第一映射单元，用于通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二映射单元，用于通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。
根据本发明实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行上述数据处理方法。
根据本发明实施例的另一方面，还提供了一种电子设备，包括一个或多个处理器和存储器，所述存储器用于存储一个或多个程序，其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现上述数据处理方法。
本发明实施例公开的存储系统，包括：第一存储域，包含中央处理器、第一PCIe交换器以及第一端口，其中，第一PCIe交换器将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二存储域，包含第二PCIe交换器、所述第二端口以及多个第一外部存储设备，其中，第二PCIe交换器用于将PCIe请求从第二地址空间映射到第一目标外部存储设备中，多个第一外部存储设备中包括第一目标外部存储设备。进而解决了相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施的一种存储系统的示意图；
图2是根据本发明实施例的一种可选的存储系统结构的示意图；
图3是根据本发明实施例的一种可选的存储系统地址空间的映射示意图；
图4是根据本发明实施例的一种数据处理方法的示意图；
图5是根据本发明实施例的一种数据处理装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于本领域技术人员理解本发明，下面对本发明各实施例中涉及的部分术语或名词做出解释：
NTB：Non-Transparent Bridge，非透明桥技术。
PCIe BUS：peripheral component interconnectexpress BUS，高速串行计算机扩展总线规范。
NVMe：指NVM Express，Non Volatile Memory Host Controller InterfaceSpecification，非易失性内存主机控制器接口规范。
需要说明的是，本公开所涉及的相关信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于展示的数据、分析的数据等），均为经用户授权或者经过各方充分授权的信息和数据。例如，本系统和相关用户或机构间设置有接口，在获取相关信息之前，需要通过接口向前述的用户或机构发送获取请求，并在接收到前述的用户或机构反馈的同意信息后，获取相关信息。
本发明下述各实施例可应用于各种硬件存储的系统/应用/设备中。
下面结合各个实施例来详细说明本发明。
实施例一
根据本发明实施例，提供了一种存储系统的实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的一种存储系统的示意图，如图1所示，该系统包括如下步骤：
第一存储域10，包含中央处理器、第一PCIe交换器以及第一端口，其中，第一PCIe交换器将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的存储系统中，中央处理器将PCIe请求从中央处理器自身的地址空间映射至第一端口的第一地址空间，第一PCIe交换器再将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间。
具体地，中央处理器将PCIe请求从自身的地址空间映射至第一端口的第一地址空间，第一PCIe交换器再将第一端口的第一地址空间中的PCIe请求映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的存储系统中，第一端口为非透明桥虚拟端口，第一地址空间为非透明桥虚拟端口的地址空间。第二端口为非透明桥连接端口，第二地址空间为非透明桥连接端口的地址空间。第一地址空间和第二地址空间存在地址隔离。
具体的，非透明桥虚拟端口为NTB虚拟端口，第一地址空间为NTB虚拟端口包含的多个BAR地址段；非透明桥连接端口为NTB 连接端口，第二地址空间为NTB 连接端口包含的多个BAR地址段。
具体的，图2是根据本发明实施例的一种可选的存储系统结构的示意图，如图2所示，第一存储域10可以为控制器Domain A，中央处理器为CPU，第一PCIe交换器为PCIeSwitch A。第一端口为在控制器Domain A中的NTB虚拟端口，第一地址空间可以为NTB虚拟端口包含的BAR地址段。控制器Domain A包含PCIe Switch A、CPU以及NTB虚拟端口。第二端口为NTB 连接端口，第二地址空间可以为NTB 连接端口包含的BAR地址段。
第二存储域20，包含第二PCIe交换器、第二端口以及多个第一外部存储设备，其中，第二PCIe交换器用于将PCIe请求从第二地址空间映射到第一目标外部存储设备中，多个第一外部存储设备中包括第一目标外部存储设备。
具体的，如图2所示，第二存储域20可以为控制器Domain B，第二PCIe交换器为PCIe Switch B，第二端口为在控制器DomainB的NTB 连接端口。控制器Domain B包含PCIeSwitch B、NTB 连接端口和多个外部存储设备。具体的，PCIeSwitch B将CPU发出的PCIe请求，通过控制器Domain B的NTB 连接端口下的第二地址空间进行地址转化，转化为对应的NVMe固态硬盘等第一外部存储设备的地址。
可选地，在本申请实施例提供的存储系统中，第一外部存储设备的种类至少包括以下之一：PCIe设备、外部接口卡、固态硬盘。
可选地，在本申请实施例提供的存储系统中，非透明桥虚拟端口和非透明桥连接端口均设置在第一PCIe交换器上。
具体的，如图2所示，非透明桥虚拟端口为第一端口，也即NTB虚拟端口；非透明桥连接端口为第二端口，也即NTB 连接端口，其中，NTB虚拟端口的作用是将CPU侧的地址转换为Link侧地址，NTB 连接端口的作用为将Link侧地址转换成对应硬盘的地址。PCIe SwitchA连接NTB虚拟端口，PCIe Switch B连接NTB 连接端口。其中，非透明桥也即NTBB， PCIeSwitch分为几个单独的虚拟Switch部分，可以直接通过PCIe在两个系统之间建立一个非透明桥，实现跨系统通信和地址转换。
需要说明的是，PCIe为peripheral componeNTB iNTBerconnect express，是一种通用的计算机扩展总线标准，PCIeBUS即为计算机扩展总线，主要用于扩充计算机系统总线数据吞吐量以及提高设备通信速度，采用点到点的串行方式进行传输，大大增加了传输速率，但是，在相关技术中，PCIe BUS受限于256个BUS号，控制器难以扩展连接多个外部存储设备。
而本实施例，通过地址映射可以灵活地扩展多个外部存储设备，地址映射是指将请求的逻辑地址转换为运行时由机器直接寻址的物理地址，具体的，如图2所示，在PCIe协议下，PCIe Switch A将CPU发出的PCIe请求，PCIe请求可以读写请求，通过控制器Domain A中NTB虚拟端口包含的第一地址空间进行转化，将地址转化为控制器Domain B中的NTB 连接端口包含的第二地址空间地址，而第二地址空间地址与多个外部存储设备对应，从而实现了CPU对外部存储设备的数据读写。
本发明实施例的存储系统，包括第一存储域10，包含中央处理器、第一PCIe交换器以及第一端口，其中，第一PCIe交换器将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二存储域20，包含第二PCIe交换器、第二端口以及多个第一外部存储设备，其中，第二PCIe交换器用于将PCIe请求从第二地址空间映射到第一目标外部存储设备中，多个第一外部存储设备中包括第一目标外部存储设备。通过设置多个存储域并在不同的存储域的第二端口之间对PCIe请求进行地址转换，解决了相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题，进而达到了控制器不增加协议转换开销的基础上支持更多的外部存储设备的效果。
可选地，在本申请实施例提供的存储系统中，第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于第二地址空间中，第三地址段与外部存储设备的地址段具有映射关系，其中,预设数量的第三地址段为一个外部存储设备的地址段。
具体的，图3是根据本发明实施例的一种可选的存储系统地址空间的映射示意图，如图3 所示，第一地址空间为NTB虚拟端口包含的地址空间，第一地址段为NTB虚拟端口包含第一地址空间中的多个BAR地址段，具体包含BAR0至BARN，每一个第一地址段包含了多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段组成第二地址空间，预设数量的第三地址段分别组成了外部存储设备的地址段，例如，bar0、bar1和bar2组成了一个外部存储设备的地址段。
存储系统的结构还可以进行横向扩展，可选地，在本申请实施例提供的存储系统中，存储系统还包括：第三存储域，包含第三PCIe交换器、第三端口以及多个第二外部存储设备，第一PCIe交换器还将中央处理器发出的PCIe请求从第一端口的第一地址空间映射到第三端口的第三地址空间，第三PCIe交换器用于将PCIe请求从第三地址空间映射到第二目标外部存储设备中，其中，多个第二外部存储设备中包括第二目标外部存储设备。
具体的，第三存储域可以为控制器Domain C，控制器Domain C与控制器Domain B为并行关系，且与控制器Domain A相连接；第三PCIe交换器可以为PCIe Switch C，第三端口可以为PCIe Switch C包含的NTB虚拟端口。第二外部存储设备可以包括PCIe设备、外部接口卡、固态硬盘等设备。控制器Domain C包含了PCIeSwitch C、NTB端口以及多个第二外部存储设备。
其中，PCIe Switch A将CPU发出的PCIe请求的地址通过控制器Domain A中NTB虚拟端口包含的第一地址空间进行转化，将地址转化为控制器Domain C的NTB 连接端口包含的第三地址空间地址。PCIeSwitch C将转化到Domain C中NTB 连接端口包含的第三地址空间的PCIe请求，通过NTB 连接端口下的第三地址空间进行地址转化，转化为对应的NVMe固态硬盘等第二外部存储设备的地址中。
存储系统的结构还可以进行纵向扩展，可选地，在本申请实施例提供的存储系统中，第二存储域20还包括第五端口，第二PCIe交换器还用于将PCIe请求从第二地址空间映射到第五端口的地址空间中，系统还包括：第四存储域，包含第四PCIe交换器、第四端口以及多个第三外部存储设备，第四PCIe交换器用于将PCIe请求从第五端口的地址空间映射第四端口的地址空间，并将PCIe请求从第四端口的地址空间映射到第三目标外部存储设备中，其中，多个第三外部存储设备中包括第三目标外部存储设备。
具体的，PCIe Switch B包含了第五端口，PCIe Switch B将CPU发出的PCIe请求，通过控制器Domain B的NTB 连接端口下的第五地址空间进行地址转化，转化为第五端口下的地址。第四存储域可以为控制器DomainD，控制器Domain D和控制器Domain B为串行关系，且与控制器Domain B相连接，第四PCIe交换器可以为PCIe Switch D，第四端口可以为PCIeSwitch D包含的NTB 连接端口，第三外部存储设备可以包括PCIe设备、外部接口卡、固态硬盘等设备。PCIe Switch D将第五端口中的PCIe请求通过控制器Domain D的NTB 连接端口下的第五地址空间进行地址转化，将地址转化为控制器Domain D的NTB 连接端口包含的第四空间地址，并通过NTB 连接端口下的第四地址空间进行地址转化，转化为对应的NVMe固态硬盘等第三外部存储设备的地址中。
实施例二
图4是根据本发明实施例的一种数据处理方法的示意图，应用于实施例一的存储系统，如图4所示，该方法包括如下步骤：
步骤S401，通过第一PCIe交换器接收中央处理器发出的PCIe请求。
具体的，图2是根据本发明实施例的一种可选的存储系统结构的示意图，如图2所示，中央处理器为CPU，第一PCIe交换器为PCIe Switch A，PCIe请求可以读写请求。
步骤S402，通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的数据处理方法中，在通过第一PCIe交换器接收中央处理器发出的PCIe之前，中央处理器将PCIe请求从中央处理器自身的地址空间映射至第一端口的第一地址空间。
具体地，中央处理器将PCIe请求从自身的地址空间映射至第一端口的第一地址空间，第一PCIe交换器再将第一端口的第一地址空间中的PCIe请求映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的数据处理方法中，中央处理器、第一PCIe交换器以及第一端口构成第一存储域，第二PCIe交换器、第二端口以及多个外部存储设备构成第二存储域，将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间是指将PCIe请求从第一存储域转换至第二存储域。
如图2所示，Domain A为第一地址域，Domain B为第二地址域，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，第一地址空间可以为NTB虚拟端口包含的BAR地址段。第二端口为控制器Domain B中的NTB 连接端口，第二地址空间可以为NTB 连接端口包含的BAR地址段。通过PCIe Switch A将PCIe请求从NTB虚拟端口的BAR地址段映射到NTB 连接端口的BAR地址段。也即，实现了将PCIe请求从第一地址域转换至第二地址域的目的。
步骤S403，通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。
如图2所示，第二PCIe交换器为控制器Domain B中的PCIe Switch B，多个外部存储设备可以为PCIe设备、外部接口卡、固态硬盘等。
具体的，通过PCIe Switch A将CPU发出的PCIe请求进行接收，将其地址通过控制器Domain A中NTB虚拟端口包含的第一地址空间进行转化，并将地址转化为控制器DomainB的NTB 连接端口包含的第二地址空间地址。进一步的，PCIe Switch B将转化到Domain B的NTB 连接端口包含的第二地址空间的PCIe请求，通过NTB 连接端口下的第二地址空间进行地址转化，转化为对应的NVMe固态硬盘外部存储设备的地址中。
本发明实施例的数据处理方法，通过第一PCIe交换器接收中央处理器发出的PCIe请求；通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。通过设置多个存储域并在不同的存储域的第二端口之间对PCIe请求进行地址转换，解决了相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题，进而达到了控制器不增加协议转换开销的基础上支持更多的外部存储设备的效果。
下面结合上述各步骤对本发明实施例进行详细说明。
可选地，在本申请实施例提供的数据处理方法中，第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于第二地址空间中，通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间包括：将PCIe请求定位至多个第二地址段中的目标第二地址段；根据多个第二地址段与多个第三地址段之间的关系，将PCIe请求从目标第二地址段映射至多个第三地址段中的目标第三地址段。
如图2所示，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，如图3所示，第一地址空间为NTB虚拟端口包含的地址空间，第一地址段为NTB虚拟端口包含第一地址空间中的多个BAR地址，每一个第一地址段包含了多个第二地址段，具体包含BAR0至BARN，每个第二地址空间中包含多个第三地址段，所有第三地址段组成第二地址空间，预设数量的第三地址段组成了外部存储设备的地址段，例如，bar0、bar1和bar2组成了一个外部存储设备的地址段。
具体的，将PCIe请求定位至控制器Domain B的NTB 连接端口中的第二地址段的目标地址段，由于第二地址段和第三地址段之间存在映射关系，则将请求从目标地址段通过第二地址空间进行地址转化，转化为对应的多个第三地址段中的目标第三地址段。
可选地，在本申请实施例提供的数据处理方法中，第三地址段与外部存储设备的地址段具有映射关系，通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中包括：根据第三地址段与外部存储设备之间的映射关系，将PCIe请求从预设数量的目标第三地址段中映射至目标外部存储设备中。
如图2所示，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，第二PCIe交换器为控制器Domain B中的PCIe SwitchB，第二端口为在控制器Domain B中的NTB连接端口，具体的，由于第三地址段中的多个地址段与外部存储设备地址存在映射关系，通过PCIeSwitch A将请求在Domain B的NTB 连接端口下的第二地址空间进行地址映射，转化至第三地址段，进而可以将请求映射至目标外部存储设备的地址段中。
可选地，在本申请实施例提供的数据处理方法中，在PCIe请求为读请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，该方法还包括： 从目标外部存储设备读取读请求指示的数据。
具体的，PCIe请求可以为在CPU的配置空间发起的读写请求。当PCIe请求为读请求时，通过PCIe Switch A的NTB虚拟端口将控制器Domain A中的读请求从第一地址空间包含的第二地址空间进行地址映射，也即，将读请求的逻辑地址转换为运行时由机器直接寻址的物理地址，并将读请求的某些字段重新封装打包，使得PCIe Switch A中的地址替换为PCIe Switch B中连接的多个外部存储设备中的目标外部存储设备的地址，进而使得CPU可以从目标外部存储设备读取数据。
可选地，在本申请实施例提供的数据处理方法中，在PCIe请求为写请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，该方法还包括： 将写请求指示的数据写入目标外部存储设备。
具体的，PCIe请求可以CPU在配置空间发起的读写请求。当PCIe请求为写请求时，通过PCIe Switch A的NTB虚拟端口将控制器Domain A中的写请求从第一地址空间包含的第二地址空间进行地址映射，也即，将写请求的逻辑地址转换为运行时由机器直接寻址的物理地址，并将字段进行重新封装等操作，使得PCIe Switch A中的地址替换为PCIeSwitch B中连接的多个外部存储设备中的目标外部存储设备的地址，进而使CPU能够向目标外部存储设备写入数据。
实施例三
本实施例中提供的一种存储装置包含了多个实施单元，每个实施单元对应于上述实施例一中的各个实施步骤。
图5是根据本发明实施例的一种数据处理装置的示意图，如图5所示，该装置可以包括：第一接收单元501、第一映射单元502和第二映射单元503。
具体地，第一接收单元501，用于通过第一PCIe交换器接收中央处理器发出的PCIe请求。
具体的，图2是根据本发明实施例的一种可选的存储系统结构的示意图，如图2所示，中央处理器为CPU，第一PCIe交换器为PCIe Switch A，PCIe请求可以读写请求。
第一映射单元502，用于通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的数据处理装置中，该装置还包括第三映射单元，用于在通过第一PCIe交换器接收中央处理器发出的PCIe之前，通过中央处理器将PCIe请求从中央处理器自身的地址空间映射至第一端口的第一地址空间。
具体地，中央处理器将PCIe请求从自身的地址空间映射至第一端口的第一地址空间，第一PCIe交换器再将第一端口的第一地址空间中的PCIe请求映射到第二端口的第二地址空间。
可选地，在本申请实施例提供的数据处理装置中，中央处理器、第一PCIe交换器以及第一端口构成第一存储域，第二PCIe交换器、第二端口以及多个外部存储设备构成第二存储域，将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间是指将PCIe请求从第一存储域转换至第二存储域。
如图2所示，Domain A为第一地址域，Domain B为第二地址域，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，第一地址空间可以为NTB虚拟端口包含的BAR地址段。第二端口为控制器Domain B中的NTB 连接端口，第二地址空间可以为NTB 连接端口包含的BAR地址段。通过PCIe Switch A将PCIe请求从NTB虚拟端口的BAR地址段映射到NTB 连接端口的BAR地址段。
第二映射单元503，用于通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。
如图2所示，第二PCIe交换器为控制器Domain B中的PCIe Switch B，多个外部存储设备可以为PCIe设备、外部接口卡、固态硬盘等。
具体的，通过PCIe Switch A将CPU发出的PCIe请求进行接收，将其地址通过控制器Domain A中NTB虚拟端口包含的第一地址空间进行转化，并将地址转化为控制器DomainB的NTB 连接端口包含的第二地址空间地址。进一步的，PCIe Switch B将转化到Domain B的NTB 连接端口包含的第二地址空间的PCIe请求，通过NTB 连接端口下的第二地址空间进行地址转化，转化为对应的NVMe固态硬盘外部存储设备的地址中。
本发明实施例的数据处理装置，包括第一接收单元501，用于通过第一PCIe交换器接收中央处理器发出的PCIe请求；第一映射单元502，用于通过第一PCIe交换器将PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；第二映射单元503，用于通过第二PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中。通过设置多个存储域并在不同的存储域的第二端口之间对PCIe请求进行地址转换，解决了相关技术中扩展PCIe资源的方式需要用增大协议转化开销的技术问题，进而达到了控制器不增加协议转换开销的基础上支持更多的外部存储设备的效果。
可选地，在本申请实施例提供的数据处理装置中，第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于第二地址空间中，第一映射单元502包括：定位模块，用于将PCIe请求定位至多个第二地址段中的目标第二地址段；第一映射模块，用于根据多个第二地址段与多个第三地址段之间的关系，将PCIe请求从目标第二地址段映射至多个第三地址段中的目标第三地址段。
如图2所示，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，如图3所示，第一地址空间为NTB虚拟端口包含的地址空间，第一地址段为NTB虚拟端口包含第一地址空间中的多个BAR地址，每一个第一地址段包含了多个第二地址段，具体包含BAR0至BARN，每个第二地址空间中包含多个第三地址段，所有第三地址段组成第二地址空间，预设数量的第三地址段组成了外部存储设备的地址段，例如，bar0、bar1和bar2组成了一个外部存储设备的地址段。
具体的，将PCIe请求定位至控制器Domain B的NTB 连接端口中的第二地址段的目标地址段，由于第二地址段和第三地址段之间存在映射关系，则将请求从目标地址段通过第二地址空间进行地址转化，转化为对应的多个第三地址段中的目标第三地址段。可选地，在本申请实施例提供的数据处理装置中，第三地址段与外部存储设备的地址段具有映射关系，第二映射单元503包括：第二映射模块，用于根据第三地址段与外部存储设备之间的映射关系，将PCIe请求从预设数量的目标第三地址段中映射至目标外部存储设备中。
如图2所示，第一PCIe交换器为控制器Domain A中的PCIe Switch A，第一端口为在控制器Domain A中的NTB虚拟端口，第二PCIe交换器为控制器Domain B中的PCIe SwitchB，第二端口为在控制器Domain B中的NTB连接端口，具体的，由于第三地址段中的多个地址段与外部存储设备地址存在映射关系，通过PCIeSwitch A将请求在Domain B的NTB 连接端口下的第二地址空间进行地址映射，转化至第三地址段，进而可以将请求映射至目标外部存储设备的地址段中。
可选地，在本申请实施例提供的数据处理装置中，该装置还包括：读取单元，用于在PCIe请求为读请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，从目标外部存储设备读取读请求指示的数据。
具体的，PCIe请求可以为在CPU的配置空间发起的读写请求。当PCIe请求为读请求时，通过PCIe Switch A的NTB虚拟端口将控制器Domain A中的读请求从第一地址空间包含的第二地址空间进行地址映射，也即，将读请求的逻辑地址转换为运行时由机器直接寻址的物理地址，并将读请求的某些字段重新封装打包，使得PCIe Switch A中的地址替换为PCIe Switch B中连接的多个外部存储设备中的目标外部存储设备的地址，进而使得CPU可以从目标外部存储设备读取数据。
可选地，在本申请实施例提供的数据处理装置中，该装置还包括：写入单元，用于在PCIe请求为写请求的情况下，在通过第一PCIe交换器将PCIe请求从第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，将写请求指示的数据写入目标外部存储设备。
具体的，PCIe请求可以CPU在配置空间发起的读写请求。当PCIe请求为写请求时，通过PCIe Switch A的NTB虚拟端口将控制器Domain A中的写请求从第一地址空间包含的第二地址空间进行地址映射，也即，将写请求的逻辑地址转换为运行时由机器直接寻址的物理地址，并将字段进行重新封装等操作，使得PCIe Switch A中的地址替换为PCIeSwitch B中连接的多个外部存储设备中的目标外部存储设备的地址，进而使CPU能够向目标外部存储设备写入数据。
上述的数据处理装置还可以包括处理器和存储器，上述第一接收单元501、第一映射单元502、第二映射单元503等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
上述处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来将对比结果发送至目标终端。
上述存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
根据本发明实施例的另一方面，还提供了一种计算机可读存储介质，计算机可读存储介质包括存储的计算机程序，其中，在计算机程序运行时控制计算机可读存储介质所在设备执行上述的数据处理方法。
根据本发明实施例的另一方面，还提供了一种电子设备，包括一个或多个处理器和存储器，存储器用于存储一个或多个程序，其中，当一个或多个程序被一个或多个处理器执行时，使得一个或多个处理器实现上述的数据处理方法。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种存储系统，其特征在于，包括：
第一存储域，包含中央处理器、第一PCIe交换器以及第一端口，其中，所述第一PCIe交换器将所述中央处理器发出的PCIe请求从所述第一端口的第一地址空间映射到第二端口的第二地址空间；
第二存储域，包含第二PCIe交换器、所述第二端口以及多个第一外部存储设备，其中，所述第二PCIe交换器用于将所述PCIe请求从所述第二地址空间映射到第一目标外部存储设备中，所述多个第一外部存储设备中包括所述第一目标外部存储设备；
其中，所述第一端口为非透明桥虚拟端口，所述第二端口为非透明桥连接端口，所述非透明桥虚拟端口和所述非透明桥连接端口均设置在所述第一PCIe交换器上。
2.根据权利要求1所述的存储系统，其特征在于，所述第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于所述第二地址空间中，第三地址段与外部存储设备的地址段具有映射关系，其中,预设数量的第三地址段为一个外部存储设备的地址段。
3.根据权利要求1所述的存储系统，其特征在于，所述第二地址空间为所述非透明桥虚拟端口的地址空间。
4.根据权利要求3所述的存储系统，其特征在于，所述第二地址空间为所述非透明桥连接端口的地址空间。
5.根据权利要求1所述的存储系统，其特征在于，所述第一地址空间和所述第二地址空间存在地址隔离。
6.根据权利要求1所述的存储系统，其特征在于，所述中央处理器将所述PCIe请求从所述中央处理器自身的地址空间映射至所述第一端口的第一地址空间。
7.根据权利要求1所述的存储系统，其特征在于，所述第一外部存储设备的种类至少包括以下之一：PCIe设备、外部接口卡、固态硬盘。
8.根据权利要求1所述的存储系统，其特征在于，所述存储系统还包括：
第三存储域，包含第三PCIe交换器、第三端口以及多个第二外部存储设备，所述第一PCIe交换器还将所述中央处理器发出的PCIe请求从所述第一端口的第一地址空间映射到第三端口的第三地址空间，所述第三PCIe交换器用于将所述PCIe请求从所述第三地址空间映射到第二目标外部存储设备中，其中，所述多个第二外部存储设备中包括所述第二目标外部存储设备。
9.根据权利要求1所述的存储系统，其特征在于，所述第二存储域还包括第五端口，所述第二PCIe交换器还用于将所述PCIe请求从所述第二地址空间映射到第五端口的地址空间中，所述系统还包括：
第四存储域，包含第四PCIe交换器、第四端口以及多个第三外部存储设备，所述第四PCIe交换器用于将所述PCIe请求从所述第五端口的地址空间映射第四端口的地址空间，并将所述PCIe请求从所述第四端口的地址空间映射到第三目标外部存储设备中，其中，所述多个第三外部存储设备中包括所述第三目标外部存储设备。
10.一种数据处理方法，应用于上述权利要求1至9中任意一项所述的存储系统，其特征在于，包括：
通过第一PCIe交换器接收中央处理器发出的PCIe请求；
通过所述第一PCIe交换器将所述PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；
通过第二PCIe交换器将所述PCIe请求从所述第二地址空间映射到所述第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中；
其中，所述第一端口为非透明桥虚拟端口，所述第二端口为非透明桥连接端口，所述非透明桥虚拟端口和所述非透明桥连接端口均设置在所述第一PCIe交换器上。
11.根据权利要求10所述的方法，其特征在于，所述第一地址空间中包含多个第一地址段，每个第一地址段包含多个第二地址段，每个第二地址空间中包含多个第三地址段，所有第三地址段位于所述第二地址空间中，通过所述第一PCIe交换器将所述PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间包括：
将所述PCIe请求定位至所述多个第二地址段中的目标第二地址段；
根据所述多个第二地址段与所述多个第三地址段之间的关系，将所述PCIe请求从所述目标第二地址段映射至所述多个第三地址段中的目标第三地址段。
12.根据权利要求11所述的方法，其特征在于，第三地址段与外部存储设备的地址段具有映射关系，通过所述第一PCIe交换器将所述PCIe请求从所述第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中包括：
根据所述第三地址段与所述外部存储设备之间的映射关系，将所述PCIe请求从预设数量的目标第三地址段中映射至目标外部存储设备中。
13.根据权利要求10所述的方法，其特征在于，在所述PCIe请求为读请求的情况下，在通过所述第一PCIe交换器将所述PCIe请求从所述第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，所述方法还包括：
从所述目标外部存储设备读取所述读请求指示的数据。
14.根据权利要求10所述的方法，其特征在于，在所述PCIe请求为写请求的情况下，在通过所述第一PCIe交换器将所述PCIe请求从所述第二地址空间映射到第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中之后，所述方法还包括：
将所述写请求指示的数据写入所述目标外部存储设备。
15.根据权利要求10所述的方法，其特征在于，在通过所述第一PCIe交换器接收所述中央处理器发出的PCIe之前，所述中央处理器将PCIe请求从所述中央处理器自身的地址空间映射至所述第一端口的第一地址空间。
16.根据权利要求10所述的方法，其特征在于，所述中央处理器、所述第一PCIe交换器以及所述第一端口构成第一存储域，所述第二PCIe交换器、所述第二端口以及多个外部存储设备构成第二存储域，将所述PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间是指将所述PCIe请求从所述第一存储域转换至所述第二存储域。
17.一种数据处理装置，应用于上述权利要求1至9中任意一项所述的存储系统，其特征在于，包括：
第一接收单元，用于通过第一PCIe交换器接收中央处理器发出的PCIe请求通过所述第一PCIe交换器将所述PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；
第一映射单元，用于通过所述第一PCIe交换器将所述PCIe请求从第一端口的第一地址空间映射到第二端口的第二地址空间；
第二映射单元，用于通过第二PCIe交换器将所述PCIe请求从所述第二地址空间映射到所述第二PCIe交换器连接的多个外部存储设备中的目标外部存储设备中；
其中，所述第一端口为非透明桥虚拟端口，所述第二端口为非透明桥连接端口，所述非透明桥虚拟端口和所述非透明桥连接端口均设置在所述第一PCIe交换器上。
18.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行权利要求10至16中任意一项所述的数据处理方法。
19.一种电子设备，其特征在于，包括一个或多个处理器和存储器，所述存储器用于存储一个或多个程序，其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现权利要求10至16中任意一项所述的数据处理方法。
CN202211519708.9A 2022-11-30 2022-11-30 存储系统、数据处理方法及装置、存储介质及电子设备 Active CN115543894B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211519708.9A CN115543894B (zh) 2022-11-30 2022-11-30 存储系统、数据处理方法及装置、存储介质及电子设备
PCT/CN2023/114528 WO2024113985A1 (zh) 2022-11-30 2023-08-23 存储系统、数据处理方法及装置、非易失性存储介质及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211519708.9A CN115543894B (zh) 2022-11-30 2022-11-30 存储系统、数据处理方法及装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN115543894A CN115543894A (zh) 2022-12-30
CN115543894B true CN115543894B (zh) 2023-05-26

Family

ID=84721646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211519708.9A Active CN115543894B (zh) 2022-11-30 2022-11-30 存储系统、数据处理方法及装置、存储介质及电子设备

Country Status (2)

Country Link
CN (1) CN115543894B (zh)
WO (1) WO2024113985A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115543894B (zh) * 2022-11-30 2023-05-26 苏州浪潮智能科技有限公司 存储系统、数据处理方法及装置、存储介质及电子设备
CN117743240B (zh) * 2024-02-19 2024-04-19 井芯微电子技术(天津)有限公司 一种具备透明和非透明双模式的PCIe桥设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546913A (zh) * 2022-01-21 2022-05-27 山东云海国创云计算装备产业创新中心有限公司 一种基于pcie接口的多主机之间数据高速交互的方法和装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242371B (zh) * 2008-03-14 2010-11-10 杭州华三通信技术有限公司 基于PCIe交换架构路由器堆叠的方法、系统和装置
ES2761927T3 (es) * 2013-12-31 2020-05-21 Huawei Tech Co Ltd Método y aparato para extender el dominio PCIE
US11966329B2 (en) * 2018-04-12 2024-04-23 Micron Technology, Inc. Address map caching for a memory system
US12056076B2 (en) * 2019-12-27 2024-08-06 Texas Instruments Incorporated End-to-end isolation over PCIe
CN114006875A (zh) * 2020-07-13 2022-02-01 华为技术有限公司 扩展PCIe系统的方法、PCIe交换设备及PCIe系统
CN113515478B (zh) * 2021-08-03 2022-09-09 无锡众星微系统技术有限公司 一种PCIe Switch的系统扩展管理方法
CN114389995B (zh) * 2021-12-03 2024-08-09 阿里巴巴（中国）有限公司 资源共享的方法、装置以及电子设备
CN114428757B (zh) * 2021-12-06 2024-05-17 中国船舶集团有限公司第七一六研究所 一种架构可重构的计算装置及其重构方法
CN115543894B (zh) * 2022-11-30 2023-05-26 苏州浪潮智能科技有限公司 存储系统、数据处理方法及装置、存储介质及电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114546913A (zh) * 2022-01-21 2022-05-27 山东云海国创云计算装备产业创新中心有限公司 一种基于pcie接口的多主机之间数据高速交互的方法和装置

Also Published As

Publication number Publication date
WO2024113985A1 (zh) 2024-06-06
CN115543894A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN115543894B (zh) 存储系统、数据处理方法及装置、存储介质及电子设备
EP3608792B1 (en) Managed switching between one or more hosts and solid state drives (ssds) based on the nvme protocol to provide host storage services
US10241951B1 (en) Device full memory access through standard PCI express bus
WO2017008675A1 (zh) 一种用于虚拟化环境下传输数据的方法与设备
US20140164666A1 (en) Server and method for sharing peripheral component interconnect express interface
CN109471831B (zh) 一种数据处理方法及装置
CN107278292B (zh) 一种虚拟机内存的映射方法、装置及数据传输设备
US9703590B2 (en) Information processing apparatus including bridges that connect virtual machines and physical devices, and control method thereof
EP2423826A2 (en) Computer system, i/o device control method, and i/o drawer
CN104636186A (zh) 虚拟机内存管理方法、物理主机、pcie设备及其配置方法以及迁移管理设备
CN109960678B (zh) 一种命名处理方法及计算机处理装置
US20090006702A1 (en) Sharing universal serial bus isochronous bandwidth between multiple virtual machines
CN115840620B (zh) 一种数据通路构建方法、设备及介质
CN101278270A (zh) 在虚拟存储器环境中处理dma请求的设备和方法
CN108170620A (zh) 一种服务器用硬盘拓展系统及方法、硬盘信号增强方法
CN104731635A (zh) 一种虚拟机访问控制方法,及虚拟机访问控制系统
CN110502282B (zh) 多路ntb卡的加载方法、装置、设备及可读存储介质
CN109656675A (zh) 总线设备、计算机设备及实现物理主机云存储的方法
CN113778934B (zh) 基于PCIe的高速实时传输系统
CN106325377B (zh) 外部设备扩展卡及输入输出外部设备的数据处理方法
CN113031863B (zh) Ssd命令相关性管理方法、装置、计算机设备及存储介质
CN114238183A (zh) 实现Virtio设备的系统、方法和介质
CN116932451A (zh) 一种数据处理方法、主机及相关设备
CN114637473A (zh) 虚拟资源的分配方法和装置、电子设备和存储介质
CN108710508B (zh) 一种处理方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant