CN112286857A - 一种支持多背板级联的服务器i2c总线分配方法与系统 - Google Patents
一种支持多背板级联的服务器i2c总线分配方法与系统 Download PDFInfo
- Publication number
- CN112286857A CN112286857A CN202011194509.6A CN202011194509A CN112286857A CN 112286857 A CN112286857 A CN 112286857A CN 202011194509 A CN202011194509 A CN 202011194509A CN 112286857 A CN112286857 A CN 112286857A
- Authority
- CN
- China
- Prior art keywords
- backplane
- cpld
- signal
- address
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000009826 distribution Methods 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000004458 analytical method Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000012725 vapour phase polymerization Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明实施例公开了一种支持多背板级联的服务器I2C总线分配方法和系统,包括:为主板上Sideband定义初始地址ID;将主板上BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板;前级背板上的CPLD解析判断地址输入端ID,选择一路I2C信号作为所述前级背板的I2C总线,所述CPLD将其余路I2C信号置为高阻状态;所述CPLD分配地址输出端ID,所述CPLD将地址输出端ID输出到后级背板的地址输入端。本发明解决了现有技术中多背板级联下采用点对点传送Topo,因I2C信号带来的线缆过多导致的机箱理线困难问题,I2C总线选择及地址分配问题,以及单路I2C总线负载过重问题。
Description
技术领域
本发明涉及存储型服务器技术领域,具体涉及一种支持多背板级联的服务器I2C总线分配方法与系统。
背景技术
随着服务器应用范围及场景日益复杂,服务器的配置也随之增多。在存储型服务器领域,对于不同的应用场景,需要的硬盘数量也不尽相同。为了适配不同的存储容量,并尽可能降低成本,服务器硬盘背板往往做成相对小的规模,再根据实际需求配置相应数量的硬盘背板或硬盘数量,从而实现灵活配置。
服务器上多背板配置带来的一个突出问题便是多相同背板下各背板的管理。通常背板的管理包括:BMC通过I2C总线管理带外资源,CPU VPP管理背板硬盘点灯信息。这些Sideband(Sideband,带外)信息在多背板情况下以何种Topo结构传递将影响I2C总线的分配,需要解决地址冲突、负载均衡、信号完整性等系列问题。尤其是考虑到信号完整性,在背板级联情况下如何设计分配Topo,I2C总线如何分配是一个重点需要考虑的点。
目前的多背板共存中,为了解决各背板管理I2C设备地址重复的问题,采用的Topo整体大致分为两类。
一、采用在主板上放置I2C Switch的方式,如图1所示,以主板连接三块背板为例,主板的Host I2C资源通过I2C Switch(I2C Switch,I2C通道切换芯片)切换为需要的通道数,每个通道单独连接一个背板,Host需要访问背板时每次只打开一个通道访问一个背板,采用I2C总线的分时复用。此方案解决了多个同样背板I2C设备地址重复的问题。经过I2CSwitch后分发给各个背板的I2C线缆采用一对一方式连接背板。有几个背板,就从主板连接几个Sideband线缆(Sideband,带外)。
二、单独Host I2C并采用Sideband总线级联方式。如图2所示,以主板连接三块背板为例,考虑到I2C及VPP的信号完整性,主板与背板之间的Sideband采用Daisy-Chain(Daisy-Chain,菊花链)形式。此种Topo结构,只有一路I2C总线在链上传输,通过CPLD解析背板位置,分配给相应背板I2C地址,从而避免I2C地址冲突。
方案一中,I2C从主板到背板采用一对一线缆连接方式,如果VPP信号也通过此Topo方案传递,则VPP信号既非Daisy-Chain又非Star结构,当背板安装不全情况下,每个节点VPP信号都有很大的Stub,影响信号质量。如果为了避免此问题,VPP再单独通过菊花链方式传递,那么主板与背板之间需要另外再增加一个Sideband连接器。此种Topo结构下,加上服务器内从主板到背板的电源线缆、传输高速信号的高速线缆等,将会有众多线缆,整个机箱内部走线将会非常混乱,给生产制造带来额外工作,并且容易出现故障点。
方案二中,Sideband连接器采用菊花链式传递。只使用一路I2C总线,虽然通过CPLD生成不同的I2C地址用以区分各个背板,但所有设备都挂在一路I2C总线上,整个I2C链路的负载将会非常重,I2C的信号完整性及链路稳定性受到挑战,要解决此问题,可能需要在每级背板上增加I2C Redriver器件,从而增加了设计成本。
发明内容
本发明实施例中提供了一种支持多背板级联的服务器I2C总线分配方法与系统,以解决现有技术中多背板级联下采用点对点传送Topo,因I2C信号带来的线缆过多导致的机箱理线困难问题,I2C总线选择及地址分配问题,以及单路I2C总线负载过重问题。
本发明实施例公开了如下技术方案:
本发明第一方面提供了一种支持多背板级联的服务器I2C总线分配方法,包括:
为主板上Sideband定义初始地址ID;
将主板上BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板;
前级背板上的CPLD解析判断地址输入端ID,选择一路I2C信号作为所述前级背板的I2C总线,所述CPLD将其余路I2C信号置为高阻状态;
所述CPLD分配地址输出端ID,所述CPLD将地址输出端ID输出到后级背板的地址输入端。
进一步地,在所述前级背板上的CPLD解析判断地址输入端ID之前,需要将所述CPLD的状态进行复位和释放。
进一步地,所述前级背板上的CPLD解析判断地址输入端ID,具体为:
若地址输入端ID和初始地址ID相同,则判断为CPLD所在背板与主板直连;
若地址输入端ID和初始地址ID不相同,则判断为CPLD所在背板与主板没有直连。
进一步地,主板上的CPU VPP信号经过Sideband连接级联背板。
进一步地,所述多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
本发明第二方面提供了一种支持多背板级联的服务器I2C总线分配系统,包括:
信号转换单元,用于将主板上BMC的I2C_BP信号转成多路I2C信号,并为主板上Sideband定义初始地址ID;
地址解析单元,用于解析和判断前级背板的地址输入端ID;
总线分配单元,用于为所述前级背板选择一路I2C信号,并将其余路I2C信号置为高阻状态。
进一步地,所述信号转换单元包括主板上的BMC、I2C Switch和Sideband,BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板。
进一步地,每个背板上都设置有一个地址解析单元和一个总线分配单元;
所述地址解析单元包括CPLD地址输入端和第一连接器,多路I2C信号经过第一连接器和CPLD地址输入端连接,第一连接器和前级背板的第二连接器连接;
所述总线分配单元包括CPLD的地址输出端、CPLD的I2C信号端和第二连接器,CPLD的地址输出端和I2C信号端连接第二连接器,第二连接器和后级背板的第一连接器连接,第一连接器的多路I2C信号和第二连接器的多路I2C信号一一对应连接,CPLD的I2C信号端选择一路I2C信号作为所述前级背板的I2C总线,并将其余路I2C信号置为高阻状态,CPLD分配地址输出端ID,并将地址输出端ID输出到后级背板的地址输入端。
进一步地,主板上的CPU VPP信号经过Sideband连接级联背板。
进一步地,所述多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
本发明提供的一种支持多背板级联的服务器I2C总线分配方法与系统,主板上I2C总线通过I2C Switch转成多路I2C信号,多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接,减少了VPP信号的Stub,减少了机箱线缆数量,简化了机箱内部CableRouting,从而节约了产品成本。背板上CPLD根据位置实现简单的I2C电子开关功能,I2C总线Pass-through模式通过CPLD,CPLD代码简单,不占用额外的资源,避免了单路I2C总线负载过重的问题,也不需要额外增加Redriver器件等,从而降低了设计成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明所述现有技术中一种背板级联下I2C总线分配电路结构图;
图2为本发明所述现有技术中另一种背板级联下I2C总线分配电路结构图;
图3为本发明所述方法流程图;
图4为本发明所述系统结构框图;
图5为本发明所述系统电路框图;
图6为本发明实施例所述系统电路原理图。
具体实施方式
为了能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图3所示,为本发明所述方法流程图,包括:
为主板上Sideband定义初始地址ID;
将主板上BMC的I2C_BP信号通过I2C Switch(I2C Switch,型号为PCA9546)转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板;
前级背板上的CPLD(CPLD,型号为LCMXO2-2000HC)解析判断地址输入端ID,选择一路I2C信号作为前级背板的I2C总线,CPLD将其余路I2C信号置为高阻状态;
CPLD分配地址输出端ID,CPLD将地址输出端ID输出到后级背板的地址输入端。
在前级背板上的CPLD解析判断地址输入端ID之前,需要将CPLD的状态进行复位和释放。
前级背板上的CPLD解析判断地址输入端ID,具体为:若地址输入端ID和初始地址ID相同,则判断为CPLD所在背板与主板直连;若地址输入端ID和初始地址ID不相同,则判断为CPLD所在背板与主板没有直连。
主板上的CPU VPP信号经过Sideband连接级联背板。多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
I2C及VPP等信号采用菊花链级联方式,其中I2C在主板上通过I2C Switch分成三路传递,以便保证每路I2C的负载不会过重,VPP一路采用菊花链传递,保证传输路径上无Stub。
下面以主板级联三块背板为例进行说明。每个背板同时有三路I2C信号输入,背板需要选择一路作为自己的I2C总线。通过CPLD,从三路中选择一路Pass-through作为CPLD本身及其背板上其它I2C设备的Host,选择后将另外两路不用的I2C信号做高阻断开处理。
具体方法如下:
1)在主板Sideband上定义3Bit初始地址,定义为ID[2:0]=001;将主板上BMCI2C_BP信号通过I2C Switch转成3路I2C信号,为I2C[3:1],3路I2C信号同VPP等其它信号一并放入Sideband连接器。
2)背板CPLD接收来自Sideband信号,在CPLD内部实现I2C通路选择逻辑;
CPLD从复位状态释放后检测地址输入端ID,执行判断逻辑只有第一个连接主板的背板地址输入端ID=001,其它后级级联背板的地址输入端ID都外部上拉为111;因此CPLD逻辑判断地址输入端ID时认为自己是第一块背板,CPLD内部选择I2C1作为本块背板的I2C总线,I2C1通过CPLD选择后Pass-though给此背板上其它I2C设备,同时将I2C2和I2C3置为高阻状态,断开连接,并分配地址输出端ID=010给级联的第二块背板;
第二块背板的CPLD判断逻辑同第一块背板,在CPLD复位释放后,CPLD的I2C选择判断逻辑将根据地址输入端ID=010,选择I2C2 Pass-though,同时将I2C1和I2C3置为高阻状态,并分配地址输出端ID=100给级联的第三块背板;
第三块背板的处理方式与前级背板相同,不再赘述。
3)背板CPLD通过模拟电子开关的行为,将主板Host侧I2C依次分给了各个背板,每个背板I2C设备都独立占用一个I2C总线。
CPLD还连接I2C Switch(I2C Switch,型号为PCA9548)、EEPROM(EEPROM,型号为AT24C02C)和Temp Sensor(Temp Sensor,型号为EMC1413-A-AIZL),用以实现I2C通信。
VPP总线是英特尔的CPU支持对NVME硬盘进行点灯的总线,其原理是CPU通过VPP总线(类I2C)直接下发NVME硬盘点灯信息,包括硬盘定位灯以及硬盘错误指示灯状态。硬盘背板的CPLD在VMD Enable情况下解析此信息驱动硬盘相应状态灯进行状态指示。
如图4所示,为本发明所述系统结构框图,包括:
信号转换单元,用于将主板上BMC的I2C_BP信号转成多路I2C信号,并为主板上Sideband定义初始地址ID;
地址解析单元,用于解析和判断前级背板的地址输入端ID;
总线分配单元,用于为前级背板选择一路I2C信号,并将其余路I2C信号置为高阻状态。
信号转换单元包括主板上的BMC、I2C Switch和Sideband,BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板。
如图5所示,为本发明所述系统电路框图,每个背板上都设置有一个地址解析单元和一个总线分配单元。
如图6所示,为本发明实施例所述系统电路原理图,地址解析单元包括CPLD地址输入端和第一连接器,多路I2C信号经过第一连接器和CPLD地址输入端连接,第一连接器和前级背板的第二连接器连接。
总线分配单元包括CPLD的地址输出端、CPLD的I2C信号端和第二连接器,CPLD的地址输出端和I2C信号端连接第二连接器,第二连接器和后级背板的第一连接器连接,第一连接器的多路I2C信号和第二连接器的多路I2C信号一一对应连接。
CPLD的I2C信号端选择一路I2C信号作为前级背板的I2C总线,并将其余路I2C信号置为高阻状态,CPLD分配地址输出端ID,并将地址输出端ID输出到后级背板的地址输入端。
主板上的CPU VPP信号经过Sideband连接级联背板。多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
以上所述只是本发明的优选实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也被视为本发明的保护范围。
Claims (10)
1.一种支持多背板级联的服务器I2C总线分配方法,其特征在于,包括:
为主板上Sideband定义初始地址ID;
将主板上BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板;
前级背板上的CPLD解析判断地址输入端ID,选择一路I2C信号作为所述前级背板的I2C总线,所述CPLD将其余路I2C信号置为高阻状态;
所述CPLD分配地址输出端ID,所述CPLD将地址输出端ID输出到后级背板的地址输入端。
2.根据权利要求1所述的一种支持多背板级联的服务器I2C总线分配方法,其特征在于,在所述前级背板上的CPLD解析判断地址输入端ID之前,需要将所述CPLD的状态进行复位和释放。
3.根据权利要求1所述的一种支持多背板级联的服务器I2C总线分配方法,其特征在于,所述前级背板上的CPLD解析判断地址输入端ID,具体为:
若地址输入端ID和初始地址ID相同,则判断为CPLD所在背板与主板直连;
若地址输入端ID和初始地址ID不相同,则判断为CPLD所在背板与主板没有直连。
4.根据权利要求1所述的一种支持多背板级联的服务器I2C总线分配方法,其特征在于,主板上的CPU VPP信号经过Sideband连接级联背板。
5.根据权利要求4所述的一种支持多背板级联的服务器I2C总线分配方法,其特征在于,所述多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
6.一种支持多背板级联的服务器I2C总线分配系统,基于权利要求1-5所述方法实现,其特征在于,所述系统包括:
信号转换单元,用于将主板上BMC的I2C_BP信号转成多路I2C信号,并为主板上Sideband定义初始地址ID;
地址解析单元,用于解析和判断前级背板的地址输入端ID;
总线分配单元,用于为所述前级背板选择一路I2C信号,并将其余路I2C信号置为高阻状态。
7.根据权利要求6所述的一种支持多背板级联的服务器I2C总线分配系统,其特征在于,所述信号转换单元包括主板上的BMC、I2C Switch和Sideband,BMC的I2C_BP信号通过I2C Switch转成多路I2C信号,多路I2C信号通过Sideband连接到级联背板。
8.根据权利要求6所述的一种支持多背板级联的服务器I2C总线分配系统,其特征在于,每个背板上都设置有一个地址解析单元和一个总线分配单元;
所述地址解析单元包括CPLD地址输入端和第一连接器,多路I2C信号经过第一连接器和CPLD地址输入端连接,第一连接器和前级背板的第二连接器连接;
所述总线分配单元包括CPLD的地址输出端、CPLD的I2C信号端和第二连接器,CPLD的地址输出端和I2C信号端连接第二连接器,第二连接器和后级背板的第一连接器连接,第一连接器的多路I2C信号和第二连接器的多路I2C信号一一对应连接,CPLD的I2C信号端选择一路I2C信号作为所述前级背板的I2C总线,并将其余路I2C信号置为高阻状态,CPLD分配地址输出端ID,并将地址输出端ID输出到后级背板的地址输入端。
9.根据权利要求6所述的一种支持多背板级联的服务器I2C总线分配系统,其特征在于,主板上的CPU VPP信号经过Sideband连接级联背板。
10.根据权利要求9所述的一种支持多背板级联的服务器I2C总线分配系统,其特征在于,所述多路I2C信号和CPU VPP信号采用菊花链级联方式与背板连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011194509.6A CN112286857A (zh) | 2020-10-30 | 2020-10-30 | 一种支持多背板级联的服务器i2c总线分配方法与系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011194509.6A CN112286857A (zh) | 2020-10-30 | 2020-10-30 | 一种支持多背板级联的服务器i2c总线分配方法与系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112286857A true CN112286857A (zh) | 2021-01-29 |
Family
ID=74353742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011194509.6A Withdrawn CN112286857A (zh) | 2020-10-30 | 2020-10-30 | 一种支持多背板级联的服务器i2c总线分配方法与系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112286857A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112988635A (zh) * | 2021-03-10 | 2021-06-18 | 英业达科技有限公司 | 主板与背板的通信系统及其适用的服务器 |
CN113448402A (zh) * | 2021-05-31 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种支持多背板级联的服务器 |
CN113542024A (zh) * | 2021-07-12 | 2021-10-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
CN113641613A (zh) * | 2021-08-17 | 2021-11-12 | 西安易朴通讯技术有限公司 | 背板、硬盘池、服务器以及通信方法 |
CN114116576A (zh) * | 2022-01-24 | 2022-03-01 | 中科可控信息产业有限公司 | 背板级联系统、背板编号分配方法和计算机设备 |
CN114201439A (zh) * | 2021-12-09 | 2022-03-18 | 苏州浪潮智能科技有限公司 | 服务器信号识别优化方法、系统及存储介质 |
CN114326980A (zh) * | 2021-12-29 | 2022-04-12 | 南昌华勤电子科技有限公司 | 多背板级联的服务器 |
-
2020
- 2020-10-30 CN CN202011194509.6A patent/CN112286857A/zh not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112988635A (zh) * | 2021-03-10 | 2021-06-18 | 英业达科技有限公司 | 主板与背板的通信系统及其适用的服务器 |
CN113448402A (zh) * | 2021-05-31 | 2021-09-28 | 山东英信计算机技术有限公司 | 一种支持多背板级联的服务器 |
CN113448402B (zh) * | 2021-05-31 | 2022-03-22 | 山东英信计算机技术有限公司 | 一种支持多背板级联的服务器 |
CN113542024A (zh) * | 2021-07-12 | 2021-10-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
CN113542024B (zh) * | 2021-07-12 | 2022-07-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
CN113641613A (zh) * | 2021-08-17 | 2021-11-12 | 西安易朴通讯技术有限公司 | 背板、硬盘池、服务器以及通信方法 |
CN114201439A (zh) * | 2021-12-09 | 2022-03-18 | 苏州浪潮智能科技有限公司 | 服务器信号识别优化方法、系统及存储介质 |
CN114201439B (zh) * | 2021-12-09 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 服务器信号识别优化方法、系统及存储介质 |
CN114326980A (zh) * | 2021-12-29 | 2022-04-12 | 南昌华勤电子科技有限公司 | 多背板级联的服务器 |
CN114116576A (zh) * | 2022-01-24 | 2022-03-01 | 中科可控信息产业有限公司 | 背板级联系统、背板编号分配方法和计算机设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112286857A (zh) | 一种支持多背板级联的服务器i2c总线分配方法与系统 | |
US11615044B2 (en) | Graphics processing unit peer-to-peer arrangements | |
CN113448402B (zh) | 一种支持多背板级联的服务器 | |
US20120047302A1 (en) | Storage system | |
CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
US10545901B2 (en) | Memory card expansion | |
CN109446145B (zh) | 一种服务器主板i2c通道扩展芯片、电路及控制方法 | |
CN104967577B (zh) | Sas交换机和服务器 | |
CN116501681A (zh) | Cxl数据传输板卡及控制数据传输的方法 | |
CN113177018B (zh) | 一种使用双槽cpu的服务器 | |
CN109116934B (zh) | 可扩展组合的服务器存储背板 | |
CN114003528A (zh) | Ocp转接卡、转接系统及转接方法 | |
CN100541387C (zh) | 一种基于Opteron处理器的服务器系统 | |
CN113760803A (zh) | 服务器和控制方法 | |
CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
CN115827342A (zh) | 一种测试治具、测试系统和ocp网卡测试方法 | |
CN116301572A (zh) | 一种硬盘背板组装方法、电子设备以及介质 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
CN112527714A (zh) | 一种服务器的peci信号互联方法、系统、设备以及介质 | |
CN113918498B (zh) | 一种服务器和数据中心 | |
CN216211008U (zh) | 智能车载网联终端主板、智能车载网联终端及车辆 | |
CN218768139U (zh) | 一种基于vpx的嵌入式计算装置 | |
CN103095487A (zh) | 一种多网口状态指示方法及装置 | |
CN114756484B (zh) | 一种背板与主板连接端口识别系统、方法和服务器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210129 |