CN113542024B - 服务器和固件升级方法 - Google Patents

Abstract

本申请提供一种服务器和固件升级方法。服务器包括：主板和多个背板；在主板上和主板与至少一个背板之间形成有JTAG链路；主板包括BMC、编程器座子、主板CPLD、选通器，编程器座子用于连接编程器；背板包括背板CPLD；JTAG链路包括：主板升级链路和背板升级链路；选通器的第一端连接到编程器座子，选通器的第二端连接到BMC，选通器的第三端连接到主板CPLD，构成主板升级链路；选通器用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；至少一个背板的背板CPLD与主板CPLD串联形成背板升级链路。

Description

服务器和固件升级方法

技术领域

本申请涉及智能设备技术，尤其涉及一种服务器和固件升级方法。

背景技术

可编程逻辑器件(Complex Programming logic device，CPLD)是服务器实现业务功能最常用的数字集成电路，为了修复开发问题或者增加新的功能，需要对CPLD的固件进行升级。

固件升级的方式一般有两种，一种是通过基板管理控制器(BaseboardManagement Controller，BMC)升级固件；另一种是通过编程器升级固件。两种方式分别适用于服务器研发的不同阶段。前者可适用于服务器开发完成后，BMC升级功能完善时；后者则可适用于服务器设计阶段，BMC升级功能未实现时，或者需要编程器在线调试时。

为了满足两种固件升级方式的需求，一般需要在服务器系统中同时实现两个升级链路，分别用于实现两种方式的固件升级。

其中一种升级链路的拓扑设计如图1所示。这种拓扑设计中，主板、每个背板中都有两条JTAG链路连到各自的CPLD的JTAG引脚，分别用于两种方式的固件升级。但是，实际的升级过程只可能选择其中一条JTAG链路使用，另一条则会被空置，成为单端线，类似于一条额外的天线，对升级过程的信号造成干扰，影响固件升级的成功率。

发明内容

本申请提供一种服务器和固件升级方法。通过更改服务器的硬件结构，去除空置链路，避免对升级过程造成干扰，提高固件升级成功率。

第一方面，本申请提供一种服务器，包括：主板和多个背板；在所述主板上和所述主板与至少一个所述背板之间形成有JTAG链路；

所述主板包括BMC、编程器座子、主板CPLD、选通器，所述编程器座子用于连接编程器；所述背板包括背板CPLD；

所述JTAG链路包括：主板升级链路和背板升级链路；

所述选通器的第一端连接到所述编程器座子，所述选通器的第二端连接到所述BMC，所述选通器的第三端连接到所述主板CPLD，构成所述主板升级链路；

所述选通器用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；

所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路。

可选的，所述主板还包括：模式选择电路；

所述模式选择电路的第一端同时连接到所述编程器座子和所述选通器；

当编程器连接到所述编程器座子，所述模式选择电路的第一端由高电平变为低电平，选通器从接通第二端与第三端切换为接通第一端与第三端，以切换到编程器升级模式。

可选的，所述模式选择电路包括：第一电源和第一电阻；

所述第一电阻的第一端与所述第一电源连接，所述第一电阻的第二端与所述编程器座子和所述选通器连接。

可选的，所述服务器还包括：目标选择电路；

所述目标选择电路的第一端与所述BMC连接，所述目标选择电路的第二端与所述主板CPLD连接；

所述目标选择电路用于通过所述目标选择电路的第二端向所述主板CPLD输入目标选择信号，以控制所述主板升级链路与所述背板升级链路断开或接通，以选择对主板或背板进行升级。

可选的，所述目标选择电路包括：第二电源、第一跳线针、第二跳线针、第二电阻和第三电阻；

所述第二电阻的第一端与所述BMC连接，所述第二电阻的第二端分别与所述第三电阻的第一端、所述主板CPLD和第一跳线针连接；所述第三电阻的第二端连接所述第二电源；所述第二跳线针接地；

当所述BMC通过所述第二电阻的第一端输入高电平时，或者，当利用跳线帽连接所述第一跳线针、所述第二跳线针时，所述第二电阻的第二端向所述主板CPLD输出低电平，以控制所述主板升级链路与所述背板升级链路接通，以选择对背板进行升级。

可选的，所述背板与所述主板连接，并向所述主板发送在位信号；

所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路，包括：

当所述主板接收到至少一个所述背板发送的在位信号后，控制所述主板CPLD与所述至少一个背板的背板CPLD串联形成所述背板升级链路。

可选的，所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路，包括：

所述至少一个所述背板的背板CPLD的JTAG接口与所述主板CPLD的JTAG接口串联形成所述背板升级链路。

可选的，所述JTAG接口包括模式选择线、时钟线、数据输入线和数据输出线；

当第一背板的背板CPLD的JTAG接口、第二背板的背板CPLD的JTAG接口与所述主板CPLD的JTAG接口串联形成所述背板升级链路时，所述第一背板的背板CPLD的JTAG接口中的模式选择线、时钟线分别与所述第二背板的背板CPLD的JTAG接口中的模式选择线、时钟线和所述主板CPLD的JTAG接口中的模式选择线、时钟线连接；所述主板CPLD的JTAG接口中的数据输出线与所述第一背板的背板CPLD的JTAG接口中的数据输入线连接；所述第一背板的背板CPLD的JTAG接口中的数据输出线与所述第二背板的背板CPLD的JTAG接口中的数据输入线连接；所述第二背板的背板CPLD的JTAG接口中的数据输出线与主板CPLD的JTAG接口中的数据输入线连接。

第二方面，本申请提供一种固件升级方法，应用于如第一方面所述的服务器；所述方法包括：

检测目标选择信号；

若检测到的目标选择信号指示对背板进行升级，则控制所述主板升级链路与所述背板升级链路接通，以通过所述主板升级链路和所述背板升级链路对所述背板进行升级。

可选的，所述方法还包括：

检测背板发送的在位信号；

若检测到至少一个背板发送的在位信号，则控制所述主板CPLD与所述至少一个背板的背板CPLD串联形成所述背板升级链路。

本申请提供了一种服务器和固件升级方法。其中，服务器包括：主板和多个背板；在所述主板上和所述主板与至少一个所述背板之间形成有JTAG链路；所述主板包括BMC、编程器座子、主板CPLD、选通器，所述编程器座子用于连接编程器；所述背板包括背板CPLD；所述JTAG链路包括：主板升级链路和背板升级链路；所述选通器的第一端连接到所述编程器座子，所述选通器的第二端连接到所述BMC，所述选通器的第三端连接到所述主板CPLD，构成所述主板升级链路；所述选通器用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路。基于本申请提供的服务器的链路结构，利用主板升级链路可以对主板的固件进行升级，利用主板升级链路结合背板升级链路可以对背板的固件进行升级；基于选通器的接通方式变化，可以切换两种升级模式；在某种升级模式下另一升级模式所对应的链路是断路状态，不会对升级过程造成任何干扰，进而可以保证固件升级的成功率。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的一种现有的服务器的结构示意图；

图2为本申请提供的另一种现有的服务器的结构示意图；

图3为本申请提供的一种应用场景的示意图；

图4为本申请一实施例提供的一种服务器的结构示意图；

图5为本申请一实施例提供的另一种服务器的结构示意图；

图6为本申请一实施例提供的一种固件升级的流程图；

图7为本申请一实施例提供的一种固件升级装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

基于图1的链路，通过BMC对主板进行升级时，利用BMC与主板CPLD的JTAG端口之间的JTAG链路(BMC_JTAG)进行升级数据的传输；通过编程器对主板进行升级时，将编程器插入主板的HEADER(编程器座子)，利用HEADER与主板CPLD之间的JTAG链路(JTAG)进行升级数据的传输。选择上述任一方法进行固件升级时，另一方法所使用的链路都属于空置状态，相当于一个天线，将升级过程的信号辐射出去，影响信号质量(称之为Stub)。因为所有涉及到的器件都布局在主板上，因而通过调整布线可以减小这两条JTAG链路可能产生的Stub。

而基于图1的链路，通过BMC对任一背板进行升级时，利用BMC与主板CPLD之间、主板CPLD与任一背板CPLD之间的JTAG链路(JTAG_BP1、JTAG_BP2和JTAG_SW(用于切换JTAG_BP1或JTAG_BP2与JTAGPIN连接))进行升级数据的传输；通过编程器对背板进行升级时，将编程器插入背板的HEADER，利用HEADER与背板CPLD之间的JTAG链路进行升级数据的传输。选择上述任一方法进行固件升级时，另一方法所使用的链路都会产生Stub。因为HEADER布局在背板上，尚可通过调整布线减小其对应的这一链路可能产生的Stub。但受限于背板与主板的设置方式，主板CPLD与任一背板CPLD之间的JTAG链路产生的Stub是不可忽略的，有时需要通过取掉主板到背板的控制线来缩短这条链路的Stub。

为了减小上述拓扑结构中Stub带来的影响，有些方案会通过在背板上增加选通器来进行优化设计，增加的选通器受编程器在位信号控制。链路拓扑如图2所示。

相对于图1，背板CPLD相关的两个JTAG链路因为可以通过选通器进行断路，确实可以有效减少Stub。但是，增设选通器无疑增加了器件成本，同时，由于背板面积较小，同时考虑通风效果，会使布线难度提升。

因此，本申请提出一种新的用于服务器CPLD升级的JTAG链路设计方案。以期能够在保证编程器、BMC都可以升级CPLD的同时，减小JTAG链路的Stub，并且进一步降低成本。

图3为本申请提供的一种应用场景的示意图。如图3所示，基于CPLD的JTAG接口可以生成JTAG链路。基于JTAG链路，BMC或编程器可以将CPLD升级所需要的升级数据传输到CPLD，CPLD则可以利用升级数据完成固件升级。

下面将通过具体的实施例说明本申请的方案。

图4为本申请提供的一种服务器的结构示意图，如图4所示的，本实施例的服务器包括：主板41和多个背板(图中以第一背板42和第二背板43为例示出)。主板41包括BMC411、编程器座子412、主板CPLD413、选通器414，编程器座子412用于连接编程器。第一背板42包括第一背板CPLD423，第二背板43包括第二背板CPLD433。

在主板41上和主板41与第一背板42、第二背板43之间形成有JTAG链路；JTAG链路包括：主板升级链路和背板升级链路。其中，选通器414的第一端连接到编程器座子412，选通器414的第二端连接到BMC411，选通器414的第三端连接到主板CPLD413，构成主板升级链路；选通器414用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；第一背板42的第一背板CPLD423、第二背板43的第二背板CPLD433与主板CPLD413串联形成背板升级链路。

本实施例提供的服务器包括：主板和多个背板；在主板上和主板与至少一个背板之间形成有JTAG链路；主板包括BMC、编程器座子、主板CPLD、选通器，编程器座子用于连接编程器；背板包括背板CPLD；JTAG链路包括：主板升级链路和背板升级链路；选通器的第一端连接到编程器座子，选通器的第二端连接到BMC，选通器的第三端连接到主板CPLD，构成主板升级链路；选通器用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；至少一个背板的背板CPLD与主板CPLD串联形成背板升级链路。基于实施例的服务器的链路结构，可以利用主板升级链路对主板CPLD的固件进行升级，利用主板升级链路结合背板升级链路对背板CPLD的固件进行升级；基于选通器的接通方式变化，可以切换两种升级模式。并且，在某种升级模式下另一升级模式所对应的链路是断路状态，不会对升级过程造成任何干扰，进而可以保证固件升级的成功率。

在一些实施例中，可以在主板上设置模式选择电路对选通器进行控制，以进行两种升级模式的切换和选择。

具体的，参考图4，模式选择电路415的第一端同时连接到编程器座子412和选通器414。

当编程器未连接到编程器座子412，编程器座子412处于悬空状态，处于高电平，选通器414接通第二端与第三端，当前为BMC升级模式。

当编程器连接到编程器座子412，模式选择电路415的第一端由高电平变为低电平，选通器414从接通第二端与第三端切换为接通第一端与第三端，以切换到编程器升级模式。

采用本实施例的方法，可以简单快速地完成升级模式的切换，不连接编程器则默认采用BMC升级模式，需要采用编程器升级模式时，直接连接编程器即可切换到编程器升级模式。

在一些实施例中，上述的模式选择电路414具体的实现可以包括：第一电源和第一电阻。

仍参考图4，其中，第一电阻R1第一端与第一电源U1连接，第一电阻R2的第二端与编程器座子412和选通器414连接。即以编程器座子412的电平信号作为选通器414的控制信号。

在一些实施例中，可以在主板上设置目标选择电路对进行固件升级的目标CPLD进行选择。

具体的，仍参考图4，目标选择电路416的第一端与BMC411连接，目标选择电路416的第二端与主板CPLD413连接。

目标选择电路416的第一端接受BMC411的输入，目标选择电路416的第二端向主板CPLD413输入目标选择信号，以控制主板升级链路与背板升级链路断开或接通，以选择对主板或背板进行升级。

目标选择电路416的第二端具体与主板CPLD413的JTAGENB引脚连接。根据CPLD的原理，主板CPLD413的JTAGENB引脚输入的信号可以决定主板CPLD413的JTAG接口的功能。

当JTAGENB引脚输入低电平时，JTAG接口作为普通IO。此时，主板升级链路发送过来的升级数据可以经过JTAG接口和背板升级链路到达背板CPLD，对背板CPLD进行升级。相当于主板升级链路与背板升级链路接通。

当JTAGENB引脚输入高电平时，JTAG接口作为固件升级的数据接收接口。此时，主板升级链路发送过来的升级数据直接被JTAG接口接收用于主板CPLD的升级。相当于主板升级链路与背板升级链路断开

因而，只需通过目标选择电路416的第二端向JTAGENB引脚输入相应的高电平或低电平信号，就可以改变主板升级链路与背板升级链路的连接关系。

此实施例的切换方式适用于BMC升级模式下。

在一些实施例中，上述的目标选择电路416具体的实现可以包括：第二电源、第一跳线针、第二跳线针、第二电阻和第三电阻；

仍参考图4，其中，第二电阻R2的第一端与BMC411连接，第二电阻R2的第二端分别与第三电阻R3的第一端、主板CPLD413和第一跳线针J1连接；第三电阻R3的第二端连接第二电源U2；第二跳线针J2接地。

基于本实施例的电路结构，BMC411对目标选择电路416的输入和第一跳线针J1与第二跳线针J2的连接状态都会影响目标选择电路416的第二端输出的信号。

具体的，BMC411对目标选择电路416的输入为高电平时，经过第二电阻R2，目标选择电路416的第二端输出高电平；BMC411对目标选择电路416的输入为低电平时，经过第二电阻R2，目标选择电路416的第二端输出低电平。前提是，第一跳线针J1与第二跳线针J2仍处于断开的状态(不对其进行连接)。

当利用跳线帽连接第一跳线针J1与第二跳线针J2后，目标选择电路416的第二端的电平成为接地端电平，即低电平。

在一些实施例中，通过为电阻R2选择合适的阻值，可以在BMC输出高电平，而跳线针为低电平(第一跳线针J1与第二跳线针J2连接)时，把电压释放在电阻R2上，防止造成BMC引脚损坏，对BMC起到保护作用。同时，使跳线针的优先级高于BMC411的优先级。

当BMC通过第二电阻的第一端输入低电平时，或者，当利用跳线帽连接第一跳线针、第二跳线针时，第二电阻的第二端向主板CPLD输出低电平，以控制主板升级链路与背板升级链路接通，以选择对背板进行升级。

此实施例的切换方式可适用于BMC升级模式和编程器升级模式。

即通过图4对应的目标选择电路416，可以实现三种控制状态：

1、默认状态。由于R3、U2的存在，在BMC无输出、跳线针不连接时，目标选择电路416第二端输出高电平，升级主板CPLD。

2、跳线帽控制状态。由于第二跳线针J2接地，目标选择电路416第二端输出低电平，升级背板CPLD。此时BMC输出与否都不影响目标选择电路416第二端的输出，BMC升级模式失效。

3、BMC控制状态。因为跳线帽控制状态优先级高，所以需要先通过判断JTAGENB的引脚电平，确认跳线针的连接状态。如果电平为低，则表明跳线帽存在，则需要先提示用户取掉跳线帽；如果此时需要升级主板CPLD，BMC可以不动作或者输出高电平信号；如果此时需要升级背板CPLD，则BMC输出低电平信号。

在一些实施例中，背板与主板连接，并向主板发送在位信号。当主板接收到至少一个背板发送的在位信号后，控制主板CPLD与至少一个背板的背板CPLD串联形成背板升级链路。

当背板连接到服务器中(背板CPLD与主板CPLD连接)后，通过与主板之间的接线向主板发送在位信号，主板接收到在位信号后，修改主板CPLD内部的逻辑连接关系，形成与该背板的背板升级链路。在此背板升级链路中，信号的传输方向是主板CPLD→第一背板CPLD→第二背板CPLD→主板CPLD的，因此，本申请中称这种连接方式为串联。

具体的，在至少一个背板的背板CPLD与主板CPLD串联形成背板升级链路的过程中，是通过各CPLD的JTAG接口实现连接的。

仍参考图4，可见第一背板CPLD423的JTAGPIN口连接到主板CPLD413的某一端口，第二背板CPLD433的JTAGPIN口连接到主板CPLD413的另一端口，通过主板CPLD413的内部逻辑电路最终与主板CPLD413的JTAGPIN口实现连接。

JTAG接口一般包括模式选择线、时钟线、数据输入线和数据输出线。

参考图5，当第一背板42的第一背板CPLD423的JTAG接口、第二背板43的第二背板CPLD433的JTAG接口与主板CPLD413的JTAG接口串联形成背板升级链路时，第一背板42的第一背板CPLD423的JTAG接口中的模式选择线、时钟线分别与第二背板43的第二背板CPLD433的JTAG接口中的模式选择线、时钟线和主板CPLD413的JTAG接口中的模式选择线、时钟线对应连接；主板CPLD413的JTAG接口中的数据输出线与第一背板42的第一背板CPLD423的JTAG接口中的数据输入线连接；第一背板42的第一背板CPLD423的JTAG接口中的数据输出线与第二背板43的第二背板CPLD433的JTAG接口中的数据输入线连接；第二背板43的第二背板CPLD433的JTAG接口中的数据输出线与主板CPLD413的JTAG接口中的数据输入线连接。如此，形成菊花链的模式。

这样，无论是单独对第一背板42进行固件升级，还是单独对第二背板43进行固件升级，抑或是同时对第一背板42和第二背板43进行固件升级，升级数据都会经过完整的背板升级链路，直至到达待升级的背板的JTAG接口。所以不存在链路空置的情况，也不会产生Stub。

本申请的方案在现有设计的基础上，增加一个编程器在位信号(模式选择电路415的第一端输出的信号)，可以完成BMC模式下的JTAG链路和编程器模式下的JTAG链路自动切换。当编程器未插入时，编程器在位检测信号为高，此时选通器选通BMC侧信号；编程器插入时，编程器在位检测信号为低，此时选通器选通编程器侧信号。

修改CPLD工程设置，关闭JTAG_PORT使能，以使用利用JTAGENB引脚切换JTAG接口功能的设置。默认情况下，JTAGENB引脚为高电平，升级主板CPLD。当需要升级背板CPLD时，JTAGENB引脚需要配置为低电平，此时主板CPLD的JTAG接口作为普通IO。当使用编程器升级背板CPLD时，通过跳帽强制设置JTAGENB引脚为低；当使用BMC升级背板CPLD时,通过BMC的GPIO设置JTAGENB引脚为低。

主板CPLD通过检测背板在位信号，将在位的背板CPLD的JTAG接口与主板CPLD的JTAG接口设置成一条菊花链。当有多个背板在位时，主板可以同时升级所有的背板CPLD。

基于上述的实施例，可以直观地看到，本申请的方案即解决了空置链路的信号干扰问题，同时还减少了背板上的器件，减少了成本。

本实施例的方案可以达到以下技术效果：

1、硬件上简化了服务器主板CPLD、背板CPLD升级JTAG链路，设计几乎无Stub，优化了信号质量，同时降低了布局布线的难度。

2、背板删除一个连接器(编程器座子)以及对应的走线，减少了成本，主板支持的背板越多，效益越明显。

3、BMC和编程器信号源自动切换，不需要手动操作。

基于上述实施例的硬件基础，本申请还提供一种固件升级方法，参考图6，该方法包括：

S601、检测目标选择信号。

S602、若检测到的目标选择信号指示对背板进行升级，则控制主板升级链路与背板升级链路接通，以通过主板升级链路和背板升级链路对背板进行升级。

可选的，该方法还包括：

检测背板发送的在位信号；

若检测到至少一个背板发送的在位信号，则控制主板CPLD与至少一个背板的背板CPLD串联形成背板升级链路。

本实施例提供的方法，以上述实施例中的服务器为硬件基础，其实现原理和技术效果类似，此处不再赘述。

本申请还提供一种固件升级装置，参考图7，该固件升级装置700包括：目标选择信号检测模块701、链路接通模块702。

目标选择信号检测模块701，用于检测目标选择信号。

链路接通模块702，用于在检测到的目标选择信号指示对背板进行升级时，控制主板升级链路与背板升级链路接通，以通过主板升级链路和背板升级链路对背板进行升级。

可选的，该装置还包括：

在位信号检测模块703，用于检测背板发送的在位信号；

背板升级链路生成模块704，用于在检测到至少一个背板发送的在位信号时，控制主板CPLD与至少一个背板的背板CPLD串联形成背板升级链路。

本实施例提供的装置，可以实现上述实施例中的方法，其实现原理和技术效果类似，此处不再赘述。

本申请还提供一种计算机可读存储介质，存储介质存储有计算机程序，计算机程序被处理器执行时，实现如上任一实施例中的方法。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种服务器，其特征在于，包括：主板和多个背板；在所述主板上和所述主板与至少一个所述背板之间形成有JTAG链路；

所述主板包括BMC、编程器座子、主板CPLD、选通器，所述编程器座子用于连接编程器；所述背板包括背板CPLD；

所述JTAG链路包括：主板升级链路和背板升级链路；

所述选通器的第一端连接到所述编程器座子，所述选通器的第二端连接到所述BMC，所述选通器的第三端连接到所述主板CPLD，构成所述主板升级链路；

所述选通器用于选择接通第一端与第三端或接通第二端与第三端，以切换编程器升级模式和BMC升级模式；

所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路。

2.根据权利要求1所述的服务器，其特征在于，所述主板还包括：模式选择电路；

所述模式选择电路的第一端同时连接到所述编程器座子和所述选通器；

当编程器连接到所述编程器座子，所述模式选择电路的第一端由高电平变为低电平，选通器从接通第二端与第三端切换为接通第一端与第三端，以切换到编程器升级模式。

3.根据权利要求2所述的服务器，其特征在于，所述模式选择电路包括：第一电源和第一电阻；

所述第一电阻的第一端与所述第一电源连接，所述第一电阻的第二端与所述编程器座子和所述选通器连接。

4.根据权利要求1-3任一项所述的服务器，其特征在于，还包括：目标选择电路；

所述目标选择电路的第一端与所述BMC连接，所述目标选择电路的第二端与所述主板CPLD连接；

所述目标选择电路用于通过所述目标选择电路的第二端向所述主板CPLD输入目标选择信号，以控制所述主板升级链路与所述背板升级链路断开或接通，以选择对主板或背板进行升级。

5.根据权利要求4所述的服务器，其特征在于，所述目标选择电路包括：第二电源、第一跳线针、第二跳线针、第二电阻和第三电阻；

所述第二电阻的第一端与所述BMC连接，所述第二电阻的第二端分别与所述第三电阻的第一端、所述主板CPLD和第一跳线针连接；所述第三电阻的第二端连接所述第二电源；所述第二跳线针接地；

当所述BMC通过所述第二电阻的第一端输入高电平时，或者，当利用跳线帽连接所述第一跳线针、所述第二跳线针时，所述第二电阻的第二端向所述主板CPLD输出低电平，以控制所述主板升级链路与所述背板升级链路接通，以选择对背板进行升级。

6.根据权利要求5所述的服务器，其特征在于，所述背板与所述主板连接，并向所述主板发送在位信号；

所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路，包括：

当所述主板接收到至少一个所述背板发送的在位信号后，控制所述主板CPLD与所述至少一个背板的背板CPLD串联形成所述背板升级链路。

7.根据权利要求1-3任一项所述的服务器，其特征在于，所述至少一个所述背板的背板CPLD与所述主板CPLD串联形成所述背板升级链路，包括：

所述至少一个所述背板的背板CPLD的JTAG接口与所述主板CPLD的JTAG接口串联形成所述背板升级链路。

8.根据权利要求7所述的服务器，其特征在于，所述JTAG接口包括模式选择线、时钟线、数据输入线和数据输出线；

当第一背板的背板CPLD的JTAG接口、第二背板的背板CPLD的JTAG接口与所述主板CPLD的JTAG接口串联形成所述背板升级链路时，所述第一背板的背板CPLD的JTAG接口中的模式选择线、时钟线分别与所述第二背板的背板CPLD的JTAG接口中的模式选择线、时钟线和所述主板CPLD的JTAG接口中的模式选择线、时钟线连接；所述主板CPLD的JTAG接口中的数据输出线与所述第一背板的背板CPLD的JTAG接口中的数据输入线连接；所述第一背板的背板CPLD的JTAG接口中的数据输出线与所述第二背板的背板CPLD的JTAG接口中的数据输入线连接；所述第二背板的背板CPLD的JTAG接口中的数据输出线与主板CPLD的JTAG接口中的数据输入线连接。

9.一种固件升级方法，其特征在于，应用于如权利要求1-8任一项所述的服务器；所述方法包括：

检测目标选择信号；

若检测到的目标选择信号指示对背板进行升级，则控制所述主板升级链路与所述背板升级链路接通，以通过所述主板升级链路和所述背板升级链路对所述背板进行升级。

10.根据权利要求9所述的方法，其特征在于，还包括：

检测背板发送的在位信号；

若检测到至少一个背板发送的在位信号，则控制所述主板CPLD与所述至少一个背板的背板CPLD串联形成所述背板升级链路。

Images