CN109032855B - 一种双控存储设备 - Google Patents

一种双控存储设备 Download PDF

Info

Publication number
CN109032855B
CN109032855B CN201810819402.2A CN201810819402A CN109032855B CN 109032855 B CN109032855 B CN 109032855B CN 201810819402 A CN201810819402 A CN 201810819402A CN 109032855 B CN109032855 B CN 109032855B
Authority
CN
China
Prior art keywords
transparent bridge
controller
switch chip
pcie
adapter plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810819402.2A
Other languages
English (en)
Other versions
CN109032855A (zh
Inventor
王喜强
王志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810819402.2A priority Critical patent/CN109032855B/zh
Publication of CN109032855A publication Critical patent/CN109032855A/zh
Application granted granted Critical
Publication of CN109032855B publication Critical patent/CN109032855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

本申请公开了一种双控存储设备，所述双控存储设备包括插装于背板，与第一PCIE SWITCH芯片连接的第一控制器；插装于背板，与第二PCIE SWITCH芯片连接的第二控制器；可拆卸的插装于背板，并通过背板电路与第一控制器连接的具有非透明桥接口的第一转接板；可拆卸的插装于背板，并通过背板电路与第二控制器连接的具有非透明桥接口的第二转接板；其中，第一转接板的非透明桥接口与第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥。本申请能够根据存储需求调整存储装置非透明桥的位宽，提升数据备份速率调节的灵活性。

Description

一种双控存储设备
技术领域
本发明涉及数据存储技术领域，特别涉及一种双控存储设备。
背景技术
在存储领域，数据的可靠性是存储中的重中之重，为了保障数据的可靠性，需要对数据进行实时备份。
现有技术中大都是存储上通过双控的方式进行数据备份，一个控制器损坏并不影响系统的整体功能，双控制器间的数据备份就是采用的NTB(Non-Transparent Bridge，非透明桥)方式，通过PCIE通道进行数据的传输。非透明桥的位数影响着数据传输的速率，也就影响着系统的性能，不同的非透明桥位宽对性能的影响不同。但是，现有技术中双控制器间的非透明桥位宽是固定的，无法根据存储装置的工作状态灵活调整位宽，提升数据备份速率。
因此，如何根据存储需求调整存储装置非透明桥的位宽，提升数据备份速率调节的灵活性是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种双控存储设备，能够根据存储需求调整存储装置非透明桥的位宽，提升数据备份速率调节的灵活性。
为解决上述技术问题，本申请提供一种双控存储设备，该双控存储设备包括：
插装于背板，与第一PCIE SWITCH芯片连接的第一控制器；
插装于所述背板，与第二PCIE SWITCH芯片连接的第二控制器；其中，所述第一PCIE SWITCH芯片的非透明桥接口与所述第二PCIE SWITCH芯片的非透明桥接口通过第一PCIE通道连接，用于构建第一预设数量位的第一非透明桥；
可拆卸的插装于所述背板，并通过背板电路与所述第一控制器连接的具有非透明桥接口的第一转接板；
可拆卸的插装于所述背板，并通过所述背板电路与所述第二控制器连接的具有非透明桥接口的第二转接板；其中，所述第一转接板的非透明桥接口与所述第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥。
可选的，所述第一控制器包括第一CPU；其中，所述第一CPU通过PCIE链路与所述第一PCIE SWITCH芯片连接；
所述第二控制器包括第二CPU；其中，所述第二CPU通过PCIE链路与所述第二PCIESWITCH芯片连接。
可选的，所述第一转接板为设有第三PCIE SWITCH芯片的非透明桥转接板，所述第二转接板为设有第四PCIE SWITCH芯片的非透明桥转接板；
其中，所述第三PCIE SWITCH芯片的非透明桥接口与第四PCIE SWITCH芯片的非透明桥接口通过所述第二PCIE通道连接，用于构建所述第二预设数量位的所述第二非透明桥。
可选的，所述第一控制器还包括第三CPU，所述第二控制器还包括第四CPU；其中，所述第三CPU通过PCIE链路与所述第三PCIE SWITCH芯片连接，所述第四CPU通过PCIE链路与所述第四PCIE SWITCH芯片连接。
可选的，所述第一预设数量位为16位。
可选的，所述第二预设数量位为16位。
本发明提供了一种双控存储设备，包括：插装于背板，与第一PCIE SWITCH芯片连接的第一控制器；插装于所述背板，与第二PCIE SWITCH芯片连接的第二控制器；其中，所述第一PCIE SWITCH芯片的非透明桥接口与所述第二PCIE SWITCH芯片的非透明桥接口通过第一PCIE通道连接，用于构建第一预设数量位的第一非透明桥；可拆卸的插装于所述背板，并通过背板电路与所述第一控制器连接的具有非透明桥接口的第一转接板；可拆卸的插装于所述背板，并通过所述背板电路与所述第二控制器连接的具有非透明桥接口的第二转接板；其中，所述第一转接板的非透明桥接口与所述第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥。
本申请通过在背板上可拆卸的插装第一转接板和第二转接板，当将第一转接板和第二转接板插装在背板上时，可以导通第一转接板的非透明桥接口与第二转接板的非透明桥接口之间的第二PCIE通道，进而使第一控制器和第二控制器在原有第一非透明桥的基础上通过第二PCIE通道额外增加了第二非透明桥，以便增加双控存储设备整体的非透明桥位数。当将第一转接板和第二转接板从背板上拆卸下来时，双控存储设备整体仅保留第一非透明桥。本申请可以根据存储需求调整存储装置非透明桥的位宽，提升数据备份速率调节的灵活性。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种双控存储设备的结构示意图；
图2为本申请实施例所提供的另一种双控存储设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面请参见图1，图1为本申请实施例所提供的一种双控存储设备的结构示意图。
具体结构可以包括：
插装于背板500，与第一PCIE SWITCH芯片200连接的第一控制器100；
其中，本实施例提供的双控存储设备可以应用于数据存储领域，双控存储设备包括两个控制器，这两个控制器互为冗余进行备份，若一个控制器损坏并不影响双控存储设备所在系统的整体功能。本实施例中用于将第一控制器100插装于背板500，需要说明的是背板500不仅仅能够起到便于控制器安装的作用，其内部还存在背板电路第一控制器100插装于背板500后可以通过其中的背板电路与其他元器件连接形成通路。如图1中，背板500内部的虚线就代表着插装于背板500的元器件之间形成的通路。
与第一控制器100连接的第一PCIE SWITCH芯片200可以是独立于第一控制器100之外的芯片，也可以是内置于第一控制器100内部的芯片，第一控制器通过第一PCIESWITCH芯片200的非透明桥接口与另一控制器对应的非透明桥接口连接可以形成非透明桥。若第一PCIE SWITCH芯片200为独立于第一控制器100之外的芯片，第一PCIE SWITCH芯片200也可以插装于背板。
插装于所述背板500，与第二PCIE SWITCH芯片400连接的第二控制器300；其中，所述第一PCIE SWITCH芯片200的非透明桥接口与所述第二PCIE SWITCH芯片400的非透明桥接口通过第一PCIE通道连接，用于构建第一预设数量位的第一非透明桥；
其中，第二控制器300、第二PCIE SWITCH芯片400和背板500三者之间的连接关系与前面描述的第一控制器100、第一PCIE SWITCH芯片200和背板500三者之间的连接关系相同，此处不再赘述。第一PCIE通道可以为背板电路中的通道。
值得注意的是，在本实施例中第一PCIE SWITCH芯片200的非透明桥接口与所述第二PCIE SWITCH芯片400的非透明桥接口通过第一PCIE通道连接构建得到第一非透明桥。需要说明的是，非透明桥的载体为第一PCIE通道，但仍需第一控制器100和第二控制器300进行软件层面上的设置才能够得到第一非透明桥。构建第一非透明桥之后，第一控制器100与第二控制器300之间的数据备份就可以采用非透明桥的方式进行，若系统中只存在第一非透明桥，那么整体系统的非透明桥位宽为第一预设数量位。
可拆卸的插装于所述背板500，并通过背板电路与所述第一控制器100连接的具有非透明桥接口的第一转接板600；
其中，第一转接板600能够可拆卸的插装于背板500，需要说明的是第一转接板600为具有非透明桥接口的转接板，此处相当于第一控制器100与另一个具有非透明桥接口的PCIE SWITCH芯片连接。当第一转接板600插装于背板500上时，第一转接板600能够与第一控制器100连接建立通路；当第一转接板600从其插装的背板500上拔下来时，第一转接板600与第一控制器100之间建立的通路断开。
可拆卸的插装于所述背板500，并通过所述背板电路与所述第二控制器连接的具有非透明桥接口的第二转接板；其中，所述第一转接板的非透明桥接口与所述第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥。
其中，第二转接板700能够可拆卸的插装于背板500，需要说明的是第二转接板700为具有非透明桥接口的转接板，此处相当于第二控制器300与另一个具有非透明桥接口的PCIE SWITCH芯片连接。当第二转接板700插装于背板500上时，第二转接板700能够与第二控制器300连接建立通路；当第二转接板700从其插装的背板500上拔下来时，第二转接板700与第二控制器300之间建立的通路断开。第二PCIE通道可以为背板电路中的通道。
需要说明的是，本实施例提供的所述第一转接板的非透明桥接口与所述第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥。其中构建第二非透明桥的过程与构建第一非透明桥的构成基本一致，可以相互参见。当第一转接板600与第二转接板700同时插接于背板500上时相当于第一控制器100与第二控制器300之间建立第二PCIE通道，通过配置可以在第一控制器和第二控制器之间建立第二非透明桥。故，可以将第一转接板和第二转接板视为启动第二非透明桥的开关，当第一转接板和第二转接板插接于背板500时，第一控制器和第二控制器之间存在第一非透明桥和第二非透明桥；当第一转接板和/或第二转接板从背板500时，第一控制器和第二控制器之间仅存在第一非透明桥，本实施例通过第一转接板和第二转接板可拆卸的与背板插接，实现了非透明数量的切换，进而实现了非透明桥位宽的切换。
可以理解的是，本实施例中并不限定第一非透明桥和第二非透明桥的位宽，本领域的技术人员可以根基实际应用设置适当的第一预设数量和第二预设数量。作为一种优选的实施方式，第一非透明桥和第二非透明桥均为16位位宽的非透明桥，通过第一转接板和第二转接板的插拔可以实现16位位宽/32位位宽的非透明桥的转换。由于，非透明桥的位数影响数据传输的速率，因此当待传输数据量较大时可以将第一转接板和第二转接板插装于背板，实现16位非透明桥到32位非透明桥的转换；当待传输数据量较小时可以将第一转接板和第二转接板从背板上拔下来，实现32位非透明桥到16位非透明桥的转换。
本实施例通过在背板上可拆卸的插装第一转接板和第二转接板，当将第一转接板和第二转接板插装在背板上时，可以导通第一转接板的非透明桥接口与第二转接板的非透明桥接口之间的第二PCIE通道，进而使第一控制器和第二控制器在原有第一非透明桥的基础上通过第二PCIE通道额外增加了第二非透明桥，以便增加双控存储设备整体的非透明桥位数。当将第一转接板和第二转接板从背板上拆卸下来时，双控存储设备整体仅保留第一非透明桥。本申请可以根据存储需求调整存储装置非透明桥的位宽，提升数据备份速率调节的灵活性。
下面请参见图2，图2为本申请实施例所提供的另一种双控存储设备的结构示意图。
本实施例是对于上一实施例的更具体的解释，第一控制器100包括第一CPU和第三CPU，第二控制器300包括第二CPU和第四CPU，第一转接板600为设置有第三PCIE SWITCH芯片的非透明桥转接板，第二转接板700为设置有第四PCIE SWITCH芯片的非透明桥转接板。
具体的，所述第一控制器100包括第一CPU；其中，所述第一CPU通过PCIE链路与所述第一PCIE SWITCH芯片200连接；所述第二控制器300包括第二CPU；其中，所述第二CPU通过PCIE链路与所述第二PCIE SWITCH芯片400连接。
具体的，所述第一转接板600为设有第三PCIE SWITCH芯片的非透明桥转接板，所述第二转接板700为设有第四PCIE SWITCH芯片的非透明桥转接板；其中，所述第三PCIESWITCH芯片的非透明桥接口与第四PCIE SWITCH芯片的非透明桥接口通过所述第二PCIE通道连接，用于构建所述第二预设数量位的所述第二非透明桥。
其中，当第一转接板600为设有第三PCIE SWITCH芯片的非透明桥转接板时，第三PCIE SWITCH芯片与通过背板电路第三CPU连接。
具体的，所述第一控制器100还包括第三CPU，所述第二控制器300还包括第四CPU；其中，所述第三CPU通过PCIE链路与所述第三PCIE SWITCH芯片连接，所述第四CPU通过PCIE链路与所述第四PCIE SWITCH芯片连接。
其中，当第二转接板700为设有第四PCIE SWITCH芯片的非透明桥转接板时，第四PCIE SWITCH芯片与通过背板电路第四CPU连接。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (5)

1.一种双控存储设备，其特征在于，包括：
插装于背板，与第一PCIE SWITCH芯片连接的第一控制器；
插装于所述背板，与第二PCIE SWITCH芯片连接的第二控制器；其中，所述第一PCIESWITCH芯片的非透明桥接口与所述第二PCIE SWITCH芯片的非透明桥接口通过第一PCIE通道连接，用于构建第一预设数量位的第一非透明桥；
可拆卸的插装于所述背板，并通过背板电路与所述第一控制器连接的具有非透明桥接口的第一转接板；
可拆卸的插装于所述背板，并通过所述背板电路与所述第二控制器连接的具有非透明桥接口的第二转接板；其中，所述第一转接板的非透明桥接口与所述第二转接板的非透明桥接口通过第二PCIE通道连接，用于构建第二预设数量位的第二非透明桥；
所述第一转接板为设有第三PCIE SWITCH芯片的非透明桥转接板，所述第二转接板为设有第四PCIE SWITCH芯片的非透明桥转接板；
其中，所述第三PCIE SWITCH芯片的非透明桥接口与第四PCIE SWITCH芯片的非透明桥接口通过所述第二PCIE通道连接，用于构建所述第二预设数量位的所述第二非透明桥。
2.根据权利要求1所述双控存储设备，其特征在于，所述第一控制器包括第一CPU；其中，所述第一CPU通过PCIE链路与所述第一PCIE SWITCH芯片连接；
所述第二控制器包括第二CPU；其中，所述第二CPU通过PCIE链路与所述第二PCIESWITCH芯片连接。
3.根据权利要求1所述双控存储设备，其特征在于，所述第一控制器还包括第三CPU，所述第二控制器还包括第四CPU；其中，所述第三CPU通过PCIE链路与所述第三PCIE SWITCH芯片连接，所述第四CPU通过PCIE链路与所述第四PCIE SWITCH芯片连接。
4.根据权利要求1所述双控存储设备，其特征在于，所述第一预设数量位为16位。
5.根据权利要求1所述双控存储设备，其特征在于，所述第二预设数量位为16位。
CN201810819402.2A 2018-07-24 2018-07-24 一种双控存储设备 Active CN109032855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810819402.2A CN109032855B (zh) 2018-07-24 2018-07-24 一种双控存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810819402.2A CN109032855B (zh) 2018-07-24 2018-07-24 一种双控存储设备

Publications (2)

Publication Number Publication Date
CN109032855A CN109032855A (zh) 2018-12-18
CN109032855B true CN109032855B (zh) 2021-12-03

Family

ID=64644693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810819402.2A Active CN109032855B (zh) 2018-07-24 2018-07-24 一种双控存储设备

Country Status (1)

Country Link
CN (1) CN109032855B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109641A (zh) * 2019-06-05 2019-08-09 东莞阿尔泰显示技术有限公司 一种新型led显示屏数据备份装置及方法
CN111078600B (zh) * 2019-11-15 2021-04-27 苏州浪潮智能科技有限公司 一种基于PCIe Switch的RSSD大容量存储系统
CN113127387A (zh) * 2021-03-12 2021-07-16 山东英信计算机技术有限公司 一种存储器和服务器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201369046Y (zh) * 2009-03-27 2009-12-23 福建星网锐捷网络有限公司 快速外部设备互联总线数据通信系统
CN102662803A (zh) * 2012-03-13 2012-09-12 深圳华北工控股份有限公司 一种双控双活冗余设备
CN104572508A (zh) * 2015-01-22 2015-04-29 山东超越数控电子有限公司 一种基于PCIE非透明桥的cache镜像方法
CN206807466U (zh) * 2017-03-31 2017-12-26 山东超越数控电子有限公司 一种基于pcie非透明桥的高可用冗余加密终端
CN209562574U (zh) * 2019-04-22 2019-10-29 苏州浪潮智能科技有限公司 一种ntb卡

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110238909A1 (en) * 2010-03-29 2011-09-29 Pankaj Kumar Multicasting Write Requests To Multiple Storage Controllers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201369046Y (zh) * 2009-03-27 2009-12-23 福建星网锐捷网络有限公司 快速外部设备互联总线数据通信系统
CN102662803A (zh) * 2012-03-13 2012-09-12 深圳华北工控股份有限公司 一种双控双活冗余设备
CN104572508A (zh) * 2015-01-22 2015-04-29 山东超越数控电子有限公司 一种基于PCIE非透明桥的cache镜像方法
CN206807466U (zh) * 2017-03-31 2017-12-26 山东超越数控电子有限公司 一种基于pcie非透明桥的高可用冗余加密终端
CN209562574U (zh) * 2019-04-22 2019-10-29 苏州浪潮智能科技有限公司 一种ntb卡

Also Published As

Publication number Publication date
CN109032855A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN109032855B (zh) 一种双控存储设备
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
JP5932287B2 (ja) マルチレーンｐｃｉエクスプレスｉｏ相互接続に対するケーブル冗長性およびフェイルオーバのための方法、装置、およびコンピュータ・プログラム
JP5739308B2 (ja) フェイルオーバー動作のための方法、装置、およびコンピュータ・プログラム
KR102147629B1 (ko) 플렉시블 서버 시스템
US6952785B1 (en) Methods and apparatus for powering a data communications port
US7996575B2 (en) Detection and configuration of SAS/SATA connection
WO2021098485A1 (zh) PCIe设备的上下电控制方法以及系统
CN115550291B (zh) 交换机的复位系统及方法、存储介质、电子设备
CN107807630A (zh) 一种主备设备的切换控制方法、其切换控制系统及装置
CN111666240A (zh) 用于自主地检测电缆朝向的转接驱动器
CN110096112B (zh) 硬盘装置、硬盘转接装置、网络设备与硬盘的连接方法
CN108897710B (zh) 一种自动切换系统管理总线的系统
US6675250B1 (en) Fault tolerant communications using a universal serial bus
US20180145869A1 (en) Debugging method of switches
CN208569614U (zh) 一种双控制器存储系统
US8069285B2 (en) Methods and systems for improving communication throughput of storage links
CN115391260A (zh) PCIe带宽配置装置、方法、服务器及可读存储介质
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
TWI648636B (zh) C型通用序列匯流排傳輸線及傳輸裝置
CN109933178A (zh) 一种列车信号系统中实现单板复位的装置
CN107704405B (zh) 一种多路相同i2c地址设备共用一个i2c主机的装置
CN114020661B (zh) 一种存储设备及其配置方法
TWI547037B (zh) 低耗能之通用序列匯流排集線器
CN115904024A (zh) 一种多模硬盘背板结构、方法及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant