CN113127387A - 一种存储器和服务器 - Google Patents

一种存储器和服务器 Download PDF

Info

Publication number
CN113127387A
CN113127387A CN202110271403.XA CN202110271403A CN113127387A CN 113127387 A CN113127387 A CN 113127387A CN 202110271403 A CN202110271403 A CN 202110271403A CN 113127387 A CN113127387 A CN 113127387A
Authority
CN
China
Prior art keywords
rnic
controllers
chips
controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110271403.XA
Other languages
English (en)
Inventor
王宇航
詹建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110271403.XA priority Critical patent/CN113127387A/zh
Publication of CN113127387A publication Critical patent/CN113127387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种存储器和服务器，存储器包括：若干控制器；多个RNIC芯片，其中，每个控制器中设置有阈值数量的RNIC芯片，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接。通过使用本发明的方案，能够实现控制器之间高速以太网信号镜像互联，控制器热拔插比PCIe信号更可靠，能够使背板高速镜像互联走线数量降幅约87.5％，大幅降低背板走线难度和成本。

Description

一种存储器和服务器
技术领域
本领域涉及计算机领域，并且更具体地涉及一种存储器和服务器。
背景技术
高端存储产品要求具有高性能、高可靠等特性，为了满足高可靠，每个控制器之间的写缓存数据必须相互镜像，以便在一个或多个控制器故障时，正常工作的控制器内存中还存有故障控制器尚未落盘的数据，从而保障了数据不丢失，提升了产品可靠性。然而，在以往的产品中，控制器之间的镜像链路通常是通过PCIe SWITCH形成多路PCIe信号以满足镜像带宽要求，但PCIe链路走线多，又全是高速信号，以一路x16镜像带宽为例，走线有64根，四控之间相互镜像需要六路x16，总共384根走线，这些高速信号均需要通过背板走线，给背板走线造成很大的挑战，需要较多的板层和较大的板厚。
发明内容
有鉴于此，本发明实施例的目的在于提出一种存储器和服务器，通过使用本发明的技术方案，能够实现控制器之间高速以太网信号镜像互联，控制器热拔插比PCIe信号更可靠，能够使背板高速镜像互联走线数量降幅约87.5％，大幅降低背板走线难度和成本。
基于上述目的，本发明的实施例的一个方面提供了一种存储器，包括：
若干控制器；
多个RNIC芯片，
其中，每个控制器中设置有阈值数量的RNIC芯片(RDMA Net Interface Card，具有RDMA(Remote Direct Memory Access，远程直接内存访问)功能的网络接口卡)，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接。
根据本发明的一个实施例，每两个RNIC芯片之间使用两组串行以太网信号线进行连接。
根据本发明的一个实施例，每组串行以太网信号线的传输速率为100Gb/s。
根据本发明的一个实施例，控制器数量至少为4个，阈值数量至少为3个。
根据本发明的一个实施例，还包括CPU，CPU设置在每个控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的RNIC芯片连接。
本发明的实施例的另一个方面，还提供了一种服务器，服务器包括存储器，存储器包括：
若干控制器；
多个RNIC芯片，
其中，每个所述控制器中设置有阈值数量的RNIC芯片，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接。
根据本发明的一个实施例，每两个RNIC芯片之间使用两组串行以太网信号线进行连接。
根据本发明的一个实施例，每组串行以太网信号线的传输速率为100Gb/s。
根据本发明的一个实施例，控制器数量至少为4个，阈值数量至少为3个。
根据本发明的一个实施例，还包括CPU，CPU设置在每个控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的RNIC芯片连接。
本发明具有以下有益技术效果：本发明实施例提供的存储器，通过设置若干控制器；多个RNIC芯片，中，每个控制器中设置有阈值数量的RNIC芯片，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接的技术方案，能够实现控制器之间高速以太网信号镜像互联，控制器热拔插比PCIe信号更可靠，能够使背板高速镜像互联走线数量降幅约87.5％，大幅降低背板走线难度和成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的存储器的示意图；
图2为根据本发明一个实施例的服务器的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种存储器的一个实施例。图1示出的是该存储器的示意图。
如图1中所示，该存储器可以包括：
若干控制器，高端存储产品硬件形态通常要做成一框四控，即一个机箱里面包含四个控制器，也可以在一个机箱中设置更多数量的控制器以达到更高的需求；
多个RNIC芯片，其中，每个控制器中设置有阈值数量的RNIC芯片，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接，在4个控制器的情况下，每个控制器中需要至少包含3个RNIC芯片，每个控制器中的每个RNIC芯片只与其他控制器中的RNIC中的芯片建立唯一的连接，也就是说，在诸多控制器中的多个RNIC芯片只能与所在控制器外的RNIC芯片中的一个建立连接，例如，控制器0中的RNIC1芯片只与控制器1至3中的任何一个RNIC芯片连接，同时被连接的RNIC芯片不能与其他RNIC芯片连接，在每个控制器中设置多个RNIC芯片可以满足更高的需求，能够提高存储器的宽带和读写速度。同时每两个RNIC芯片之间是使用两组串行以太网信号线进行连接的，每组串行以太网信号线的传输速率为100Gb/s，每两个RNIC芯片共需要8根信号线就可以进行连接，以4控制器为例，从现有技术的300多根信号线降低到48根信号线，大幅降低背板走线难度和成本。控制器之间的写缓存数据通过相互镜像保障了数据不丢失，提升了产品可靠性。
通过本发明的技术方案，能够实现控制器之间高速以太网信号镜像互联，控制器热拔插比PCIe信号更可靠，能够使背板高速镜像互联走线数量降幅约87.5％，大幅降低背板走线难度和成本。
在本发明的一个优选实施例中，每两个RNIC芯片之间使用两组串行以太网信号线(SerDes网络信号线)进行连接。在本发明的一个优选实施例中，每组串行以太网信号线的传输速率为100Gb/s。每组信号线中包括上行2根线和下行2根线，因此每两个RNIC芯片之间只需要使用8根线就可以进行连接，以4控制器为例，从现有技术的300多根信号线降低到48根信号线，大幅降低背板走线难度和成本。
在本发明的一个优选实施例中，若干控制器数量至少为4个，阈值数量至少为3个。根据不同存储器的存储性能的需求，可以增加控制器的数量，同时增加每个控制器中的相应数量的RNIC芯片的数量以满足每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接的要求。
在本发明的一个优选实施例中，还包括CPU，每个CPU设置在每个控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的RNIC芯片连接。
通过本发明的技术方案，能够实现控制器之间高速以太网信号镜像互联，控制器热拔插比PCIe信号更可靠，能够使背板高速镜像互联走线从384根降低到48根，降幅87.5％，大幅降低背板走线难度和成本。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器1，如图2所示，服务器1包括包括存储器，存储器包括：
若干控制器，高端存储产品硬件形态通常要做成一框四控，即一个机箱里面包含四个控制器，也可以在一个机箱中设置更多数量的控制器以达到更高的需求；
多个RNIC芯片，其中，每个控制器中设置有阈值数量的RNIC芯片，每个控制器中的每个RNIC芯片与其他控制器中的一个RNIC芯片建立唯一连接，在4个控制器的情况下，每个控制器中需要至少包含3个RNIC芯片，每个控制器中的每个RNIC芯片只与其他控制器中的RNIC中的芯片建立唯一的连接，也就是说，在诸多控制器中的多个RNIC芯片只能与所在控制器外的RNIC芯片中的一个建立连接，例如，控制器0中的RNIC1芯片只与控制器1至3中的任何一个RNIC芯片连接，同时被连接的RNIC芯片不能与其他RNIC芯片连接，在每个控制器中设置多个RNIC芯片可以满足更高的需求，能够提高存储器的宽带和读写速度。同时每两个RNIC芯片之间是使用两组串行以太网信号线进行连接的，每组串行以太网信号线的传输速率为100Gb/s，每两个RNIC芯片共需要8根信号线就可以进行连接，以4控制器为例，从现有技术的300多根信号线降低到48根信号线，大幅降低背板走线难度和成本。控制器之间的写缓存数据通过相互镜像保障了数据不丢失，提升了产品可靠性。
在本发明的一个优选实施例中，每两个RNIC芯片之间使用两组串行以太网信号线进行连接。
在本发明的一个优选实施例中，每组串行以太网信号线的传输速率为100Gb/s。
在本发明的一个优选实施例中，若干控制器数量至少为4个，阈值数量至少为3个。
在本发明的一个优选实施例中，还包括CPU，CPU设置在每个控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的RNIC芯片连接。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (10)

1.一种存储器，其特征在于，包括：
若干控制器；
多个RNIC芯片，
其中，每个所述控制器中设置有阈值数量的所述RNIC芯片，每个控制器中的每个所述RNIC芯片与其他控制器中的一个所述RNIC芯片建立唯一连接。
2.根据权利要求1所述的存储器，其特征在于，每两个所述RNIC芯片之间使用两组串行以太网信号线进行连接。
3.根据权利要求2所述的存储器，其特征在于，每组所述串行以太网信号线的传输速率为100Gb/s。
4.根据权利要求1所述的存储器，其特征在于，所述控制器数量至少为4个，所述阈值数量至少为3个。
5.根据权利要求1所述的存储器，其特征在于，还包括CPU，所述CPU设置在每个所述控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的所述RNIC芯片连接。
6.一种服务器，其特征在于，所述服务器包括存储器，所述存储器包括：
若干控制器；
多个RNIC芯片，
其中，每个所述控制器中设置有阈值数量的所述RNIC芯片，每个控制器中的每个所述RNIC芯片与其他控制器中的一个所述RNIC芯片建立唯一连接。
7.根据权利要求6所述的服务器，其特征在于，每两个所述RNIC芯片之间使用两组串行以太网信号线进行连接。
8.根据权利要求7所述的服务器，其特征在于，每组所述串行以太网信号线的传输速率为100Gb/s。
9.根据权利要求6所述的服务器，其特征在于，所述控制器数量至少为4个，所述阈值数量至少为3个。
10.根据权利要求6所述的服务器，其特征在于，还包括CPU，所述CPU设置在每个所述控制器上，每个CPU通过PCIE信号线与CPU所在的控制器中的所述RNIC芯片连接。
CN202110271403.XA 2021-03-12 2021-03-12 一种存储器和服务器 Pending CN113127387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110271403.XA CN113127387A (zh) 2021-03-12 2021-03-12 一种存储器和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110271403.XA CN113127387A (zh) 2021-03-12 2021-03-12 一种存储器和服务器

Publications (1)

Publication Number Publication Date
CN113127387A true CN113127387A (zh) 2021-07-16

Family

ID=76773036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110271403.XA Pending CN113127387A (zh) 2021-03-12 2021-03-12 一种存储器和服务器

Country Status (1)

Country Link
CN (1) CN113127387A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101095125A (zh) * 2005-01-21 2007-12-26 国际商业机器公司 基于RNIC的iSCSI目标方数据移动功能卸载
CN101212490A (zh) * 2006-12-30 2008-07-02 财团法人工业技术研究院 储存装置控制器
US20090144567A1 (en) * 2007-11-06 2009-06-04 Jishun Cui Blade server
CN104820474A (zh) * 2015-05-14 2015-08-05 曙光云计算技术有限公司 一种云服务器主板、云服务器及其实现方法
CN106411767A (zh) * 2011-06-29 2017-02-15 微软技术许可有限责任公司 通过远程直接存储器访问的任意大小的传输操作
CN206696771U (zh) * 2017-04-06 2017-12-01 郑州云海信息技术有限公司 一种基于Purley平台四路服务器主板
CN109032855A (zh) * 2018-07-24 2018-12-18 郑州云海信息技术有限公司 一种双控存储设备
CN210924562U (zh) * 2019-12-06 2020-07-03 北京和利时智能技术有限公司 一种背板通讯装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101095125A (zh) * 2005-01-21 2007-12-26 国际商业机器公司 基于RNIC的iSCSI目标方数据移动功能卸载
CN101212490A (zh) * 2006-12-30 2008-07-02 财团法人工业技术研究院 储存装置控制器
US20090144567A1 (en) * 2007-11-06 2009-06-04 Jishun Cui Blade server
CN106411767A (zh) * 2011-06-29 2017-02-15 微软技术许可有限责任公司 通过远程直接存储器访问的任意大小的传输操作
CN104820474A (zh) * 2015-05-14 2015-08-05 曙光云计算技术有限公司 一种云服务器主板、云服务器及其实现方法
CN206696771U (zh) * 2017-04-06 2017-12-01 郑州云海信息技术有限公司 一种基于Purley平台四路服务器主板
CN109032855A (zh) * 2018-07-24 2018-12-18 郑州云海信息技术有限公司 一种双控存储设备
CN210924562U (zh) * 2019-12-06 2020-07-03 北京和利时智能技术有限公司 一种背板通讯装置

Similar Documents

Publication Publication Date Title
KR100691583B1 (ko) 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
US11164622B2 (en) Variable width memory module supporting enhanced error detection and correction
US7411843B2 (en) Semiconductor memory arrangement with branched control and address bus
CN100511475C (zh) 半导体记忆模块
US8866023B2 (en) Method and system for reducing trace length and capacitance in a large memory footprint
KR101245096B1 (ko) 상호연결 시스템에서의 스큐 관리
US20060288132A1 (en) Memory single-to-multi load repeater architecture
CN101093717B (zh) 具有多个次级端口的输入/输出代理
CN101341475A (zh) 时分复用动态片内端接
US8898365B2 (en) Micro-link high-bandwidth chip-to-chip bus
US7405949B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
CN101300557A (zh) 具有上下存储器芯片的存储器系统
US20220021139A1 (en) Card Edge Connector Including A Flipped Pin Foot Orientation
CN113127387A (zh) 一种存储器和服务器
US20210203094A1 (en) Ball grid array card edge connector
JP4695361B2 (ja) 積層型メモリモジュールおよびメモリシステム
TWI698053B (zh) 具金手指連接介面及電連接器之儲存裝置
US20230380098A1 (en) High-speed networking device manufacturing system
TWI771053B (zh) 伺服器
US20240071994A1 (en) C2c yield and performance optimization in a die stacking platform
CN112349314B (zh) 具金手指连接接口及电连接器的储存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210716

RJ01 Rejection of invention patent application after publication