CN210573745U - 一种基于多个同类型背板cpld在线升级装置 - Google Patents
一种基于多个同类型背板cpld在线升级装置 Download PDFInfo
- Publication number
- CN210573745U CN210573745U CN201922027546.7U CN201922027546U CN210573745U CN 210573745 U CN210573745 U CN 210573745U CN 201922027546 U CN201922027546 U CN 201922027546U CN 210573745 U CN210573745 U CN 210573745U
- Authority
- CN
- China
- Prior art keywords
- cpld
- pull
- resistor
- module
- gating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
本实用新型提供了一种基于多个同类型背板CPLD在线升级装置,包括多个与硬盘背板连接的选通器;每个选通器包括IPMB接口模块、CPLD选通控制模块和CPLD通道选通模块;IPMB接口模块用于与主板IPMB连接,用于接收在线升级信号;CPLD选通控制模块用于向CPLD通道选通模块发送选通信号;CPLD通道选通模块用于将主板IPMB信号发送至CPLD选通控制模块。本实用新型中通过多个选通器中CPLD选通控制模块接收主板发送的指令来确认多个相同类型硬盘背板中需要升级的硬盘背板中CPLD硬核地址,并控制对应的CPLD通道选通模块导通,使主板IPMB与硬盘背板直接进行连接,从而实现在线升级。
Description
技术领域
本实用新型涉及电脑配件技术领域,具体涉及一种基于多个同类型背板CPLD在线升级装置。
背景技术
在服务器系统中,为了实现硬盘配置的多样性,以及通用性,通常会采用多背板拼接的方式进行组装。因此,多个相同的背板会在一台服务器设备中使用,为了方便CPLD代码的维护和快速升级,通常会采用在线升级的方式。
通常CPLD在线升级可以通过硬核I2C、JTAG和SPI的方式实现,考虑采取最少信号及通用性,本设计背板会采用I2C bus实现在线升级。由于CPLD内置I2C硬核在编译后无法通过外部电路修改7bit地址,在同一系统中连接多块相同的背板时,就会导致I2C地址冲突,无法实现CPLD的在线升级。
采用SPI的方式进行CPLD在线升级,由于SPI有片选信号,所以可以通过使某一个片选信号单独有效的方式来实现多块背板的升级。但是SPI总线信号较多,背板越多需要的片选信号越多,会增加设计的复杂性。
采用在背板上增加I2C Switch的方式,在需要烧录的时候,进行I2C bus的切换,以确保每次烧录时I2C地址为唯一。但是这种方案在寸土寸金的背板空间上,增加switch芯片,增加了空间需求;同时由于加装switch芯片,必然增加成本。
实用新型内容
基于背景技术存在的问题,本实用新型提出一种基于多个同类型背板CPLD在线升级装置,采用简单的结构和较低的成本。
本实用新型提出一种基于多个同类型背板CPLD在线升级装置,所述升级装置包括多个与硬盘背板连接的选通器;每个选通器包括IPMB接口模块、CPLD选通控制模块和CPLD通道选通模块;所述IPMB接口模块用于与主板IPMB连接,用于接收在线升级信号;
所述CPLD选通控制模块与所述IPMB接口模块和所述CPLD通道选通模块连接,用于接收所述IPMB接口模块发送的在线升级信号,并向所述CPLD通道选通模块发送选通信号;
所述CPLD通道选通模块包括双N沟道增强型MOS管Q1,所述双N沟道增强型MOS管Q1的两个栅极连接所述CPLD通道选通模块输出的选通信号,用于控制所述CPLD通道选通模块的开闭;两个源极端口分别连接所述IPMB接口模块;两个漏极端口分别连接所述CPLD选通控制模块,用于将所述主板IPMB信号发送至所述CPLD选通控制模块。
更进一步地,所述升级装置还包括电平转换模块;
所述电平转换模块包括双N沟道增强型MOS管Q2,所述双N沟道增强型MOS管Q2的两个栅极端口接3.3V电源;两个漏极端口分别连接IPMB接口模块;两个源极端口分别连接所述CPLD选通控制模块和CPLD通道选通模块。
更进一步地,所述升级装置包括第一地址选择模块;
所述第一地址选择模块还包括上拉电阻R1、下拉电阻R2、跳线接头J1、跳线键帽和第一地址输出端点;
所述跳线接头J1包括三个端点,第一端点不接线;第二端点连接下拉电阻R2输入端和第一地址输出端点;下拉电阻R2输出端接地;第三端点接上拉电阻R1的输出端,上拉电阻R1的输入端接3.3V电源;
所述跳线键帽设有2个短接针脚,用于短接所述跳线接头J1的第一端点和第二端点,或短接所述第二端点和第三端点。
更进一步地,所述升级装置包括第二地址选择模块,所述第二地址选择模块与所述第一地址选择模块采用相同结构;
所述第二地址选择模块还包括上拉电阻R3、下拉电阻R4、跳线接头J2、跳线键帽和第二地址输出端点;
所述跳线接头J2包括三个端点,第一端点不接线;第二端点连接下拉电阻R4输入端和第二地址输出端点;下拉电阻R4输出端接地;第三端点接上拉电阻R3的输出端,上拉电阻R3的输入端接3.3V电源;
所述跳线键帽设有2个短接针脚,用于短接所述跳线接头J2的第一端点和第二端点,或短接所述第二端点和第三端点。
更进一步地,所述CPLD通道选通模块还包括上拉电阻R5、上拉电阻R6和上拉电阻R7;
所述上拉电阻R5输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q1的两个栅极;
所述上拉电阻R6和上拉电阻R7输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q1的两个漏极。
更进一步地,所述CPLD选通控制模块包括寄存器和选通信号端点;
所述寄存器连接所述第一地址选择模块和/或所述第二地址选择模块;
所述选通信号端点连接所述寄存器,输出所述选通信号。
更进一步地,所述电平转换模块还包括上拉电阻R8和上拉电阻R9;
所述上拉电阻R8和上拉电阻R9输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q2的两个源极。
本实用新型的有益效果:
本实用新型中通过多个选通器中CPLD选通控制模块接收主板发送的特定指令来确认多个相同类型硬盘背板中需要升级的硬盘背板中CPLD硬核地址,并控制对应的CPLD通道选通模块导通,使主板IPMB与硬盘背板中CPLD硬核直接进行连接,从而实现在线升级。
本实用新型中通过地址选择模块中跳线设置,实现输出不同的高低电平,并通过多组地址选择模块的多种高低电平组合方案,确定与该地址选择模块连接的CPLD选通控制模块中寄存器地址,进而区分多个相同类型硬盘。
附图说明
图1为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置的示意图;
图2为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置中选通器的示意图;
图3为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置中电平转换模块的示意图;
图4为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置中第一地址选择模块的示意图;
图5为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置中第二地址选择模块的示意图;
图6为本实用新型实施例中一种基于多个同类型背板CPLD在线升级装置中CPLD通道选通模块的示意图。
具体实施方式
下面结合说明书附图1-6对本实用新型的具体技术方案作进一步地描述。
如附图1-2所示,本实用新型提出一种基于多个同类型背板CPLD在线升级装置包括多个与硬盘背板连接的选通器;每个选通器包括IPMB接口模块、电平转换模块、第一地址选择模块、第二地址选择模块、CPLD选通控制模块和CPLD通道选通模块。
其中,IPMB接口模块采用IPMB_1X4芯片包括IPMB_SDA、GND、IPMB_SCL和NC端点;GND端点接地,NC端点输入5V电源;IPMB_SDA和IPMB_SCL端点分别输出的IPMB_SDA_5V和IPMB_SCL_5V信号。IPMB接口模块用于与主板的IPMB模块连接,获取主板发送的数据。
如附图3所示,电平转换模块包括双N沟道增强型MOS管Q2、上拉电阻R8-9,SDA输出端点和SCL输出端点;在本实施例中,双N沟道增强型MOS管Q2为2N7002DW-7-F型,上拉电阻R8和R9阻值为4.7kΩ;其中,双N沟道增强型MOS管Q2的两个栅极端口接3.3V电源;两个漏极端口分别连接IPMB接口模块的IPMB_SDA和IPMB_SCL端点,获取IPMB_SDA_5V和IPMB_SCL_5V信号;上拉电阻R8和R9输入端连接3.3V电源,上拉电阻R8输出端连接双N沟道增强型MOS管Q2中漏极输入IPMB_SDA的源极和SDA输出端点,SDA输出端点输出3.3V的IPMB_SDA_3V3信号;上拉电阻R9输出端连接双N沟道增强型MOS管Q2中漏极输入IPMB_SCL的源极和SCL输出端点,SCL输出端点输出3.3V的IPMB_SCL_3V3信号。电平转换模块用于将主板IPMB输出的IPMB_SDA_5V和IPMB_SCL_5V信号转换为用于硬盘背板的IPMB_SDA_3V3和IPMB_SCL_3V3信号。
如附图4所示,第一地址选择模块包括上拉电阻R1、下拉电阻R2、跳线接头J1、跳线键帽和第一地址输出端点;在本实施例中,上拉电阻R1阻值为330Ω,下拉电阻R2阻值为4.7kΩ。跳线接头J1包括三个端点,第一端点不接线;第二端点连接下拉电阻R2输入端和第一地址输出端点,输出IPMB_ADDR_SEL1信号;下拉电阻R2输出端接地;第三端点接上拉电阻R1的输出端,上拉电阻R1的输入端接3.3V电源。跳线键帽设有2个短接针脚,用于短接跳线接头J1的第一端点和第二端点,或短接第二端点和第三端点。
如附图5所示,第二地址选择模块和第一地址选择模块采用相同结构,包括上拉电阻R3、下拉电阻R4、跳线接头J2、跳线键帽和第二地址输出端点;在本实施例中,上拉电阻R3阻值为330Ω,下拉电阻R4阻值为4.7kΩ。跳线接头J2包括三个端点,第一端点不接线;第二端点连接下拉电阻R4输入端和第二地址输出点,端输出IPMB_ADDR_SEL0信号;下拉电阻R4输出端接地;第三端点接上拉电阻R1的输出端,上拉电阻R3的输入端接3.3V电源。跳线键帽设有2个短接针脚,用于短接跳线接头J2的第一端点和第二端点,或短接第二端点和第三端点。
CPLD选通控制模块包括第一地址端点、第二地址端点、SDA通信端点、SCL通信端点、选通信号端点和寄存器。在本实施例中,CPLD选通控制模块利用硬盘背板的CPLD软核部分进行CPLD选通控制,同时也可通过外置的芯片进行CPLD选通控制。第一地址端点与第一地址选择模块连接,用于接收第一地址选择模块输出的IPMB_ADDR_SEL1信号;第二地址端点与第二地址选择模块连接,用于接收第二地址选择模块输出的IPMB_ADDR_SEL0信号;CPLD选通控制模块通过IPMB_ADDR_SEL1和IPMB_ADDR_SEL0信号确定该寄存器地址。SDA通信端点和SCL通信端点分别连接电平转换模块,接收电平转换模块输出的IPMB_SDA_3V3和IPMB_SCL_3V3信号,用于与主板IPMB进行通信。选通信号端点与CPLD通道选通模块连接,用于向CPLD通道选通模块发送选通信号IPMB_I2C_EN。
如附图6所示,CPLD通道选通模块包括双N沟道增强型MOS管Q1、上拉电阻R5-7、选通信号输入端点、SDA_BUFF输出端点和SCL_BUFF输出端点;在本实施例中,双N沟道增强型MOS管Q1为2N7002DW-7-F型,上拉电阻R5-7阻值为4.7kΩ。上拉电阻R7输入端连接3.3V电源;双N沟道增强型MOS管Q1的两个栅极连接上拉电阻R7输出端和选通信号输入端点;两个源极端口分别连接电平转换模块输出的IPMB_SDA_3V3和IPMB_SCL_3V3信号;上拉电阻R5和R6输入端连接3.3V电源,上拉电阻R5输出端连接双N沟道增强型MOS管Q1中源极输入IPMB_SDA_3V3的漏极和SDA_BUFF输出端点,SDA_BUFF输出端点输出IPMB_SDA_3V3_BUFF信号;上拉电阻R6输出端连接双N沟道增强型MOS管Q1中源极输入IPMB_SCL_3V3的漏极和SCL_BUFF输出端点,SCL_BUFF输出端点输出IPMB_SCL_3V3_BUFF信号。CPLD通道选通模块输出的IPMB_SDA_3V3_BUFF和IPMB_SCL_3V3_BUFF信号输入硬盘背板中CPLD硬核,CPLD通道选通模块用于通过接收CPLD选通控制模块的选通信号,控制主板IPMB与硬盘背板中CPLD硬核进行通讯。
具体的,本实用新型在使用中首先通过调节第一地址选择模块和第二地址选择模块中的跳线键帽调整跳线接头J1和跳线接头J2的接线方式调整与其连接的CPLD选通控制模块中寄存器地址。
在本实施例中,设置如果第一地址选择模块中跳线键帽连通跳线接头J1的第一端点和第二端点,第二地址选择模块中跳线键帽连通跳线接头J2的第一端点和第二端点,则该CPLD选通控制模块中寄存器地址为0xC8。
如果第一地址选择模块中跳线键帽连通跳线接头J1的第一端点和第二端点,第二地址选择模块中跳线键帽连通跳线接头J2的第二端点和第三端点,则该CPLD选通控制模块中寄存器地址为0xCA。
如果第一地址选择模块中跳线键帽连通跳线接头J1的第二端点和第三端点,第二地址选择模块中跳线键帽连通跳线接头J2的第一端点和第二端点,则该CPLD选通控制模块中寄存器地址为0xCC。
如果第一地址选择模块中跳线键帽连通跳线接头J1的第二端点和第三端点,第二地址选择模块中跳线键帽连通跳线接头J2的第二端点和第三端点,则该CPLD选通控制模块中寄存器地址为0xCE。
由此即可通过与多个同类型硬盘背板连接的不同地址的寄存器区分每一个硬盘背板。当需要对其中一块背板进行CPLD烧录的时候,首先向所有CPLD选通控制模块发送特定指令,该指令包含需要进行CPLD烧录的寄存器地址和导通命令两部分。
首先,所有CPLD选通控制模块判断收到指令的寄存器地址部分是否是该CPLD选通控制模块中的寄存器地址;如果不为该CPLD选通控制模块中的寄存器地址则继续等待指令;如果是该CPLD选通控制模块中的寄存器地址则继续确认指令中是否包含导通命令,如果不包含导通命令则使该CPLD选通控制模块输出的选通信号IPMB_I2C_EN配置为低;如果包含导通命令则使该CPLD选通控制模块输出的选通信号IPMB_I2C_EN配置为高。
其次,CPLD通道选通模块收到配置为高的选通信号IPMB_I2C_EN时,CPLD通道选通模块中的双N沟道增强型MOS管Q1打开,使主板IPMB能够与硬盘背板中CPLD硬核进行通信。
最后,通过主板IPMB通过被选通的一路CPLD通道选通模块对与其连接的硬盘背板进行在线升级。当升级结束后,CPLD选通控制模块输出配置为低的选通信号IPMB_I2C_EN,关闭CPLD通道选通模块中的双N沟道增强型MOS管Q1,使主板IPMB与硬盘背板中CPLD硬核间连接通道关闭。
虽然本实用新型已经以较佳实施例公开如上,但实施例并不是用来限定本实用新型的。在不脱离本实用新型之精神和范围内,所做的任何等效变化或润饰,同样属于本实用新型之保护范围。因此本实用新型的保护范围应当以本申请的权利要求所界定的内容为标准。
Claims (7)
1.一种基于多个同类型背板CPLD在线升级装置,其特征在于,所述升级装置包括多个与硬盘背板连接的选通器;每个选通器包括IPMB接口模块、CPLD选通控制模块和CPLD通道选通模块;
所述IPMB接口模块用于与主板IPMB连接;
所述CPLD选通控制模块与所述IPMB接口模块和所述CPLD通道选通模块连接;
所述CPLD通道选通模块包括双N沟道增强型MOS管Q1,所述双N沟道增强型MOS管Q1的两个栅极连接所述CPLD通道选通模块输出的选通信号;两个源极端口分别连接所述IPMB接口模块;两个漏极端口分别连接所述CPLD选通控制模块。
2.根据权利要求1所述升级装置,其特征在于,所述升级装置还包括电平转换模块;
所述电平转换模块包括双N沟道增强型MOS管Q2,所述双N沟道增强型MOS管Q2的两个栅极端口接3.3V电源;两个漏极端口分别连接IPMB接口模块;两个源极端口分别连接所述CPLD选通控制模块和CPLD通道选通模块。
3.根据权利要求1所述升级装置,其特征在于,所述升级装置包括第一地址选择模块;
所述第一地址选择模块还包括上拉电阻R1、下拉电阻R2、跳线接头J1、跳线键帽和第一地址输出端点;
所述跳线接头J1包括三个端点,第一端点不接线;第二端点连接下拉电阻R2输入端和第一地址输出端点;下拉电阻R2输出端接地;第三端点接上拉电阻R1的输出端,上拉电阻R1的输入端接3.3V电源;
所述跳线键帽设有2个短接针脚,用于短接所述跳线接头J1的第一端点和第二端点,或短接所述第二端点和第三端点。
4.根据权利要求3所述升级装置,其特征在于,所述升级装置包括第二地址选择模块,所述第二地址选择模块与所述第一地址选择模块采用相同结构;
所述第二地址选择模块还包括上拉电阻R3、下拉电阻R4、跳线接头J2、跳线键帽和第二地址输出端点;
所述跳线接头J2包括三个端点,第一端点不接线;第二端点连接下拉电阻R4输入端和第二地址输出端点;下拉电阻R4输出端接地;第三端点接上拉电阻R3的输出端,上拉电阻R3的输入端接3.3V电源;
所述跳线键帽设有2个短接针脚,用于短接所述跳线接头J2的第一端点和第二端点,或短接所述第二端点和第三端点。
5.根据权利要求1所述升级装置,其特征在于,所述CPLD通道选通模块还包括上拉电阻R5、上拉电阻R6和上拉电阻R7;
所述上拉电阻R5输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q1的两个栅极;
所述上拉电阻R6和上拉电阻R7输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q1的两个漏极。
6.根据权利要求4所述升级装置,其特征在于,所述CPLD选通控制模块包括寄存器和选通信号端点;
所述寄存器连接所述第一地址选择模块和/或所述第二地址选择模块;
所述选通信号端点连接所述寄存器,输出所述选通信号。
7.根据权利要求2所述升级装置,其特征在于,所述电平转换模块还包括上拉电阻R8和上拉电阻R9;
所述上拉电阻R8和上拉电阻R9输入端接3.3V电源,输出端连接所述双N沟道增强型MOS管Q2的两个源极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922027546.7U CN210573745U (zh) | 2019-11-21 | 2019-11-21 | 一种基于多个同类型背板cpld在线升级装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922027546.7U CN210573745U (zh) | 2019-11-21 | 2019-11-21 | 一种基于多个同类型背板cpld在线升级装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210573745U true CN210573745U (zh) | 2020-05-19 |
Family
ID=70660750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922027546.7U Active CN210573745U (zh) | 2019-11-21 | 2019-11-21 | 一种基于多个同类型背板cpld在线升级装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210573745U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111897549A (zh) * | 2020-07-28 | 2020-11-06 | 北京创元成业科技有限公司 | 一种程序烧录辅助系统、控制方法、电子设备及存储介质 |
CN112988635A (zh) * | 2021-03-10 | 2021-06-18 | 英业达科技有限公司 | 主板与背板的通信系统及其适用的服务器 |
CN113542024A (zh) * | 2021-07-12 | 2021-10-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
TWI784447B (zh) * | 2021-03-19 | 2022-11-21 | 英業達股份有限公司 | 主機板與背板之間的通訊系統及其適用的服務器 |
-
2019
- 2019-11-21 CN CN201922027546.7U patent/CN210573745U/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111897549A (zh) * | 2020-07-28 | 2020-11-06 | 北京创元成业科技有限公司 | 一种程序烧录辅助系统、控制方法、电子设备及存储介质 |
CN111897549B (zh) * | 2020-07-28 | 2024-02-20 | 北京创元成业科技有限公司 | 一种程序烧录辅助系统、控制方法、电子设备及存储介质 |
CN112988635A (zh) * | 2021-03-10 | 2021-06-18 | 英业达科技有限公司 | 主板与背板的通信系统及其适用的服务器 |
TWI784447B (zh) * | 2021-03-19 | 2022-11-21 | 英業達股份有限公司 | 主機板與背板之間的通訊系統及其適用的服務器 |
CN113542024A (zh) * | 2021-07-12 | 2021-10-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
CN113542024B (zh) * | 2021-07-12 | 2022-07-22 | 南昌华勤电子科技有限公司 | 服务器和固件升级方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210573745U (zh) | 一种基于多个同类型背板cpld在线升级装置 | |
US6509758B2 (en) | IC with digital and analog circuits and mixed signal I/O pins | |
US7849244B2 (en) | Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system | |
US20040024558A1 (en) | Apparatus and method for a reconfigurable pod interface for use with an emulator unit | |
CN104054064B (zh) | 基于接口耦合的灵活的端口配置 | |
CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
CN107943730A (zh) | 一种支持NVMe协议PCIE信号的系统 | |
US20210318815A1 (en) | Systems, methods, and apparatus for supporting multiple connectors on storage devices | |
CN101539900A (zh) | 解决具有相同定址地址的两i2c从属装置间产生冲突的装置 | |
CN102122156B (zh) | 一种新型i/o总线 | |
CN102478940A (zh) | 一种用于计算机系统复用引脚的控制电路 | |
US20120137031A1 (en) | Communication bus with shared pin set | |
KR20020008146A (ko) | 버스의 전력선을 자동적으로 선택하는 회로가 장착된애드온 카드 | |
CN117097614A (zh) | 一种存储系统及其外插卡通信工作模式切换装置 | |
US9378074B2 (en) | Server system | |
US20080177991A1 (en) | Method and device for improving debug time of a display apparatus | |
CN107577574A (zh) | 一种调试切换电路及调试电路板 | |
US6292409B1 (en) | System for programmable chip initialization | |
JPH05257731A (ja) | インサーキット・エミュレータ用プローブ終端装置 | |
CN107704403B (zh) | 一种优化主背板信号传输的装置及方法 | |
CN220795829U (zh) | 一种烧录控制电路以及烧录系统 | |
CN109992276A (zh) | 一种ac电源模块的烧录系统和烧录方法 | |
WO2024139211A1 (zh) | 信号控制电路和信号控制方法 | |
CN113542024B (zh) | 服务器和固件升级方法 | |
US7467252B2 (en) | Configurable I/O bus architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |