CN220795829U - 一种烧录控制电路以及烧录系统 - Google Patents
一种烧录控制电路以及烧录系统 Download PDFInfo
- Publication number
- CN220795829U CN220795829U CN202322276260.9U CN202322276260U CN220795829U CN 220795829 U CN220795829 U CN 220795829U CN 202322276260 U CN202322276260 U CN 202322276260U CN 220795829 U CN220795829 U CN 220795829U
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- control circuit
- output
- interface
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001960 triggered effect Effects 0.000 claims abstract description 20
- 230000002457 bidirectional effect Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种烧录控制电路以及烧录系统,烧录控制电路包括选择电路和切换电路,选择电路包括输入端和多个输出端,输入端电连接于烧录接口的电源端,且输入端与任一输出端选择导通;切换电路包括与烧录接口的信号端电连接的数据输入端、分别与各个待烧录元件电连接的多个数据输出端和与各个输出端一对一电连接的多个受控端,且数据输入端受多个受控端的电平信号触发切换导通任一数据输出端。通过上述方式,能够通过单个烧录接口实现对多个元件进行烧录,以尽可能地降低烧录控制电路的复杂度,并提高烧录效率。
Description
技术领域
本申请涉及烧录技术领域,特别是涉及一种烧录控制电路以及烧录系统。
背景技术
目前,MCU等元件在电子产品中具有广泛应用。在电子产品出厂之前,通常需要对MCU等元件进行烧录,以使电子产品支持相应功能。
现有技术中,当电路板上存在多芯片时,通常需要为每一待烧录芯片分别配置烧录接口之相应的烧录控制电路,或者,仅配置一个烧录接口时,但多个待烧录芯片的烧录功能需要逐级实现,即每一级待烧录芯片的控制电路受控于上一级的主控芯片,对任一待烧录芯片进行烧录时,均需要从第一级的主控芯片开始逐级烧录,因此增加了控制电路的数量以及控制烧录的复杂程度,且烧录效率大大降低。有鉴于此,如何通过单个烧录接口及烧录控制电路实现烧录多个元件,以尽可能地降低烧录控制电路的复杂度,并提高烧录效率,成为亟待解决的问题。
实用新型内容
本申请主要解决的技术问题是提供一种烧录控制电路以及烧录系统,能够通过单个烧录接口实现对多个元件进行烧录,以尽可能地降低烧录控制电路的复杂度,并提高烧录效率。
为了解决上述问题,本申请第一方面提供了一种烧录控制电路,包括选择电路和切换电路,选择电路包括输入端和多个输出端,输入端电连接于烧录接口的电源端,且输入端与任一输出端选择导通;切换电路包括与烧录接口的信号端电连接的数据输入端、分别与各个待烧录元件电连接的多个数据输出端和与各个输出端一对一电连接的多个受控端,且数据输入端受多个受控端的电平信号触发切换导通任一数据输出端。
因此,选择电路包括第一输入端和多个第一输出端,第一输入端电连接于烧录接口的电源端,用于接入烧录接口电源端的电源电压,且选择电路选择导通第一输入端与任一第一输出端,将电源电压传输至选择导通的第一输出端,烧录接口的信号端电连接于切换电路的数据输入端,因此数据输入端接入由烧录接口所传输的烧录程序,切换电路还包括与各个待烧录元件电连接的多个数据输出端,以及与各个第一输出端一对一电连接的多个受控端,受控端基于对应电连接的第一输出端所传输的电源电压得到电平信号,切换电路的数据输入端受多个受控端的电平信号触发切换导通任一数据输出端,因此,与被选择导通的数据输出端对应电连接的待烧录元件接收到由烧录接口传输的烧录程序,以实现对不同的待烧录元件的烧录控制切换。通过上述结构,在需要对多个待烧录元件切换烧录且仅设置单个烧录接口时,烧录控制电路中的选择电路选择导通第一输入端与任一第一输出端,确定多个待烧录元件中的目标烧录元件,切换电路的受控端根据选择电路的多个第一输出端的电源电压输出情况所产生的电平信号选择导通与受控端对应的数据输出端与数据输入端之间的数据传输通路,将烧录接口所传输的烧录程序烧录至目标烧录元件,通过单个烧录接口及烧录控制电路实现烧录多个元件,以尽可能地降低烧录控制电路的复杂度,并提高烧录效率。
其中,切换电路还包括使能端,烧录控制电路还包括触发电路,触发电路的第二输入端电连接于烧录接口的电源端,触发电路的第三输入端接入供电电压,触发电路的第四输入端接地,触发电路的信号输出端电连接于切换电路的使能端,触发电路的信号输出端受第二输入端的电平信号触发而输出高电平信号或低电平信号。
因此,触发电路的第二输入端电连接于烧录接口的电源端,用于接入烧录接口的电源电压,触发电路的第三输入端接入来自外部接口的供电电压,触发电路的第四输入端接地,触发电路的信号输出端受第二输入端的电平信号触发而生成高电平信号或者低电平信号,信号输出端与切换电路的使能端电连接,使能端受高电平信号或者低电平信号触发选择关闭或者开启切换电路的烧录功能,提高对待烧录元件进行烧录时的安全性。
其中,触发电路包括第一电阻、第二电阻、第三电阻和第一MOS管,第一电阻的一端作为第二输入端且另一端与第一MOS管的栅极电连接,第一MOS管的源极作为第四输入端接地,第二电阻的一端与第一MOS管的栅极电连接,第二电阻的另一端与第一MOS管的源极电连接,第三电阻的一端作为第三输入端且另一端与第一MOS管的漏极电连接,第一MOS管的漏极作为信号输出端。
因此,通过第一电阻、第二电阻、第三电阻和第一MOS管构成触发电路,通过上述电路结构,触发电路的信号输出端受第二输入端的电平信号触发而生成高电平信号或者低电平信号,为切换电路的使能端输出控制信号。
其中,触发电路还包括二极管,二极管的正极与烧录接口的电源端电连接,二极管的负极电连接于供电电压的外部接口。
因此,在烧录接口的电源端和外部接口之间接入二极管,二极管的正极电连接于烧录接口的电源端,二极管的负极电连接于外部接口,由于二极管的反向截止特性,外部接口提供供电电压时不会导致烧录接口的电源端有电,提升烧录控制电路对烧录功能控制的准确性。
其中,选择电路的各个第一输出端还分别一对一连接于各个待烧录元件的使能端。
因此,待烧录元件的使能端触发于与之一对一电连接的第一输出端所输出的电源电压,选择关闭或者开启待烧录元件的烧录功能,提高对待烧录元件进行烧录时的安全性。
其中,烧录接口包括USB、UART、SSI中任一者。
因此,烧录控制电路适用于多种烧录接口。
其中,切换电路包括分别与各个受控端一一对应的第二MOS管,第二MOS管的栅极与受控端电连接,第二MOS管的漏极与数据输入端电连接,第二MOS管的源极与受控端对应的数据输出端电连接。
因此,第二MOS管的漏极与数据输入端电连接,第二MOS管的源极与受控端对应的数据输出端电连接,第二MOS管的栅极与受控端电连接,栅极触发于受控端的电平信号选择导通或者关断自身源极和漏极之间的传输通路,实现对烧录程序的切换传输。
其中,每一受控端对应有数据输入端相同数量的第二MOS管。
因此,根据所需烧录的烧录程序的信号类型设置对应数量的第二MOS管,实现对烧录程序的切换传输。
其中,选择电路包括选择开关、第一分压电阻、第二分压电阻和双向稳压管,选择开关包括第五输入端和多个第五输出端,第五输入端作为第一输入端,多个第五输出端分别与第一分压电阻的一端一对一电连接,第一分压电阻的另一端与第二分压电阻的一端电连接且作为第一输出端,第二分压电阻的另一端接地,双向稳压管的一端电连接于第五输出端和第一分压电阻之间且另一端接地。
因此,使用选择开关选择导通第五输入端与第五输出端之间的传输通路,降低选择电路的复杂度,选择电路将输入端所接入的烧录接口的电源电压处理为额定电压,数据输入端基于额定电压所产生的电平信号触发切换导通任一数据输出端,有助于提高对不同的待烧录元件切换烧录的效率。
为了解决上述问题,本申请第二方面提供了烧录系统,至少包括上位机、烧录接口和上述第一方面所述的烧录控制电路,上位机通过烧录接口电连接于烧录控制电路,以烧录与烧录控制电路的数据输出端电连接的待烧录元件。
附图说明
图1是本申请烧录控制电路一实施例的电路示意图;
图2是本申请烧录控制电路的切换电路一实施例的电路示意图;
图3是本申请烧录控制电路的触发电路一实施例的电路示意图;
图4是本申请烧录系统一实施例的框架示意图。
具体实施方式
下面结合说明书附图,对本申请实施例的方案进行详细说明。
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、接口、技术之类的具体细节,以便透彻理解本申请。
本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。此外,本文中的“多”表示两个或者多于两个。
请参阅图1,图1是本申请烧录控制电路10一实施例的电路示意图。如图1所示,烧录控制电路10包括选择电路20和切换电路30,在需要对多个待烧录元件50切换烧录且仅设置单个烧录接口40时,烧录控制电路10中的选择电路20选择导通第一输入端21与任一第一输出端22,确定多个待烧录元件50中的目标烧录元件,切换电路30的受控端33根据选择电路20的多个第一输出端22的电源电压输出情况所产生的电平信号选择导通与受控端33对应的数据输出端32与数据输入端31之间的数据传输通路,将烧录接口40所传输的烧录程序烧录至目标烧录元件,通过单个烧录接口40及烧录控制电路10实现烧录多个元件,以尽可能地降低烧录控制电路10的复杂度,并提高烧录效率。
在一个实施场景中,选择电路20包括第一输入端21和多个第一输出端22,第一输入端21电连接于烧录接口40的电源端41,用于接入烧录接口40电源端41的电源电压,且选择电路20选择导通第一输入端21与任一第一输出端22,将电源电压传输至选择导通的第一输出端22,烧录接口40的信号端42电连接于切换电路30的数据输入端31,因此数据输入端31接入由烧录接口40所传输的烧录程序,切换电路30还包括与各个待烧录元件50电连接的多个数据输出端32,以及与各个第一输出端22一对一电连接的多个受控端33,受控端33基于对应电连接的第一输出端22所传输的电源电压得到电平信号,切换电路30的数据输入端31受多个受控端33的电平信号触发切换导通任一数据输出端32,因此,与被选择导通的数据输出端32对应电连接的待烧录元件50接收到由烧录接口40传输的烧录程序。
在一个实施场景中,待烧录元件50为MCU(Microcontroller Unit,微控制单元),并将内存、计数器、USB、A/D转换、UART、PLC、DMA等周边接口整合在一个芯片上。
在一个实施场景中,烧录接口40包括USB(Universal Serial Bus,通用串行总线)、UART(Universal Asynchronous Receiver/Transmitter,通用异步收发器)、SSI(Synchronous Serial Interface,同步串行接口)中任一者,切换电路30的数据输入端31和数据输出端32与烧录接口40的类型保持一致,待烧录元件50与切换电路30的数据输出端32电连接的接口与烧录接口40的类型也保持一致。
在一个具体的实施场景中,烧录接口40为USB,采用USB的数据接口进行烧录,例如,USB的DP和DM接口与待烧录元件50进行通信,通信速率更快,有助于提升烧录速度。
在一个实施场景中,选择电路20的第一输出端22的数量与待烧录元件50的数量保持一致,例如,存在5个待烧录元件50时,选择电路20包括5个第一输出端22,当需要增加或者减少待烧录元件50的数量时,增加或者减少对应数量的第一输出端22,即可实现对多个待烧录元件50切换烧录的功能。通过上述结构,在对多个待烧录元件50进行烧录时,仅需调整选择电路20的第一输出端22的数量以及对应的连接关系,即可实现对不同数量的待烧录元件50的切换烧录,能够有效减少控制电路的数量以及用于扩展的电路的复杂程度,有助于降低烧录控制电路10的成本。
在一个具体的实施场景中,选择电路20使用选择芯片,当需要增加或者减少待烧录元件50的数量时,激活对应数量的引脚,当需要对某一待烧录元件50进行烧录时,选择芯片导通对应于上述待烧录元件50的第一输出引脚与第一输入引脚,并输出电平信号。
在一个具体的实施场景中,选择电路20包括选择开关210、第一分压电阻220、第二分压电阻230和双向稳压管240,选择开关210包括第五输入端211和多个第五输出端212,第五输入端211作为第一输入端21,多个第五输出端212分别与第一分压电阻220的一端一对一电连接,第一分压电阻220的另一端与第二分压电阻230的一端电连接且作为第一输出端22,第二分压电阻230的另一端接地,双向稳压管240的一端电连接于第五输出端212和第一分压电阻220之间且另一端接地。使用选择开关210选择导通第五输入端211与第五输出端212之间的传输通路,降低选择电路20的复杂度,选择电路20将输入端所接入的烧录接口40的电源电压处理为额定电压,数据输入端31基于额定电压所产生的电平信号触发切换导通任一数据输出端32,有助于提高对不同的待烧录元件50切换烧录的效率。
需要说明的是,本申请中的选择开关210的类型不做限定,例如拨码开关、旋钮开关等。
在一个具体的实施场景中,选择开关210为拨码开关,在多个待烧录元件50中选择任一待烧录元件50作为目标烧录元件,拨码开关为单刀多掷开关,拨码开关的输入端接入烧录接口40的电源电压,根据与目标烧录元件对应的输出端,导通上述输出端和输入端之间的连接通路,例如,存在4个待烧录元件50,分别为元件1、元件2、元件3和元件4,拨码开关的输出端包括输出端1、输出端2、输出端3和输出端4,输出端1后端的分压电阻与元件1电连接,输出端2后端的分压电阻与元件2电连接,输出端3后端的分压电阻与元件3电连接,输出端4后端的分压电阻与元件4电连接,元件2作为目标烧录元件时,导通输入端和输出端2,因此,上述输出端接收到烧录接口40的电源电压,经过后端连接的分压电阻将电源电压处理为切换电路30的受控端33所能触发的电平信号,例如,烧录接口40的电源电压为5V,对应于目标烧录元件的输出端输出5V电压,经过分压电阻分压后生成3.3V的电压,其他待烧录元件50的输出端输出0V电压,切换电路30的受控端33接收到3.3V的电压后生成高电平信号,导通对应于受控端33的数据输出端32和数据收入端,切换电路30的受控端33接收到0V的电压后生成低电平信号,关断对应于受控端33的数据输出端32和数据收入端。
在一个实施场景中,待烧录元件50的使能端触发于与之一对一电连接的第一输出端22所输出的电源电压,选择关闭或者开启待烧录元件50的烧录功能,例如,使能端触发于电源电压不为0,开启待烧录元件50的烧录功能,即允许切换电路30的数据输出端32与上述待烧录元件50电连接,使能端触发于电源电压为0,关闭待烧录元件50的烧录功能,即不允许切换电路30的数据输出端32与上述待烧录元件50电连接。通过上述结构,有助于提高对待烧录元件50进行烧录时的安全性。
在一个实施场景中,切换电路30为选择芯片,当需要增加或者减少待烧录元件50的数量时,激活对应数量的引脚作为数据输出端32,当需要对某一待烧录元件50进行烧录时,切换芯片基于受控端33所接收到的电平信号导通对应于上述待烧录元件50的数据输出引脚与数据输入引脚。例如,设置3个待烧录元件50分别电连接于切换芯片的数据输出引脚1、数据输出引脚2和数据输出引脚3,受控端331与数据输出引脚1一一对应,受控端332与数据输出引脚2一一对应,受控端333与数据输出引脚3一一对应,当受控端332接入高电平信号时,导通数据输入引脚和数据输出引脚2,对待烧录元件50进行烧录。
请参阅图2,图2是本申请烧录控制电路的切换电路一实施例的电路示意图。如图2所示,在另一个实施场景中,切换电路30包括分别与各个受控端33一一对应的第二MOS管301,第二MOS管301的栅极与受控端33电连接,第二MOS管301的漏极与数据输入端31电连接,第二MOS管301的源极与受控端33对应的数据输出端32电连接,栅极触发于受控端33的电平信号选择导通或者关断自身源极和漏极之间的传输通路,实现对烧录程序的切换传输。例如,切换电路30中的一个第二MOS管301的栅极接入的电平信号为高电平信号,对应导通上述第二MOS管301的源极与漏极之间的传输通路,则此第二MOS两端的数据输入端31与数据输出端32之间的传输通路被导通,其余数据输出端32未被导通,实现对任一待烧录元件50烧录程序的传输。
在一个具体的实施场景中,每一受控端33对应有数据输入端31相同数量的第二MOS管,根据所需烧录的烧录程序的信号类型设置对应数量的第二MOS管,实现对烧录程序的切换传输。例如,使用差分信号进行烧录程序的传输,数据输入端31包括两个信号输入端,分别为正信号输入端和负信号输入端,对应的,每一受控端33分别与两个第二MOS管的栅极电连接,每一数据输出端32对应包括两个信号输出端,分别为正信号输出端和负信号输出端,正信号输入端与正信号输出端之间接入一个第二MOS管,负信号输入端和负信号输出端之间接入另一个第二MOS管,实现对差分信号的切换传输。
在一个实施场景中,待烧录元件50可接入外部接口所提供的供电电压,待烧录元件50仅接入供电电压且并未接入烧录接口40的电源电压时,待烧录元件50不进行烧录操作,当待烧录元件50接入烧录接口40的电源电压时,通过烧录控制电路10实现烧录,即待烧录元件50的烧录功能与非烧录功能之间互不干扰并单独工作,提高待烧录元件50的实用性。
在一个具体的实施场景中,在烧录接口40的电源端41和外部接口之间接入二极管(未图示),二极管的正极电连接于烧录接口40的电源端41,二极管的负极电连接于外部接口,由于二极管的反向截止特性,外部接口提供供电电压时不会导致烧录接口40的电源端41有电,提升烧录控制电路10对烧录功能控制的准确性。
在一个实施场景中,切换电路30的使能端(未图示)受低电平信号触发而开启,受高电平信号触发而关闭,触发电路60的第二输入端61电连接于烧录接口40的电源端41,用于接入烧录接口40的电源电压,触发电路60的第三输入端62接入来自外部接口的供电电压,触发电路60的第四输入端63接地,触发电路60的信号输出端64受第二输入端61的电平信号触发而生成高电平信号或者低电平信号,信号输出端64与切换电路30的使能端电连接,使能端受高电平信号或者低电平信号触发选择关闭或者开启切换电路30的烧录功能,提高对待烧录元件50进行烧录时的安全性。
请参阅图3,图3是本申请烧录控制电路10的触发电路60一实施例的电路示意图。如图3所示,在一个具体的实施场景中,触发电路60包括第一电阻611、第二电阻612、第三电阻613和第一MOS管614,第一电阻611的一端作为第二输入端61且另一端与第一MOS管614的栅极电连接,第一MOS管614的源极作为第四输入端63接地,第二电阻612的一端与第一MOS管614的栅极电连接,第二电阻612的另一端与第一MOS管614的源极电连接,第三电阻613的一端作为第三输入端62且另一端与第一MOS管614的漏极电连接,第一MOS管614的漏极作为信号输出端64。因此,通过第一电阻611、第二电阻612、第三电阻613和第一MOS管614构成触发电路60,通过上述电路结构,触发电路60的信号输出端64受第二输入端61的电平信号触发而生成高电平信号或者低电平信号,为切换电路30的使能端输出控制信号。
在另一个实施场景中,触发电路60为反相器,反相器的输入端接入第一输出端22输出的电平信号,当第一输出端22与第一输入端21之间被导通时,传输高电平信号至反相器的输入端,经由反相器输出低电平信号至切换电路30的使能端,开启对待烧录元件50的烧录功能,当第一输出端22与第一输入端21之间未被导通时,传输低电平信号至反相器的输入端,经由反相器输出高电平信号至切换电路30的使能端,关闭对待烧录元件50的烧录功能,提高对待烧录元件50进行烧录时的安全性。
通过上述结构,选择电路20包括第一输入端21和多个第一输出端22,第一输入端21电连接于烧录接口40的电源端41,用于接入烧录接口40电源端41的电源电压,且选择电路20选择导通第一输入端21与任一第一输出端22,将电源电压传输至选择导通的第一输出端22,烧录接口40的信号端42电连接于切换电路30的数据输入端31,因此数据输入端31接入由烧录接口40所传输的烧录程序,切换电路30还包括与各个待烧录元件50电连接的多个数据输出端32,以及与各个第一输出端22一对一电连接的多个受控端33,受控端33基于对应电连接的第一输出端22所传输的电源电压得到电平信号,切换电路30的数据输入端31受多个受控端33的电平信号触发切换导通任一数据输出端32,因此,与被选择导通的数据输出端32对应电连接的待烧录元件50接收到由烧录接口40传输的烧录程序。通过上述结构,在需要对多个待烧录元件50切换烧录且仅设置单个烧录接口40时,烧录控制电路10中的选择电路20选择导通第一输入端21与任一第一输出端22,确定多个待烧录元件50中的目标烧录元件,切换电路30的受控端33根据选择电路20的多个第一输出端22的电源电压输出情况所产生的电平信号选择导通与受控端33对应的数据输出端32与数据输入端31之间的数据传输通路,将烧录接口40所传输的烧录程序烧录至目标烧录元件,通过单个烧录接口40及烧录控制电路10实现烧录多个元件,以尽可能地降低烧录控制电路10的复杂度,并提高烧录效率。
请参阅图4,图4是本申请烧录系统100一实施例的框架示意图。如图4所示,烧录系统100至少包括上位机70、烧录接口40和上述实施例所述的烧录控制电路10,上位机70通过烧录接口40电连接于烧录控制电路10,以烧录与烧录控制电路10的数据输出端32电连接的待烧录元件50。
在一个实施场景中,多个待烧录元件50集成安装于硬件电路板上,硬件电路板上设置有与烧录接口40匹配的接口,用于插接烧录接口40,硬件电路板也可以设置有单独的电源接口,用于插接外部接口接入供电电压,集成安装于上述硬件电路板上的待烧录元件50还可以通过供电电压执行非烧录操作。由于外部接口之间和烧录接口40的电源端41之间接有二极管,二极管的负极电连接于外部接口,基于二极管的反向截止特性,外部接口提供供电电压时不会导致烧录接口40的电源端41有电,提升烧录控制电路10对烧录功能控制的准确性。
通过上述结构,烧录系统100中烧录控制电路10中的选择电路20包括第一输入端21和多个第一输出端22,第一输入端21电连接于烧录接口40的电源端41,用于接入烧录接口40电源端41的电源电压,且选择电路20选择导通第一输入端21与任一第一输出端22,将电源电压传输至选择导通的第一输出端22,烧录接口40的信号端42电连接于切换电路30的数据输入端31,因此数据输入端31接入由烧录接口40所传输的烧录程序,切换电路30还包括与各个待烧录元件50电连接的多个数据输出端32,以及与各个第一输出端22一对一电连接的多个受控端33,受控端33基于对应电连接的第一输出端22所传输的电源电压得到电平信号,切换电路30的数据输入端31受多个受控端33的电平信号触发切换导通任一数据输出端32,因此,与被选择导通的数据输出端32对应电连接的待烧录元件50接收到由烧录接口40传输的烧录程序。通过上述结构,在需要对多个待烧录元件50切换烧录且仅设置单个烧录接口40时,烧录控制电路10中的选择电路20选择导通第一输入端21与任一第一输出端22,确定多个待烧录元件50中的目标烧录元件,切换电路30的受控端33根据选择电路20的多个第一输出端22的电源电压输出情况所产生的电平信号选择导通与受控端33对应的数据输出端32与数据输入端31之间的数据传输通路,将烧录接口40所传输的烧录程序烧录至目标烧录元件,通过单个烧录接口40及烧录控制电路10实现烧录多个元件,以尽可能地降低烧录控制电路10的复杂度,并提高烧录效率。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置,可以通过其它的方式实现。例如,以上所描述的装置实施方式仅仅是示意性的,例如,电路或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性、机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
Claims (10)
1.一种烧录控制电路,其特征在于,包括:
选择电路,包括第一输入端和多个第一输出端,所述第一输入端电连接于烧录接口的电源端,且所述第一输入端与任一所述第一输出端选择导通;
切换电路,包括与所述烧录接口的信号端电连接的数据输入端、分别与各个待烧录元件电连接的多个数据输出端和与各个所述第一输出端一对一电连接的多个受控端,且所述数据输入端受所述多个受控端的电平信号触发切换导通任一所述数据输出端。
2.根据权利要求1所述的烧录控制电路,其特征在于,所述切换电路还包括使能端,所述烧录控制电路还包括触发电路,所述触发电路的第二输入端电连接于所述烧录接口的电源端,所述触发电路的第三输入端接入供电电压,所述触发电路的第四输入端接地,所述触发电路的信号输出端电连接于所述切换电路的使能端,所述信号输出端受所述第二输入端的电平信号触发而输出高电平信号或低电平信号。
3.根据权利要求2所述的烧录控制电路,其特征在于,所述触发电路包括第一电阻、第二电阻、第三电阻和第一MOS管,所述第一电阻的一端作为所述第二输入端且另一端与所述第一MOS管的栅极电连接,所述第一MOS管的源极作为所述第四输入端接地,所述第二电阻的一端与所述第一MOS管的栅极电连接,所述第二电阻的另一端与所述第一MOS管的源极电连接,所述第三电阻的一端作为所述第三输入端且另一端与所述第一MOS管的漏极电连接,所述第一MOS管的漏极作为所述信号输出端。
4.根据权利要求2所述的烧录控制电路,其特征在于,所述触发电路还包括二极管,所述二极管的正极与所述烧录接口的电源端电连接,所述二极管的负极电连接于所述供电电压的外部接口。
5.根据权利要求1所述的烧录控制电路,其特征在于,所述选择电路的各个所述第一输出端还分别一对一连接于各个所述待烧录元件的使能端。
6.根据权利要求1所述的烧录控制电路,其特征在于,所述烧录接口包括USB、UART、SSI中任一者。
7.根据权利要求1所述的烧录控制电路,其特征在于,所述切换电路包括分别与各个所述受控端一一对应的第二MOS管,所述第二MOS管的栅极与所述受控端电连接,所述第二MOS管的漏极与所述数据输入端电连接,所述第二MOS管的源极与所述受控端对应的所述数据输出端电连接。
8.根据权利要求7所述的烧录控制电路,其特征在于,每一所述受控端对应有所述数据输入端相同数量的第二MOS管。
9.根据权利要求1所述的烧录控制电路,其特征在于,所述选择电路包括选择开关、第一分压电阻、第二分压电阻和双向稳压管,所述选择开关包括第五输入端和多个第五输出端,所述第五输入端作为所述第一输入端,多个所述第五输出端分别与所述第一分压电阻的一端一对一电连接,所述第一分压电阻的另一端与所述第二分压电阻的一端电连接且作为所述第一输出端,所述第二分压电阻的另一端接地,所述双向稳压管的一端电连接于所述第五输出端和所述第一分压电阻之间且另一端接地。
10.一种烧录系统,其特征在于,至少包括上位机、烧录接口和如权利要求1至9任一项所述的烧录控制电路,所述上位机通过所述烧录接口电连接于所述烧录控制电路,以烧录与所述烧录控制电路的数据输出端电连接的待烧录元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322276260.9U CN220795829U (zh) | 2023-08-22 | 2023-08-22 | 一种烧录控制电路以及烧录系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322276260.9U CN220795829U (zh) | 2023-08-22 | 2023-08-22 | 一种烧录控制电路以及烧录系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220795829U true CN220795829U (zh) | 2024-04-16 |
Family
ID=90664883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322276260.9U Active CN220795829U (zh) | 2023-08-22 | 2023-08-22 | 一种烧录控制电路以及烧录系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220795829U (zh) |
-
2023
- 2023-08-22 CN CN202322276260.9U patent/CN220795829U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5587685A (en) | System for suppressing power transients when connecting a disk drive in an operating raid system | |
US6269416B1 (en) | Adaptive PCI slot | |
CN110348091B (zh) | 一种信号延迟模拟装置和应用该装置的仿真装置 | |
CN113704157B (zh) | 一种基于总线控制多路不同电平复位信号的系统 | |
US7868660B2 (en) | Serial communications bus with active pullup | |
US20200321038A1 (en) | Driver circuit equipped with power gating circuit | |
CN114003541A (zh) | 一种通用型iic总线电路及其传输方法 | |
CN220795829U (zh) | 一种烧录控制电路以及烧录系统 | |
CN110781130A (zh) | 一种片上系统 | |
CN117955483A (zh) | 一种rffe控制接口识别电路 | |
US6799238B2 (en) | Bus speed controller using switches | |
US4504926A (en) | Mode setting control system | |
KR19990038914A (ko) | 패킷방식의 명령을 사용하는 반도체 메모리장치 | |
CN116346117B (zh) | Iic口扩展电路、传输方法、系统、计算机设备及介质 | |
CN116661628B (zh) | 一种红外触控电路 | |
CN209821822U (zh) | 一种pcie设备热插拔的控制电路及计算机 | |
CN215576596U (zh) | 一种系统管理总线和电源管理总线的连接电路及主板 | |
US7188010B2 (en) | Device and method for converting a diagnostic interface to SPI standard | |
CN217010841U (zh) | 一种用于射频前端芯片的接口装置 | |
CN215417541U (zh) | 一种片内eeprom烧写系统 | |
CN114070666B (zh) | 一种总线通讯接口电路及增强总线通讯效果的通信方法 | |
CN216210997U (zh) | 一种提升电路中spi信号质量的传输模块 | |
CN220773583U (zh) | 一种连接电路、电路板以及连接装置 | |
CN219497051U (zh) | 主从设备检测电路和电子设备 | |
CN212392868U (zh) | 信息匹配的侦测电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |