CN217010841U - 一种用于射频前端芯片的接口装置 - Google Patents

Abstract

本实用新型涉及移动通信技术领域,公开了一种用于射频前端芯片的接口装置，包括状态机子模块、MIPI接口、复位信号产生单元、输出信号转换单元和初始ID设置单元，MIPI接口包括电压输入端、时钟输入端和数据输入端，电压输入端分别与复位信号产生单元、输出信号转换单元、初始ID设置单元和状态机子模块电连接，复位信号产生单元与状态机子模块电连接，初始ID设置单元与状态机子模块电连接，在实际使用时，本实用新型的状态机子模块的ID信息设置管脚单独设置出来，由初始ID设置单元来配置状态机子模块的ID信息设置管脚的输入电平的高低状态，以此设置状态机子模块的ID信息，不用单独设置特定的数字电路来设置状态机子模块的ID信息，方便研发人员的开发。

Description

一种用于射频前端芯片的接口装置

技术领域

本实用新型涉及移动通信技术领域，具体涉及一种用于射频前端芯片的接口装置。

背景技术

随着移动通信技术的高速发展，现代移动产品如移动电话、移动电脑等设备正在朝着更轻更薄的方向发展。这些现代移动通信设备中除了用到射频收发器以外，还广泛地用到了诸如功率放大器、低噪声放大器、滤波器、开关、电源管理模块以及天线调谐器等射频前端器件。这些射频前端器件中的绝大多数都由主控器通过数字总线来进行控制和工作模式的配置。

目前在射频前端器件设计制造时，都会采用特定的数字电路来设置射频前端器件中的状态机子模块的ID信息，以此解决总线上的不同射频前端器件的身份认证问题，然而该种方式带来的缺陷是由于射频前端器件的ID信息被固定设置，应用灵活性较差，而且对于不同类型的射频前端器件，都需要研发人员单独设置对应的数字电路，进而导致研发周期变长。

实用新型内容

鉴于背景技术的不足，本实用新型是提供了一种用于射频前端芯片的接口装置，所要解决的技术问题是由于现有射频前端器件的ID信息都是由特定的数字电路设置，射频前端器件的应用灵活性较差，且研发周期长。

为解决以上技术问题，本实用新型提供了如下技术方案：一种用于射频前端芯片的接口装置，包括状态机子模块、MIPI接口、复位信号产生单元、输出信号转换单元和初始ID设置单元，所述MIPI接口包括电压输入端、时钟输入端和数据输入端，所述电压输入端分别与所述复位信号产生单元、输出信号转换单元、初始ID设置单元和状态机子模块电连接，所述复位信号产生单元与所述状态机子模块电连接，向所述状态机子模块输入复位信号，所述初始ID设置单元与所述状态机子模块电连接，向所述状态机子模块输入高、低电平信号，所述输出信号转换单元与所述状态机子模块电连接，所述输出信号转换单元被配置于将所述状态机子模块的输出信号的电压转换为射频前端模拟器件可识别的电压。

在某种实施方式中，所述输出信号转换单元包括至少一路转换子单元，所述转换子单元包括第一反相器、第二反相器、第一PMOS管MP1、第二PMOS管 MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3；所述第一PMOS管MP1的源极和第二PMOS管MP2的源极分别和电源VCC电连接，所述第一PMOS管MP1的栅极分别和第二PMOS管MP2的漏极、第二NMOS 管MN2的漏极和第三NMOS管MN3的漏极电连接，所述第二PMOS管MP2 的栅极分别和第一PMOS管MP1的漏极和第一NMOS管MN1的漏极电连接，所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源极均接地；所述第一反相器的输入端与所述状态机子模块电连接，所述第一反相器的输出端分别与第二反相器的输入端和第一NMOS管MN1的栅极电连接，所述第二反相器的输出端与第二NMOS管的栅极电连接，所述第三NMOS管MN3的栅极用于输入使能信号。

在某种实施方式中，本实用新型还包括电源输入端和电源时序控制单元，所述电源时序控制单元分别与所述电源输入端和电压输入端电连接，所述电源时序控制单元在所述电源输入端和电压输入端处的电压分别大于各自的设定阈值时所述第三NMOS管MN3的栅极输出使能信号。其中电源输入端输入的电源可向射频前端器件中的模拟射频部分和输出信号转换单元供电。

在某种实施方式中，所述电源时序控制单元包括电阻R1、第四NMOS管 MN4、第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7、第三 PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6 和第七PMOS管MP7，所述第三PMOS管MP3的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极和第七PMOS管MP7的源极与电源输入端VDD 电连接，所述第三PMOS管MP3的漏极与第四PMOS管MP4的源极电连接，所述第四PMOS管MP4的漏极分别与第五NMOS管MN5的漏极、第五PMOS 管MP5的漏极、第六PMOS管MP6的栅极、第六NMOS管MN6的栅极电连接，所述第五NMOS管MN5的源极分别和第四NMOS管MN4的漏极、第四 NMOS管MN4的源极、第六NMOS管MN6的源极和第七NMOS管MN7的源极电连接且接地，所述第三PMOS管MP3的栅极分别与第四PMOS管MP4的栅极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS 管MN4的栅极和电阻R1一端电连接，所述电阻R1另一端与电压输入端VIO 电连接，所述第五PMOS管MP5的栅极分别与第六PMOS管MP6的漏极、第六NMOS管MN6的漏极、第七MPOS管MP7的栅极和第七NMOS管MN7的栅极电连接，所述第七PMOS管MP7的漏极和第七NMOS管MN7的漏极电连接。

在某种实施方式中，所述第三PMOS管MP3和第四PMOS管MP4的宽长比小于1，所述第五NMOS管MN5的宽长比大于1。

本实用新型与现有技术相比所具有的有益效果是：首先本实用新型的状态机子模块的ID信息设置管脚单独设置出来，由初始ID设置单元来配置状态机子模块的ID信息设置管脚的输入电平的高低状态，以此设置状态机子模块的ID 信息，不用单独设置特定的数字电路来设置状态机子模块的ID信息，方便研发人员的开发；其次在实际使用时还可以通过MIPI接口向状态机子模块写入其ID 信息，可灵活配置；最后可以使用电源时序控制单元输出的使能信号来让射频前端器件中的模拟射频部分开始工作，可以避免电源输入端的电压和电压输入端的电压因接入的时序不同而影响射频前端器件的运行。

附图说明

图1为实施例中的本实用新型的结构示意图；

图2为实施例中的复位信号产生单元产生的复位电压的波形图；

图3为实施例中的输出电压转换单元的电路图；

图4为实施例中的电源时序控制单元的电路图。

具体实施方式

现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。

如图1所示，一种用于射频前端芯片的接口装置，一种用于射频前端芯片的接口装置，包括状态机子模块1、MIPI接口5、复位信号产生单元2、输出信号转换单元4和初始ID设置单元3，MIPI接口5包括电压输入端VIO、时钟输入端SCL和数据输入端SDA，电压输入端VIO分别与复位信号产生单元2、输出信号转换单元4、初始ID设置单元3和状态机子模块1电连接，复位信号产生单元2与状态机子模块1电连接，向状态机子模块1输入复位信号，初始ID设置单元3与状态机子模块电连接，向状态机子模块1输入高、低电平信号，输出信号转换单元4与状态机子模块1电连接，输出信号转换单元4被配置于将状态机子模块1的输出信号的电压转换为射频前端模拟器件可识别的电压。

其中，状态机子模块1可以使用本领域通用的Moore型有限状态机电路或 Mealy型有限状态机电路来实现，在此不再赘述，本实用新型的发明点在通过初始ID设置单元3来配置状态机子模块1的ID信息，以及使用输出电压转换单元4将状态机子模块1输出的信号的电压转换为射频前模拟器件可识别的电压。

在实际使用时，复位信号产生单元2根据电压输入端VIO在MIPI协议中的要求向状态机子模块1提供持续时间为T的低电平的复位信号，复位信号产生单元2向状态机子模块1输入的第一电压RST的波形变化如图2所示，从图2 中可以得到本段中的低电平为小于或者等于0.2V的电压信号，T为T_VIO-RST, T_VIO-RSTD的大小可以根据实际需求设置。

本实施例中，初始ID设置单元3向状态机子模块1输入的高电平信号在二进制中代表为1，向状态机子模块1输入的低电平信号在二进制中代表为0，当初始ID设置单元3有多个端口向状态机子模块1输入高电平或者低电平时便可以设置状态机子模块1的ID信息，例如当初始ID设置单元3有八个端口向状态机子模块输入高电平或者低电平，当八个端口同时向状态机子模块1输入低电平时，状态机子模块1接收到的信息代表为“0000000”，此时状态机子模块对应的ID信息为0，又或者当八个端口中的第一个端口向状态机子模块1输入高电平信号，其余七个端口同时向状态机子模块1输入低电平信号，状态机子模块1 接收到的信息可代表为“00000001”，此时状态机子模块1对应的ID信息为1。

在实际使用时，状态机子模块1的输出信号的电压大小可能不符合射频前端器件的模拟射频部分的要求，需要对状态机子模块1的输出信号的电压进行转换。

本实施例中，输出信号转换单元包括至少一路转换子单元，如图3所示，所述转换子单元包括第一反相器INV1、第二反相器INV2、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS 管MN3；所述第一PMOS管MP1的源极和第二PMOS管MP2的源极分别和电源VCC电连接，所述第一PMOS管MP1的栅极分别和第二PMOS管MP2的漏极、第二NMOS管MN2的漏极和第三NMOS管MN3的漏极电连接，所述第二 PMOS管MP2的栅极分别和第一PMOS管MP1的漏极和第一NMOS管MN1 的漏极电连接，所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS 管MN3的源极均接地；所述第一反相器INV1的输入端与所述状态机子模块1 电连接，所述第一反相器INV1的输出端分别与第二反相器INV2的输入端和第一NMOS管MN1的栅极电连接，所述第二反相器INV2的输出端与第二NMOS 管的栅极电连接，所述第三NMOS管MN3的栅极用于输入使能信号。

图3中的电路的工作原理如下：信号输入端din用于和状态机子模块1电连接，当信号输入端din为高电平时假设为1.8V，则第一反相器INV1的输出端din_b 和第二反相器INV2的输出端din_bb，分别输出低电平信号和高电平信号，此时第二NMOS管MN2导通，第一NMOS管MN1关断，第二PMOS管MP2的栅极被拉低，第二PMOS管MP2导通，第二PMOS管MP2的漏极输出的电压为第一电源VCC的电压减去第二PMOS管MP2的压降，通过设置电源VCC的电压大小可以使第二PMOS管MP2的漏极输出的电压为2.85V，实现电压转换；另外通过设置第三NMOS管MN3，当第三NMOS管MN3的栅极输入高电平的使能信号时，第三NMOS管MN3导通，此时第二PMOS管MP2的漏极输出低电平信号，实现输出信号转换单元的输出控制。

在实际使用时，射频前端器件需要的电压有MIPI接口5的电压输入端VIO 的电压和额外的工作电源电压，因此为了避免电压输入端VIO的电压和工作电源电压接入到射频前端器件的时序差异影响射频前端器件的工作，本实用新型还包括电源输入端VDD和电源时序控制单元6，电源时序控制单元6分别与电源输入端VDD和电压输入端VIO电连接，电源时序控制单元6在电源输入端VDD 和电压输入端VIO处的电压分别大于各自的设定阈值时输出使能信号Enable。其中电源输入端VDD输入的工作电源可向射频前端器件中的模拟射频部分和输出信号转换单元供电。

具体地，如图4所示，电源时序控制单元6包括电阻R1、第四NMOS管 MN4、第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7、第三 PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6 和第七PMOS管MP7，所述第三PMOS管MP3的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极和第七PMOS管MP7的源极与电源输入端VDD 电连接，所述第三PMOS管MP3的漏极与第四PMOS管MP4的源极电连接，所述第四PMOS管MP4的漏极分别与第五NMOS管MN5的漏极、第五PMOS 管MP5的漏极、第六PMOS管MP6的栅极、第六NMOS管MN6的栅极电连接，所述第五NMOS管MN5的源极分别和第四NMOS管MN4的漏极、第四 NMOS管MN4的源极、第六NMOS管MN6的源极和第七NMOS管MN7的源极电连接且接地，所述第三PMOS管MP3的栅极分别与第四PMOS管MP4的栅极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS 管MN4的栅极和电阻R1一端电连接，所述电阻R1另一端与电压输入端VIO 电连接，所述第五PMOS管MP5的栅极分别与第六PMOS管MP6的漏极、第六NMOS管MN6的漏极、第七MPOS管MP7的栅极和第七NMOS管MN7的栅极电连接，所述第七PMOS管MP7的漏极和第七NMOS管MN7的漏极电连接。

本实施例中，电源时序控制单元6在电源输入端VDD处有电压输入时，电压输入端VIO处是否有电压输入，如果电压输入端VIO处无电压输入，则电源时序控制单元6的输出端VOUT输出高电平信号，该高电平信号驱动第三NMOS 管MN3导通，如果电压输入端VIO处有电压输入，则电源时序控制单元6的输出端VOUT输出低电平信号，第三NMOS管MN3关断：其中电阻R1和第四 NMOS管MN4组成了RC滤波电路，对电压输入端VIO的电压进行滤波，第五PMOS管MP5、第六PMOS管MP6和第五NMOS管MN5组成了迟滞比较器，可以在避免电源时序控制单元6出现误触发的情况。

另外本实施例中，第三PMOS管MP3和第四PMOS管MP4的宽长比小于1，所述第五NMOS管MN5的宽长比大于1。

综上，在实际使用时，本实用新型的状态机子模块1的ID信息设置管脚单独设置出来，由初始ID设置单元3来配置状态机子模块1的ID信息设置管脚的输入电平的高低状态，以此设置状态机子模块1的ID信息，不用单独设置特定的数字电路来设置状态机子模块的ID信息，方便研发人员的开发；其次在实际使用时还可以通过MIPI接口5向状态机子模块1写入其ID信息，可灵活配置；最后可以使用电源时序控制单元6输出的使能信号来让射频前端器件中的模拟射频部分开始工作，可以避免电源输入端VDD的电压和电压输入端VIO的电压因接入的时序不同而影响射频前端器件的运行。

上述依据本实用新型为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (5)

1.一种用于射频前端芯片的接口装置，包括状态机子模块，其特征在于，还包括MIPI接口、复位信号产生单元、输出信号转换单元和初始ID设置单元，所述MIPI接口包括电压输入端、时钟输入端和数据输入端，所述电压输入端分别与所述复位信号产生单元、输出信号转换单元、初始ID设置单元和状态机子模块电连接，所述复位信号产生单元与所述状态机子模块电连接，向所述状态机子模块输入复位信号，所述初始ID设置单元与所述状态机子模块电连接，向所述状态机子模块输入高、低电平信号，所述输出信号转换单元与所述状态机子模块电连接，所述输出信号转换单元被配置于将所述状态机子模块的输出信号的电压转换为射频前端模拟器件可识别的电压。

2.根据权利要求1所述的一种用于射频前端芯片的接口装置，其特征在于，所述输出信号转换单元包括至少一路转换子单元，所述转换子单元包括第一反相器、第二反相器、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3；所述第一PMOS管MP1的源极和第二PMOS管MP2的源极分别和电源VCC电连接，所述第一PMOS管MP1的栅极分别和第二PMOS管MP2的漏极、第二NMOS管MN2的漏极和第三NMOS管MN3的漏极电连接，所述第二PMOS管MP2的栅极分别和第一PMOS管MP1的漏极和第一NMOS管MN1的漏极电连接，所述第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的源极均接地；所述第一反相器的输入端与所述状态机子模块电连接，所述第一反相器的输出端分别与第二反相器的输入端和第一NMOS管MN1的栅极电连接，所述第二反相器的输出端与第二NMOS管的栅极电连接，所述第三NMOS管MN3的栅极用于输入使能信号。

3.根据权利要求2所述的一种用于射频前端芯片的接口装置，其特征在于，还包括电源输入端和电源时序控制单元，所述电源时序控制单元分别与所述电源输入端和电压输入端电连接，所述电源时序控制单元在所述电源输入端和电压输入端处的电压分别大于各自的设定阈值时向所述第三NMOS管MN3的栅极输出使能信号。

4.根据权利要求3所述的一种用于射频前端芯片的接口装置，其特征在于，所述电源时序控制单元包括电阻R1、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6和第七NMOS管MN7、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7，所述第三PMOS管MP3的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极和第七PMOS管MP7的源极与电源输入端VDD电连接，所述第三PMOS管MP3的漏极与第四PMOS管MP4的源极电连接，所述第四PMOS管MP4的漏极分别与第五NMOS管MN5的漏极、第五PMOS管MP5的漏极、第六PMOS管MP6的栅极、第六NMOS管MN6的栅极电连接，所述第五NMOS管MN5的源极分别和第四NMOS管MN4的漏极、第四NMOS管MN4的源极、第六NMOS管MN6的源极和第七NMOS管MN7的源极电连接且接地，所述第三PMOS管MP3的栅极分别与第四PMOS管MP4的栅极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS管MN4的栅极和电阻R1一端电连接，所述电阻R1另一端与电压输入端VIO电连接，所述第五PMOS管MP5的栅极分别与第六PMOS管MP6的漏极、第六NMOS管MN6的漏极、第七MPOS管MP7的栅极和第七NMOS管MN7的栅极电连接，所述第七PMOS管MP7的漏极和第七NMOS管MN7的漏极电连接。

5.根据权利要求4所述的一种用于射频前端芯片的接口装置，其特征在于，所述第三PMOS管MP3和第四PMOS管MP4的宽长比小于1，所述第五NMOS管MN5的宽长比大于1。

Images