KR100232507B1 - 양방향 전압 트랜스레이터 - Google Patents

양방향 전압 트랜스레이터 Download PDF

Info

Publication number
KR100232507B1
KR100232507B1 KR1019960073956A KR19967003956A KR100232507B1 KR 100232507 B1 KR100232507 B1 KR 100232507B1 KR 1019960073956 A KR1019960073956 A KR 1019960073956A KR 19967003956 A KR19967003956 A KR 19967003956A KR 100232507 B1 KR100232507 B1 KR 100232507B1
Authority
KR
South Korea
Prior art keywords
port
coupled
voltage level
signal
input
Prior art date
Application number
KR1019960073956A
Other languages
English (en)
Inventor
리챠드 엔지
매튜 디. 모티어
존 제이. 잔센
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Application granted granted Critical
Publication of KR100232507B1 publication Critical patent/KR100232507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Abstract

양방향 전압 트랜스레이터(102)는 제1포트(200/400), 제2포트(202/402) 및 제1포트 및 제2포트(200/400,202/402) 사이에 결합된 양방향 트랜스레이터 회로(208-215/404-408,410,412-415)를 포함한다. 제1포트 및 제2포트(200/400,202/402)는 각각 제1전압 레벨 및 제2전압 레벨의 신호를 통신한다. 제2전압 레벨은 제1전압 레벨과 상이하다. 제1포트(200/400)에서 제1전압 레벨의 제1포트 신호 입력이 검출되면, 양방향 트랜스레이터 회로(208-215/404-408,410,412-415)는 제1포트 신호를 제2포트(202/402)에서의 제2전압 레벨로 변환시키며, 제2포트(202/402)에서 신호의 제1포트(200/400)으로의 변환을 디스에이블시킨다. 제2포트(202/402)에서 제2전압 레벨의 제2포트 신호 입력이 검출되면, 양방향 트랜스레이터 회로(208-215/404-408,410,412-415)는 제2포트 신호를 제1포트(200/400)에서 제1전압 레벨로 변화시키며 제1포트(200/400)에서 신호의 제2포트(202/402)로의 변환을 디스에이블시킨다.

Description

양방향 전압 트랜스레이터
본 발명은 일반적으로 전압 트랜스레이터에 관한 것으로, 특히 양방향성인 전압 트랜스레이터에 관한 것이다.
전자 시스템은 상이한 전압 레벨에서 동작하는 전자 장치를 인터페이스하기 위해 전압 트랜스레이터를 사용한다. 그러한 전압 트랜스레이터는 때때로 데이터 통신에 용이하도록 양방향성이다. 기존의 양방향 전압 트랜스레이터는 데이터 통신 방향을 제어하는데 판독/기록 제어 라인을 사용한다. 판독/기록 제어 라인은 양방향 전압 트랜스레이터에 결합된 전자 장치들 중 하나에 의해 제어된다. 하드웨어 제한성으로 인해, 소정의 전자 장치는 판독/기록 제어 라인을 제어할 수 없다. 기존의 오프 더 셸프 케이블링(off-the-shelf cabling)도 또한 판독/기록 제어 라인을 제어하지 않는다. 그러므로, 판독/기록 제어 라인을 사용하지 않는 양방향 전압 트랜스레이터가 필요하다.
또한, 저가의 개별 부품을 사용하는 양방향 전압 트랜스레이터를 구현하는 것이 유리하다.
제1도는 양방항 전압 트랜스레이터를 사용하는 전자 시스템의 도면.
제2도는 제1도의 양방항 전압 트랜스레이터의 실시예의 블록도.
제3도는 제2도의 실시예의 회로도.
제4도는 제1도의 양방향 전압 트랜스레이터의 다른 실시예의 블록도.
제5도는 제4도의 다른 실시예에서 사용된 데이터 방향을 제어하는 처리의 상태도.
제6도는 제5도의 다른 실시예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 전자 시스템 102 : 양방향 전압 트랜스레이터
104 : 전자 장치 106,110 : 와이어
108 : 전자 장치 208,209,210,211 : 풀 업 회로
212,213,214,215 : 버퍼
양방향 전압 트랜스레이터는 제1포트, 제2포트 및 제1포트와 제2포트 사이에 결합된 양방향 트랜지스레이터 회로를 포함한다. 제1 및 제2포트는 각각 제1전압 레벨 및 제2전압 레벨의 신호를 통신한다. 제2전압 레벨은 제1전압 레벨과 다르다. 제1포트에서 제1전압 레벨의 제1포트 신호 입력이 검출되면, 양방향 트랜스레이터 회로는 제1포트 신호를 제2포트에서 제2전압 레벨로 변환하며(translate) 제2포트에서 신호의 제1포트로의 변환을 인에이블시킨다. 제2포트에서 제2전압 레벨의 제2포트 신호 입력이 검출되면, 양방향 트랜스레이터 회로는 제2포트 신호를 제1포트에서 제1전압 레벨로 변환하며, 제1포트에서 신호의 제1포트로의 변환을 인에이블시킨다. 종래의 기술과는 달리, 양방향 전압 트랜스레이터는 분리된 제어 라인을 사용하지 않고 상반된 전압 레벨을 갖는 2개의 전자 장치가 단일 양방향 와이어로 통신할 수 있게 한다.
제1도는 양방향 전압 트랜스레이터(102)를 사용하는 전자 시스템(100)을 도시한다. 전자 시스템(100)은 전자 장치(104), 와이어(106), 전자 장치(108) 및 와이어(110)을 포함한다. 전자 장치(104)는 3V와 같은 제1전압 레벨에서 동작한다. 와이어(106)은 제1전압 레벨의 신호를 통신한다. 전자 장치(108)은 5V와 같은 제2전압 레벨에서 동작한다. 와이어(110)은 제2전압 레벨의 신호를 통신한다. 전자장치(104)는 와이어(106)을 통해 양방향 전압 트랜스레이터(102)에 분리 가능하게 결합된다. 전자 장치(108)은 와이어(110)을 통해 양방향 전압 트랜스레이터(102)에 분리 가능하게 결합된다. 양방향 전압 트랜스레이터(102)는 변환 판독/기록 제어 라인등의 변환에 분리 방향 제어 라인을 사용하지 않고, 전자 장치(104)가 와이어(110,106)에 통신할 수 있게 하여 단일 양방향 와이어를 형성한다.
전자 장치(104,108)은 겸용 프로토콜을 사용하여 통신한다. 그러한 프로토콜은 임의의 데이터 충돌로부터 통신을 복구할 수 있게 한다. 전자 장치(104)는 제1전압 레벨을 갖는 통신 신호를 와이어(106)에 출력한다. 양방향 전압 트랜스레이터(102)는 이들 신호의 전압 레벨을 제2전압 레벨로 변환하여, 이 변환된 신호를 와이어(110)을 통해 전자 장치(108)에 결합시킨다. 전자 장치(108)은 제2전압 레벨을 갖는 통신 신호를 와이어(110)에 출력한다. 양방향 전압 트랜스레이터(102)는 이들 신호의 전압 레벨을 제1전압 레벨로 변환하여, 이 변환된 신호를 와이어(106)을 통해 전자 장치(104)에 결합시킨다.
전자 장치(104,108)은 각각 셀룰라 무선 전화, 셀룰라 기지국, 2방향 라디오, 페이저, 개인용 디지털 보조 장치, 컴퓨터, 모뎀, Personal Computer Memory Card International Association(PCMCIA) 카드, 가입자 식별 모듈(SIM) 카드, SIM카드 판독기, 스마트 카드, 스마트 카드 판독기, 지상선 전화, 배터리 충전기 등을 포함하되, 그것으로 한정되지는 않는 다수의 전자 장치 중 소정의 하나일 수 있으며, 여기서 언급한“장치”는 이들과 그들의 등가물 각각을 지칭하는 것이다.
전자 장치(104,108) 중 한 장치의 필드 서비스는 전자 시스템(100)을 통해 달성될 수 있다. 예를 들어 전자 시스템(100)은 양방향 전압 트랜스레이터(102)를 통해 복구되어야 하는 셀룰라 무선 전화인 전자 장치(104)로부터 셀룰라 무선 전화 시스템 식별 및 동작 데이터[전자 일련 번호(ESN) 및/또는 번호 할당 모듈(NAM)데이타]를 대체 셀룰라 무선 전화인 전자 장치(108)로 통신하는데 사용될 수 있다. 전자 시스템(100)은 양방향 전압 트랜스레이터(102)를 통해 컴퓨터 또는 전용 프로그래밍 박스인 전자 장치(104)로부터 그러한 셀룰라 무선전화 시스템 식별 및 동작 데이터를 셀룰라 무선 전화인 전자 장치(108)로 프로그램하는데 사용될 수 있다. 전자 시스템(100)은 또한 양방향 전압 트랜스레이터(102)를 통해 테스트 장비의 개별 조각 또는 전체 랙(rack) 일 수 있는 전자 장치(108)을 결합시킴으로써 전자 장치(104)의 동작을 테스트하는데 사용될 수 있다.
양방향 전압 트랜스레이터(102), 와이어(110) 및 전자 장치(108)은 전자 장치(104)와 겸용할 수 있는 보조 장치(112)과 같은 보조 장치를 제공하기 위해 상업적으로 상품화될 수 있다. 제1도에서, 보조 장치(112)를 포함하는 전자 회로가 전자 장치(108)로서 도시되어 있으며, 전자 장치(104)의 전압 레벨과 상이한 전압 레벨에서 동작한다. 보조 장치(102)는 와이어(106)을 통해 전자 장치(104)에 분리 가능하게 결합된다. 보조 장치(112)는 셀룰라 무선 전화용의 핸즈-프리(hands-free) 보조 장치와 같은 차량 보조 장치, 모뎀 또는 PAMCIA 카드와 같은 데이터 보조 장치 또는 다른 등가 보조 장치일 수 있다.
분리 방향 제어 라인이 없이 개별 부품만으로 구현된 양방향 전압 트랜스레이터(102)가 제2도에 도시되어 있다. 제2도의 양방향 전압 트랜스레이터(102)는 포트(200,202), 풀 업 회로(208-211) 및 버퍼(212-215)를 포함하는 양방향 트랜스레이터 회로를 포함한다.
포트(200,202)는 각각 와이어(106,110)의 전압 레벨로 특징된다.
포트(200,202)는 각각 와이어(106,110)으로부터 변환되는 신호를 수신한다. 포트(200)은 와이어(106), 풀 업 회로(208) 및 버퍼(212,213,214)에 결합된다. 포트(202)는 와이어(110), 풀 업 회로(210) 및 버퍼(212,213,215)에 결합된다.
버퍼(212,213)은 포트(200)에서 신호의 전압 제벨을 변환한다. 버퍼(212,213)은 단방향성이며 각각의 입력(216,218), 출력(220,222) 및 인에이블 포트(224,226)을 포함한다. 버퍼(212)의 입력(216) 및 버퍼(213)의 출력(222)는 포트(200)에 결합된다. 버퍼(212)의 출력(220) 및 버퍼(213)의 입력(218)은 포트(202)에 결합된다. 버퍼(212,213)의 인에이블 포트(224,226)는 각각 버퍼(214,215)에 결합된다.
버퍼(214,215)는 버퍼(212,213)의 변환 방향을 제어한다. 버퍼(214,215)는 단방향성이며 각각의 입력(232,234), 출력(236,238) 및 인에이블 포트(240,242)를 포함한다. 버퍼(214)의 입력(232)는 포트(200)에 결합된다. 버퍼(215)의 입력(234)는 포트(202)에 결합된다. 버퍼(214)의 출력(236)은 버퍼(215)의 인에이블 포트(242), 풀 업 회로(209) 및 버퍼(213)의 인에이블 포트(226)에 결합된다. 버퍼(215)의 출력(238)은 버퍼(214)의 인에이블 포트(240), 풀 업 회로(211) 및 버퍼(212)의 인에이블 포트(224)에 결합된다.
버퍼(212,213,214,215)는 비 반전 오픈 드레인 또는 오픈 콜렉터 버퍼이다. 버퍼(212,213,214,215)는 인에이블 포트(224,226,240,242) 각각이 하이 전압 레벨이 될 때 신호의 전압 레벨을 변환하도록 인에이블된다. 버퍼(212,213,214,215)는 인에이블 포트(224,226,240,242) 각각이 로우 전압 레벨이 될 때 디스에이블된다.
양방향 전압 트랜스레이터(102)는 포트(200) 또는 포트(202)에서 변환된 어떠한 신호도 존재하지 않으면 휴지 상태(idle state)에 있다. 휴지 상태에서는, 풀 업 회로(208,210), 풀 업 와이어(106,110) 및 포트(200,202)는 각각 필수 전압 레벨에 있다. 양방향 전압 트랜스레이터(102)가 3V 내지 5V 트랜스레이터이면, 풀 업 회로(208)은 와이어(106) 및 포트(200)을 3V로 풀업시키며, 풀 업 회로(210)은 와이어(110) 및 포트(202)를 5V로 풀업시킨다. 풀 업 회로(209,211)은 인에이블 포트(224,226,240,242)를 각각 하이 전압 레벨로 풀 업시킴으로서 버퍼(212,213,214,215)를 인에이블시킨다.
변환되는 신호가 포트(200)에서 발생하면, 버퍼(214)가 턴온된다. 일단 온되면, 버퍼(214)는 버퍼(213)의 인에이블 포트(226) 및 버퍼(215)의 인에이블 포트(242)를 로우 전압 레벨로 드라이브 한다. 이것은 포트(202)에서의 신호 입력의 포트(200)으로의 통신을 디스에이블시키기 위해 버퍼(213,215)를 디스에이블시킨다. 일단 디스에이블되면, 신호의 전압 레벨은 버퍼(212)에 의해 전압 레벨 특징 포트(202) 및 와이어(110)으로 변환된다. 변환된 신호는 포트(202)로 출력된다. 포트(200)으로부터 포트(202)로의 변환 중에 버퍼(213,215)를 디스에이블링시킴으로써, 포트(202)에서 변환 신호 또는 다른 신호가 버퍼(213)을 디스에이블링 시키는 것 및/또는 버퍼(213)을 통해 포트(200) 및 와이어(106)을 풀 다운 및 래치시키는 것이 방지된다.
변환되는 신호가 포트(202)에서 발생하면, 버퍼(215)가 턴온된다. 일단 온되면, 버퍼(215)는 버퍼(212)의 인에이블 포트(224) 및 버퍼(214)의 인에이블 포트(240)을 로우 전압 레벨로 드라이브한다. 이것은 포트(200)에서 신호 입력의 포트(202)로의 통신을 디스에이블시키기 위해 버퍼(212,214)를 디스에이블시킨다. 그후, 신호의 전압 레벨은 버퍼(213)에 의해 전압 레벨 특징 포트(200) 및 와이어(106)으로 변환된다. 포트(202)로부터 포트(200)으로의 변환 중에 버퍼(212,214)를 디스에이블링 시킴으로써, 포트(200)에서 변환 신호 또는 다른 신호가 버퍼(212)를 디스에이블링 시키는 것 및/또는 버퍼(212)를 통해 포트(202) 및 와이어(110)을 풀 다운 및 래치시키는 것이 방지된다.
변환되는 신호가 포트(200,202)에서 동시에 발생하면, 모든 버퍼(212,213,214,215)가 디스에이블된다. 버퍼(212,213,214,215)는 포트(200,202)에서 신호가 제1도의 각 전자 장치(104,108)에 의해 방출될 때까지 디스에이블 상태를 유지한다.
버퍼를 디스에이블시키는 것 외에, 버퍼(212,213)이 버퍼(214,215)의 전파 지연보다 긴 전파 지연을 가지도록 제조함으로써 양방향 전압 트랜스레이터(102)의 래치 업 또는 로크 업(lock-up)을 피한다. 제조 이외에, 버퍼(212,213)과 직렬로 추가 지연 버퍼를 결합시키므로서 전파 지연이 증가될 수 있다.
제2도의 양방향 전압 트랜스레이터(102)를 나타내는 회로가 제3도에 도시되어 있다. 버퍼(212,213)은 각각 트랜지스터(300,302) 및 트랜지스터(304,306)을 포함한다. 버퍼(214,215)는 각각 트랜지스터(308,310)을 포함한다.
트랜지스터(300,302,304,306,308,310)은 양호하게는, n 채널 강화 모드 MOSFET(metal-oxide semiconductor field effect transistor)이며, 게이트, 드레인 및 상호 결합 베이스 및 전기적 접지에 결합된 소스를 포함한다.
트랜지스터(300,302,304,306,308,310)은 다음과 같이 접속된다. 버퍼(212)의 트랜지스터(300)의 게이트는 포트(200)에 결합된다. 트랜지스터(300)의 드레인은 버퍼(212)의 트랜지스터(302)의 게이트, 버퍼(214)의 트랜지스터(308)의 게이트 및 버퍼(215)의 트랜지스터(310)의 드레인에 결합된다. 버퍼(212)의 트랜지스터(302)의 드레인은 포트(202)에 결합된다. 버퍼(213)의 트랜지스터(304)의 게이트는 포트(202)에 결합된다. 트랜지스터(304)의 드레인은 버퍼(213)의 트랜지스터(306)의 게이트, 버퍼(215)의 트랜지스터(310)의 게이트 및 버퍼(214)의 트랜지스터(308)의 드레인에 결합된다. 버퍼(213)의 트랜지스터(306)의 드레인은 포트(200)에 결합된다. 버퍼(214)의 트랜지스터(308)의 드레인은 버퍼(215)의 트랜지스터(310)의 게이트에 결합된다. 트랜지스터(310)의 드레인은 트랜지스터(308)의 게이트에 결합된다.
풀 업 회로(208-211)은 개별 전원 +V1, +V2, +V3, +V4 및 개별 저항기 R1, R2, R3, R4를 포함한다. 풀 업 회로(208)은 포트(200) 및 버퍼(214)의 트랜지스터(306)의 드레인에 결합된다. 풀 업 회로(209)는 버퍼(213,215)의 각 트랜지스터(306,310)의 게이트 및 버퍼(213,214)의 각 트랜지스터(304,308)의 드레인에 결합된다. 풀 업 회로(210)은 포트(202) 및 버퍼(212)의 트랜지스터(302)의 드레인에 결합된다. 풀 업 회로(211)는 버퍼(212,214)의 각 트랜지스터(302,308)의 게이트 및 버퍼(212,215)의 각 트랜지스터(300,310)의 드레인에 결합된다. 양방향 전압 트랜스레이터(102)가 3V 내지 5V 트랜스레이터이면, 전원 +V1, +V2, +V3, +V4의 적절한 값은 각각 3V, 5V, 5V 및 5V이며, 저항 R1, R2, R3, R4의 적절한 값은 10㏀이다.
휴지 상태에서, 포트(200)은 풀 업 회로(208) 및 트랜지스터(306)의 오픈 드레인을 통해 전압 +V1으로 풀 업된다. 유사하게, 포트(202)는 풀 업 회로(210) 및 트랜지스터(302)의 오픈 드레인을 통해 전압 +V3로 풀 업 된다. 버퍼(212,213,214,215)는 풀 업 회로(209,211) 및 트랜지스터(300,304,308,310)의 오픈 드레인을 통해 효율적으로 인에이블된다.
포트(200)에서의 신호에 의해 변환이 초기화되면, 버퍼(212)의 트랜지스터(300)의 게이트의 전압은 로우 레벨이 된다. 이것은 트랜지스터(300)을 턴온시키며 트랜지스터(300)의 드레인을 하이 전압 레벨이 되게 한다. 트랜지스터(300)의 드레인의 하이 전압 레벨은 트랜지스터(302,308)의 게이트의 전압을 또한 하이 레벨로 되게 한다. 이에 응답하여, 트랜지스터(302,308)의 드레인은 로우 전압 레벨로 된다. 트랜지스터(302)의 드레인이 로우 레벨이 되면 신호를 변환시키고 변환된 신호를 포트(202)로 통신한다. 트랜지스터(308)의 드레인이 로우 레벨이 되면 트랜지스터(304)의 드레인 및 트랜지스터(306,310)의 게이트를 로우 전압 레벨로 설정함으로써 트랜지스터(304,306,310)을 디스에이블시킨다. 트랜지스터(306,310)의 드레인은 오픈된다.
포트(202)에서의 신호에 의해 변환이 초기화되면, 버퍼(213)의 트랜지스터(304)의 게이트에서의 전압은 로우 레벨로 된다. 이것은 트랜지스터(304)를 턴온시키며 트랜지스터(304)의 드레인을 하이 전압 레벨이 되게 한다. 트랜지스터(304)의 드레인의 하이 전압 레벨은 (306,310)의 게이트의 전압을 또한 하이 레벨로 되게 한다. 이에 응답하여, 트랜지스터(306,310)의 드레인은 로우 전압 레벨로 된다. 트랜지스터(306)의 드레인이 로우 레벨이 되면 신호를 변화시키고 변환된 신호를 포트(200)으로 통신한다. 트랜지스터(310)의 드레인이 로우 레벨이 되면 트랜지스터(300)의 드레인 및 트랜지스터(302,308)의 게이트를 로우 전압 레벨로 설정함으로써 트랜지스터(300,302,308)을 디스에이블시킨다. 트랜지스터(302,308)의 드레인은 오픈된다.
포트(200,202)에서의 신호에 의해 변환이 동시에 초기화되면, 트랜지스터(300,304)는 트랜지스터(308,310)의 드레인이 동시에 로우 전압 레벨이 되도록 트랜지스터(308,310)을 각각 구동시킨다. 이것은 트랜지스터(302,306)의 드레인을 오픈되게 한다. 트랜지스터(302,306)은 포트(200,202)에서의 신호가 제1도의 각 전자 장치(104,108)에 의해 방출될 때까지 이러한 상태를 유지한다.
분리 방향 제어 라인이 없이 구현되는 양방향 전압 트랜스레이터(102)의 다른 실시예가 제4도에 도시되어 있다. 제4도의 양방향 전압 트랜스레이터(102)는 포트(400,402), 버퍼(404-407), 프로그램 가능한 논리 장치(PLC : 408), 클럭(410) 및 풀 업 회로(412-415)를 포함하는 양방향 트랜스레이트를 포함한다. 포트(400,402)는 각각 와이어(106,110)의 전압 레벨에 의해 특징된다. 포트(400,402)는 각각 와이어(106,110)으로부터 변환되는 데이터 신호를 수신한다.
버퍼(404)는 포트(400)에서 변환되는 입력 데이터 신호의 존재를 검출하는 비교기로서 동작한다. 버퍼(404)는 입력(416) 및 출력(418)을 포함한다. 버퍼(404)의 입력(416)은 포트(400) 및 풀 업 회로(412)에 결합된다. 버퍼(404)의 출력(418)은 풀업 회로(413) 및 PLD(408)의 포트 IN1에 결합된다. 변환되는 데이터 신호가 버퍼(404)에 의해 검출되면, 하이 전압 레벨이 포트 IN1에 출력되며, 그렇지 않은 경우 로우 전압 레벨이 포트 IN1에 출력된다.
버퍼(405)는 포트(402)에서 발생하는 데이터 신호의 전압 레벨을 변환시킨다. 버퍼(405)는 입력(420) 및 출력(422)를 포함한다. 버퍼(405)의 입력(420)은 PLD(408)의 포트 OUT1에 결합된다. 버퍼(405)의 출력(422)는 포트(400) 및 풀 업 회로(412)에 결합된다. 버퍼(405)는 턴온되어 포트 OUT1이 PLD(408)에 의해 하이 전압 레벨로 설정되면 포트(402)에서 발생하는 데이터 신호를 출력 변환 데이터 신호로 변환시킨다. 포트 OUT1이 PLD(408)에 의해 로우 전압 레벨로 설정되면, 버퍼(405)는 오프 상태를 유지한다.
버퍼(406)은 포트(402)에서 변환될 입력 데이터 신호의 존재를 검출하는 비교기로서 동작한다. 버퍼(406)은 입력(424) 및 출력(426)을 포함한다. 버퍼(406)의 입력(424)는 포트(402) 및 풀 업 회로(415)에 결합된다. 버퍼(406)의 출력(426)은 풀 업 회로(414) 및 PLD(408)의 포트 IN2에 결합된다. 변환되는 데이터 신호가 버퍼(406)에 의해 검출되면, 하이 전압 레벨이 포트 IN2에 출력되며, 그렇지 않은 경우 로우 전압 레벨이 포트 IN2에 출력된다.
버퍼(407)는 포트(400)에서 발생하는 데이터 신호의 전압 레벨을 변환시킨다. 버퍼(407)는 입력(428) 및 출력(430)를 포함한다. 버퍼(407)의 입력(428)은 PLD(408)의 포트 OUT2에 결합된다. 버퍼(407)의 출력(430)는 포트(402) 및 풀 업 회로(415)에 결합된다. 버퍼(407)는 턴온되어 포트 OUT2이 PLD(408)에 의해 하이 전압 레벨로 설정되면 포트(400)에서 발생하는 데이터 신호를 출력 변환 데이터 신호로 변환시킨다. 포트 OUT2가 PLD(408)에 의해 로우 전압 레벨로 설정되면, 버퍼(407)는 오프 상태를 유지한다.
PLD(408)은 제5도에 도시된 상태 기기(500)에 따라 양방향 전압 트랜스레이터(102)의 데이터 신호 변환 방향을 제어한다. 상태 기기(500)은 제4도의 PLD(408)에 저장된 소프트웨어에 따라 구현된다. 상태 기기(500)의 각 상태는 데이터 신호 변환의 방향을 나타낸다. 블록(502)는 어떠한 데이터 신호 변환도 발생하지 않은 휴지 상태를 나타낸다. 블록(504)는 제4도의 포트(400)에서 수신된 데이터 신호가 변환되어 제4도의 포트(402)로 출력되는 상태를 나타낸다. 블록(506)은 제4도의 포트(402)에서 수신된 데이터 신호가 변환되어 포트(402)로 출력되는 상태를 나타낸다. 블록(508)은 비합법(illegal) 상태를 나타낸다. 도달 블록(508)의 경우, 상태 기기(500)은 블록(502)로 복귀된다.
상태 기기(500)은 클럭(410)에 의해 PLD(408)에 제공된 연속 클럭 펄스열에 따라 동기적으로 동작한다. 각 클럭 펄스의 검출과 함께 상태 평가 및 천이가 발생된다. 상태는 제4도의 PLD(408)의 포트 IN1, IN2, OUT1, OUT2의 전압 레벨에 기초하여 천이된다. 상태 기기(500)은 포트 IN1, IN2, OUT1, OUT2가 로우 전압 레벨이면 제5도에서 00/00으로 나타낸 블록(502)의 상태를 유지한다. 상태 기기(500)은 포트 IN1, IN2가 하이 전압 레벨이고 포트 OUT1, OUT2가 로우 전압 레벨이면 11/00으로 나타낸 블록(502)의 상태를 유지한다. 상태 기기(500)은 포트 IN1이 하이 전압 레벨 상태이고 포트 IN2, OUT1, OUT2가 로우 전압 레벨 상태이면 10/00으로 나타낸 블록(502)으로부터 블록(504)로 변환한다. 상태 기기(500)은 포트 IN2가 하이 전압 레벨이고 포트 IN1, OUT1, OUT2가 로우 전압 레벨 상태이면 01/00으로 나타낸 블록(502)으로부터 블록(506)으로 변환된다.
상태 기기(500)은 제4도의 포트 IN1, OUT2가 하이 전압 레벨이고 제4도의 포트 IN2, OUT1이 로우 전압 레벨이면 제5도에서 10/01로 나타낸 블록(504)상태를 유지한다. 상태 기기(500)은 포트 IN1, IN2, OUT1, OUT2가 하이 전압 레벨이고 포트 OUT1이 로우 전압 레벨이면 11/01으로 나타낸 블록(504)의 상태를 유지한다. 상태 기기(500)은 포트 IN2, OUT2가 하이 전압 레벨 상태이고 포트 IN1, OUT1이 로우 전압 레벨 상태이면 01/01으로 나타낸 블록(504)으로부터 블록(502)로 변환된다. 상태 기기(500)은 포트 OUT2가 하이 전압 레벨이고 포트 IN1, IN2, OUT1이 로우 전압 레벨 상태이면 00/01로 나타낸 블록(504)으로부터 블록(502)로 변환된다.
상태 기기(500)은 또한 제4도의 포트 IN2, OUT1이 하이 전압 레벨이고 제4도의 포트 IN1, OUT2가 로우 전압 레벨이면 제5도에서 01/10로 나타낸 블록(506)상태를 유지한다. 상태 기기(500)은 또한 포트 IN1, IN2, OUT1이 하이 전압 레벨이고 포트 OUT2가 로우 전압 레벨이면 11/10으로 나타낸 블록(506) 상태를 유지한다. 상태 기기(500)은 포트 IN1, OUT1이 하이 전압 레벨이고 포트 IN2, OUT2가 로우 전압 레벨이면 10/10으로 나타낸 블록(506)으로부터 블록(502)로 변환된다. 상태 기기(500)은 포트 OUT1이 하이 전압 레벨이고 포트 IN1, IN2, OUT2가 로우 전압 레벨이면 00/10으로 나타낸 블록(506)으로부터 블록(502)로 변환된다.
상태 기기(500)이 PLD(408)을 통해 구현되더라도 상태 기기(500)은 마이크로 프로세서 또는 플립 플롭과 같은 개별 부품을 사용하여 구현될 수도 있다.
제4도의 양방향 전압 트랜스레이터(102)를 나타내는 부분 회로가 제6도에 도시되어 있다. 버퍼(404,406)은 각각 비교기(500,502)를 포함한다. 버퍼(405,407)은 각각 트랜지스터(504,506)을 포함한다. 풀 업 회로(412-415)는 개별 전원 +V1, +V2, +V3, +V4 및 개별 저항기 R1, R2, R3, R4를 포함한다. 양방향 전압 트랜스레이터(102)가 3V 내지 5V 트랜스레이터이면, 전원 +V1, +V2, +V3, +V4의 적절한 값은 각각 3V, 5V, 5V 및 5V이며, 저항 R1, R2, R3, R4의 적절한 값은 100㏀, 10㏀, 10㏀ 및 15㏀이다. 저항기 R1-R4에 다른 값들도 사용될 수 있다는 것을 인지할 것이다.
비교기(500,502)는 각각 포트들(400,402)사이에 결합되어, 포트(400,402)로부터의 입력 데이터 신호의 전압 레벨과 전압 기준 +V5, +V6 각각으로부터 얻어진 전압 레벨을 비교한다. 저항기 R6와 관련하여 포트(400)의 입력 데이터 신호의 전압 레벨이 +V5, 저항기 R5, R7, R8 및 비교기(500)의 출력 전압 레벨로부터 얻어진 전압 레벨과 대략 동일하거나 그 이상이면, 비교기(500)은 PLD(408)의 포트 IN1에 로우 전압 레벨을 출력한다. 저항기 R10과 관련하여 포트(402)의 입력 데이터 신호의 전압 레벨의 +V6, 저항기 R9, R11, R12 및 비교기(502)의 출력 전압 레벨로부터 얻어진 전압 레벨과 대략 동일하거나 그 이상이면, 비교기(502)는 PLD(408)의 포트 IN2에 로우 전압 레벨을 출력한다. 양방향 전압 트랜스레이터(102)가 3V 내지 5V 트랜스레이터이면, 전압 기준 +V5, +V6에 적당한 값은 각각 3V 및 5V이며 R5, R6, R7, R8, R9, R10, R11, R12에 적당한 값은 각각 10㏀, 10㏀, 10㏀, 100㏀, 10㏀, 10㏀, 10㏀ 및 100㏀이다. 저항 R5-R12에는 다른 값들이 사용될 수 있다는 것을 인지할 것이다.
PLD(408)에 응답하여 트랜지스터(504,506)은 포트(402,400) 각각으로부터의 입력 데이터 신호를 변환시켜 변환 데이터 신호를 각각 포트(400,402)로 결합한다. 트랜지스터(504,506)은 베이스, 콜렉터 및 에미터를 포함하는 오픈 콜렉터 바이폴라 접합 트랜지스터이다. 트랜지스터(504,506)의 베이스는 PLD(408)의 포트 OUT1, OUT2에 각각 결합된다. 포트(402)로부터의 입력 신호가 변환되면, PLD(408)은 포트 OUT2를 통해 하이 전압 신호를 출력하여 트랜지스터(506)을 온시킨다. 저항기 R15, R16과 관련하여 트랜지스터(506)은 포트(402)에서의 입력 신호의 변환 전압 레벨을 발생한다. 포트(400)으로부터의 입력 신호가 변환되면, PLD(408)은 포트 OUT1을 통해 하이 전압 레벨을 출력하여 트랜지스터(504)를 온시킨다. 트랜지스터(504)는 저항기 R13, R14와 관련하여 포트(402)에서의 입력 신호의 변환 전압 레벨을 발생한다. 양방향 전압 트랜스레이터(102)가 3V 내지 5V 트랜스레이터이면 저항기 R13, R14, R15, R16에 적당한 값은 각각 2.2㏀, 10㏀, 2.2㏀ 및 10㏀을 포함한다. 저항기 R13-R16에는 다른 값들이 사용될 수 있다.
양방향 전압 트랜스레이터(102)는 단일 선으로 그려진 바와 같이 제1-6도에 도시되어 있다. 즉, 와이어(106,110)은 단일 양방향 와이어를 도시한다. 모토롤라, 인크에 의해 제조 및 판매되는 무선 전화에서 사용되는 3 와이어 버스와 같은 다중 와이어를 사용하는 버스와 상기 수행이 겸용될 수 있다는 것을 인지할 것이다. 대안으로, 버퍼들이 반복될 수 있으며, 제2도의 버퍼(212)와 같은 단일 버퍼는 한 방향으로 버퍼를 제어하는데 사용되며, 제2도의 버퍼(215)와 같은 다른 단일 버퍼는 다른 방향으로 버퍼를 제어하는데 사용된다. 제4-6도의 실시예에 있어서, PLD 및 클럭 이외의 모든 부품들은 다중 라인 버스의 각 추가 라인에 대해 반복된다. 즉, 각 추가 라인은 4개의 버퍼, 4개의 풀 업 회로 및 상태 기기가 필요하다.
그러므로, 양립할 수 없는 전압 레벨을 갖는 2개의 전자 장치로 하여금 분리 방향 제어 라인을 사용하지 않고 단일 양방향 와이어에 통신하도록 하는 양방향 전압 트랜스레이터가 구현될 수 있다. 이것은 양방향 전압 트랜스레이터로 하여금 기존의 케이블에 추가 와이어를 부가하지 않거나 전자 장치에 추가 하드웨어를 부가하지 않고 사용되도록 한다. 양방향 전압 트랜스레이터는 포트에서 신호의 검출에만 기초하여 데이터 변환의 방향을 결정하는데 동기 상태 기기 또는 개별 부품을 사용할 수 있다. 일단 데이터 방향이 결정되면, 양방향 전압 트랜스레이터는 데이터를 변환하는데 사용되지 않는 트랜스레이트의 일부를 디스에이블시킴으로써 래치업을 방지한다.

Claims (10)

  1. 양방향 전압 트랜스레이터(bidirectional voltage translator)(102)에 있어서, 제1전압 레벨의 신호를 통신하기 위한 제1포트(200), 상기 제1전압 레벨과 상이한 제2전압 레벨의 신호를 통신하기 위한 제2포트(202), 및 상기 제1포트 및 상기 제2포트에 결합되어 있는 양방향 변환 회로를 포함하며, 상기 양방향 변환 회로는 변환 회로 및 디스에이블 회로(disabling circuitry)를 포함하며, 상기 변환 회로(212,213)는 상기 제1포트의 상기 제1전압 레벨의 제1포트 신호 입력을 상기 제2포트의 상기 제2전압 레벨로 변환시키고, 상기 제2포트의 상기 제2전압 레벨의 제2포트 신호 입력을 상기 제1포트의 상기 제1전압 레벨로 변환시키며, 상기 디스에이블 회로(214,215)는 상기 제1포트 신호가 상기 제1포트에 입력되는 경우에는, 상기 제2포트의 신호를 상기 제1포트의 신호로 변환하지 않도록 상기 변환 회로를 디스에이블시키고 상기 변환 회로가 상기 제1포트 신호를 변환하는 것을 디스에이블시키지 못하도록 상기 디스에이블 회로를 디스에이블시키며, 상기 제2포트 신호가 상기 제2포트에 입력되는 경우에는, 상기 제1포트의 신호를 상기 제2포트의 신호로 변환하지 않도록 상기 변환 회로를 디스에이블시키고 상기 변환 회로가 상기 제2포트 신호를 변환하는 것을 디스에이블시키지 못하도록 상기 디스에이블 회로를 디스에이블시키는 양방향 전압 트랜스레이터.
  2. 제1항에 있어서, 상기 변환 회로는 제1버퍼(212) 및 제2버퍼(213)를 포함하며, 상기 제1버퍼는 제1입력(216), 제1출력(220) 및 제1인에이블 포트(224)를 구비하며, 상기 제1입력은 상기 제1포트에 결합되며, 상기 제1출력은 상기 제2포트에 결합되며, 상기 제1인에이블 포트는 상기 디스에이블 회로에 결합되며, 상기 제2버퍼는 제2입력(218), 제2출력(222) 및 제2인에이블 포트(226)를 구비하며, 상기 제2입력은 상기 제2포트에 결합되며, 상기 제2출력은 상기 제1포트에 결합되며, 상기 제2인에이블 포트는 상기 디스에이블 회로에 결합되며, 상기 디스에이블 회로는 제3버퍼(214) 및 제4버퍼(215)를 포함하며, 상기 제3버퍼는 제3입력(232), 제3출력(236) 및 제3인에이블 포트(240)를 구비하며, 상기 제3입력은 상기 제1포트에 결합되며, 상기 제3출력은 상기 제2인에이블 포트에 결합되며, 상기 제3인에이블 포트는 상기 제4버퍼에 결합되며, 상기 제4버퍼는 제4입력(234), 제4출력(238) 및 제4인에이블 포트(242)를 구비하며, 상기 제4입력은 상기 제2포트에 결합되며, 상기 제4출력은 상기 제1인에이블 포트 및 상기 제3인에이블 포트에 결합되며, 상기 제4인에이블 포트는 상기 제3출력에 결합되는 양방향 전압 트랜스레이터.
  3. 제2항에 있어서, 상기 제1버퍼의 제1입력은 상기 제2버퍼의 제2출력과 제1와이어를 통하여 결합되어 있으며, 상기 제1버퍼의 제1출력은 상기 제2버퍼의 제2입력과 제2와이어를 통하여 결합되어 있는 양방향 전압 트랜스레이터.
  4. 제1항에 있어서, 상기 양방향 변환 회로는 상기 제1포트에 결합되며, 상기 제1포트를 상기 제1포트 신호가 없는 경우에 상기 제1전압 레벨로 설정하는 제1풀업 회로(pull-up circuit)(208) 및 상기 제2포트에 결합되며, 상기 제2포트를 상기 제2포트 신호가 없는 경우에 상기 제2전압 레벨로 설정하는 제2풀업 회로(210)를 포함하는 양방향 전압 트랜스레이터.
  5. 제1항에 있어서, 상기 변환 회로는 제1전파 지연(propagation delay)을 가지고 있으며, 상기 디스에이블 회로는 상기 제1전파 지연보다 적은 제2전파 지연을 가지고 있는 양방향 전압 트랜스레이터.
  6. 제1항에 있어서, 상기 변환 회로는 게이트가 상기 제1포트에 결합되고 드레인이 상기 디스에이블 회로에 결합된 제1MOSFET(300), 게이트가 상기 제1MOSFET의 드레인에 결합되고 드레인이 상기 제2포트에 결합된 제2MOSFET(302), 게이트가 상기 제2포트에 결합되고 드레인이 상기 디스에이블 회로에 결합된 제3MOSFET(304), 및 게이트가 상기 제3MOSFET(304)의 드레인에 결합되고 드레인이 상기 제1포트에 결합된 제4MOSFET(306)을 포함하며, 상기 디스에이블 회로는 게이트가 상기 제1MOSFET(300)의 드레인에 결합되고 드레인이 상기 제3MOSFET(304)의 드레인에 결합된 제5MOSFET(308), 및 게이트가 상기 제5MOSFET(308)의 드레인에 결합되고 드레인이 상기 제5MOSFET(308)의 게이트에 결합된 제6MOSFET(310)을 포함하며, 상기 변환 회로는 제1파워 서플라이(power supply)(V1) 및 제1저항(R1)을 포함하며, 상기 제1저항의 한 쪽 단자는 제1파워 서플라이에 결합되며 다른 쪽 단자는 상기 제4MOSFET의 드레인 및 상기 제1포트에 결합되는 제1풀업 회로(208), 제2파워 서플라이(V3) 및 제2저항(R3)을 포함하며, 상기 제2저항의 한 쪽 단자는 상기 제2파워 서플라이에 결합되며 다른 쪽 단자는 상기 제2MOSFET의 드레인 및 상기 제2포트에 결합되는 제2풀업 회로(210), 제3파워 서플라이(V2) 및 제3저항(R2)을 포함하며, 상기 제3저항의 한 쪽 단자는 상기 제3파워 서플라이에 결합되며 다른 쪽 단자는 상기 제4MOSFET 및 제6MOSFET의 게이트와 상기 제3MOSFET 및 제5MOSFET의 드레인에 결합되는 제3풀업 회로(209), 및 제4파워 서플라이(V4) 및 제4저항(R4)을 포함하며, 상기 제4저항의 한 쪽 단자는 상기 제4파워 서플라이에 결합되며 다른 쪽 단자는 상기 제2MOSFET 및 제5MOSFET가 게이트와 상기 제1MOSFET 및 제6MOSFET의 드레인에 결합되는 제4풀업 회로(211)를 포함하는 양방향 전압 트랜스레이터.
  7. 양방향 전압 트랜스레이터(102)에 있어서, 제1전압 레벨의 신호를 통신하기 위한 제1포트(400), 상기 제1전압 레벨과 상이한 제2전압 레벨의 신호를 통신하기 위한 제2포트(402), 및 상기 제1포트 및 상기 제2포트에 결합되어 있으며 방향 제어선(direction control line)이 없는 양방향 변환 회로를 포함하며, 상기 양방향 변환 회로는 검출 회로( detecting circuitry), 변환 회로 및 프로그램 가능 장치(programmable device)를 포함하며, 상기 검출 회로(404,406)는 상기 제1포트 및 제2포트에 결합되며, 상기 제1포트의 상기 제1전압 레벨의 제1포트 신호 입력을 검출하며, 상기 제2포트의 상기 제2전압 레벨의 제2포트 신호 입력을 검출하며, 상기 변환 회로(405,407)는 상기 제1포트 및 제2포트에 결합되며, 상기 제1포트의 상기 제1전압 레벨을 발생시키며, 상기 제2포트의 상기 제2전압 레벨을 발생시키며, 상기 프로그램 가능 장치(408)는 상기 검출 회로 및 상기 변환 회로에 결합되고, 상기 제1포트 신호의 검출에 반응하여 상기 제2포트에 제2전압 레벨을 발생시키도록 사익 변환 회로를 구동하며, 상기 제2포트 신호의 검출에 반응하여 상기 제1포트에 제1전압 레벨을 발생시키도록 상기 변환 회로를 구동함으로써, 양방향 전압 변환을 용이하게 하는 양방향 전압 트랜스레이터.
  8. 제7항에 있어서, 상기 프로그램 가능 장치가 상태 기계(state machine)(500)를 사용하는 양방향 전압 트랜스레이터.
  9. 제7항에 있어서, 상기 양방향 변환 회로는 상기 프로그램 가능 장치에 결합되는 클록(410)을 더 포함하며, 상기 검출 회로는 제1 및 제2비교기(500,502)를 포함하며, 상기 제1비교기의 제1입력은 상기 제1포트에 결합되며, 제2입력은 제1기준 전압(voltage reference)(V5)에 결합되며, 출력은 상기 프로그램 가능 장치에 결합되며, 상기 제2비교기의 제1입력은 상기 제2포트에 결합되며, 제2입력은 제2기준 전압(V6)에 결합되며, 출력은 상기 프로그램 가능 장치에 결합되며, 상기 변환 회로는 제1 및 제2트랜지스터(504,506)를 포함하며, 상기 제1트랜지스터의 제1단자는 상기 프로그램 가능 장치에 결합되며 제2단자는 상기 제1포트에 결합되며, 상기 제2트랜지스터의 제1단자는 상기 프로그램 가능 장치에 결합되며, 제2단자는 상기 제2포트에 결합되며, 상기 프로그램 가능 장치는 상기 제1비교기의 출력에 결합되는 제1입력 포트(IN1), 상기 제2비교기의 출력에 결합되는 제2입력 포트(IN2), 상기 제1트랜지스터의 제1단자에 결합되는 제1출력 포트(OUT1) 및 제2트랜지스터의 제1단자에 결합되는 제2출력 포트(OUT2)를 포함하는 양방향 전압 트랜스레이터.
  10. 제9항에 있어서, 상기 제1 및 제2트랜지스터는 개방 컬렉터 양극성 접합 트랜지스터(open-collector bipolar junction transistor)이며, 상기 제1 및 제2트랜지스터의 제1단자는 베이스이며, 상기 제1 및 제2트랜지스터의 제2단자는 컬렉터인 양방향 전압 트랜스레이터.
KR1019960073956A 1996-01-03 1996-12-27 양방향 전압 트랜스레이터 KR100232507B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58320996A 1996-01-03 1996-01-03
US8/583,209 1996-01-03

Publications (1)

Publication Number Publication Date
KR100232507B1 true KR100232507B1 (ko) 1999-12-01

Family

ID=24332142

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960073956A KR100232507B1 (ko) 1996-01-03 1996-12-27 양방향 전압 트랜스레이터
KR1019960073956A KR970060980A (ko) 1996-01-03 1996-12-27 양방향 전압 트랜스레이터

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019960073956A KR970060980A (ko) 1996-01-03 1996-12-27 양방향 전압 트랜스레이터

Country Status (9)

Country Link
US (1) US5877633A (ko)
JP (2) JPH09200034A (ko)
KR (2) KR100232507B1 (ko)
CN (1) CN1065084C (ko)
AR (1) AR005337A1 (ko)
BR (1) BR9700064B1 (ko)
CA (1) CA2192426C (ko)
FR (1) FR2743219A1 (ko)
GB (1) GB2308933B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212402B1 (en) * 1996-11-04 2001-04-03 Telefonaktiebolaget Lm Ericsson System connector
US6046605A (en) * 1997-09-19 2000-04-04 Hewlett-Packard Company Bidirectional asynchronous open collector buffer
TW466395B (en) * 1998-07-16 2001-12-01 Via Tech Inc Signal conversion circuit having dynamically adjusted reference voltage and chipset using the same
GB9817193D0 (en) * 1998-08-07 1998-10-07 Mitel Semiconductor Ltd Circuits for providing B1-directional data communication
US6172523B1 (en) * 1998-09-30 2001-01-09 Lucent Technologies Inc. Apparatus and method for converting a non-logic-family signal level to a logic-family signal level
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
US20070129139A1 (en) * 2000-02-29 2007-06-07 Igt On demand prize/bonus system
US7682245B2 (en) * 2000-02-29 2010-03-23 Igt Name your prize game playing methodology
US6362654B1 (en) * 2000-08-17 2002-03-26 U.S. Philips Corporation Bidirectional repeater using high and low threshold detection
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US6897492B2 (en) * 2002-02-04 2005-05-24 Ixys Corporation Power device with bi-directional level shift circuit
US6930514B2 (en) * 2002-09-30 2005-08-16 Lsi Logic Corporation Method and apparatus for transferring data between data buses
US6847230B2 (en) * 2003-03-04 2005-01-25 Dell Products L.P. Information handling system featuring a BJT-based bi-directional level translator
US7065662B2 (en) * 2003-03-10 2006-06-20 Dell Products L.P. Information handling system featuring a power-based current limiting circuit
US6822480B1 (en) * 2003-09-02 2004-11-23 Micrel, Incorporated Bi-directional bus level translator
KR100539921B1 (ko) * 2003-12-05 2005-12-28 삼성전자주식회사 양방향 신호 레벨 변환 회로
US20050174158A1 (en) * 2004-02-06 2005-08-11 Khan Qadeer A. Bidirectional level shifter
US7098693B2 (en) * 2004-08-31 2006-08-29 International Business Machines Corporation Bi-directional voltage translator
US7292067B2 (en) * 2005-05-13 2007-11-06 Itt Manufacturing Enterprises, Inc. Method and apparatus for buffering bi-directional open drain signal lines
US7288962B2 (en) * 2006-02-08 2007-10-30 Kyocera Wireless Corp. Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus
US20080076528A1 (en) * 2006-09-08 2008-03-27 Igt Instant anonymous account creation
US7967677B2 (en) 2006-11-08 2011-06-28 Igt Gaming system and method for providing virtual drawings
US8070609B2 (en) * 2006-11-10 2011-12-06 Igt Flexibly configurable button panels for gaming machines
US8337314B2 (en) * 2006-11-10 2012-12-25 Igt Systems and methods for improving a button assembly
US8684846B2 (en) * 2006-11-10 2014-04-01 Igt Dynamic display systems for gaming machines
US7786759B2 (en) * 2006-12-22 2010-08-31 Fairchild Semiconductor Corporation Bidirectional signal interface and related system and method
TWI449333B (zh) * 2006-12-22 2014-08-11 Fairchild Semiconductor 雙向訊號介面及相關系統及方法
US20090048022A1 (en) * 2007-08-13 2009-02-19 Igt Dynamic reconfiguration of promotional programs
US7755412B2 (en) * 2008-04-01 2010-07-13 Kyocera Corporation Bi-directional level shifted interrupt control
US8441298B1 (en) 2008-07-01 2013-05-14 Cypress Semiconductor Corporation Analog bus sharing using transmission gates
WO2010060804A1 (en) * 2008-11-25 2010-06-03 Arcelik Anonim Sirketi A level translation circuit
US9448964B2 (en) * 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8179161B1 (en) 2009-05-05 2012-05-15 Cypress Semiconductor Corporation Programmable input/output circuit
US8487655B1 (en) 2009-05-05 2013-07-16 Cypress Semiconductor Corporation Combined analog architecture and functionality in a mixed-signal array
US9612987B2 (en) * 2009-05-09 2017-04-04 Cypress Semiconductor Corporation Dynamically reconfigurable analog routing circuits and methods for system on a chip
US8531228B2 (en) * 2011-03-01 2013-09-10 Nxp B.V. Bidirectional input/output circuit
US20130021084A1 (en) * 2011-07-18 2013-01-24 Honeywell International Inc. Low voltage sensors with integrated level translators
DE102011084509B4 (de) * 2011-10-14 2014-11-06 Infineon Technologies Ag Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung
FR2999834B1 (fr) * 2012-12-17 2015-03-06 Thales Sa Circuit d'echange de donnees bidirectionnel
US20170208825A1 (en) * 2016-01-21 2017-07-27 Alan Backus Gaseous transfer device
CN105655709B (zh) * 2016-01-29 2018-10-16 深圳飞特尔科技有限公司 干扰消除电路和天线阵列
US10636477B2 (en) 2016-09-30 2020-04-28 Xtremelux Corporation Digital-unit interface
CN112769428A (zh) * 2019-11-04 2021-05-07 广东美芝制冷设备有限公司 电子设备和双向电平转换通讯方法及电路
US11101789B2 (en) 2019-12-19 2021-08-24 Rockwell Automation Technologies, Inc. Systems and methods for providing bi-directional signal level shifting
EP4099569A1 (en) * 2021-06-01 2022-12-07 Nexperia B.V. Open-drain bus repeater and system comprising the same
EP4099570A1 (en) * 2021-06-01 2022-12-07 Nexperia B.V. Open-drain bus repeater and system comprising the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2708385B1 (de) * 1977-02-26 1977-12-29 Neumann Elektronik Gmbh Schaltungseinrichtung zur bidirektionalen, gleichstrommaessigen koppelung zweier elektrischer systeme unterschiedlicher eingangs- oder ausgangsspannung
US4361876A (en) * 1978-09-05 1982-11-30 Motorola, Inc. Microcomputer with logic for selectively disabling serial communications
JPS60252979A (ja) * 1984-05-30 1985-12-13 Oki Electric Ind Co Ltd Ｃｍｏｓ入出力回路
US4624006A (en) * 1985-05-10 1986-11-18 Linear Technology Corporation Bidirectional shift register using parallel inverters with adjustable transconductance
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
US5113337A (en) * 1991-02-08 1992-05-12 General Electric Company High power factor power supply
US5428800A (en) * 1991-10-30 1995-06-27 I-Cube, Inc. Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
US5455526A (en) * 1994-08-10 1995-10-03 Cirrus Logic, Inc. Digital voltage shifters and systems using the same

Also Published As

Publication number Publication date
AR005337A1 (es) 1999-04-28
GB9626271D0 (en) 1997-02-05
CN1209678A (zh) 1999-03-03
KR970060980A (ko) 1997-08-12
CN1065084C (zh) 2001-04-25
MX9700071A (es) 1997-07-31
FR2743219A1 (fr) 1997-07-04
BR9700064A (pt) 1999-02-23
GB2308933B (en) 2000-11-15
JPH09200034A (ja) 1997-07-31
CA2192426C (en) 2000-08-01
CA2192426A1 (en) 1997-07-04
US5877633A (en) 1999-03-02
JP2004274791A (ja) 2004-09-30
BR9700064B1 (pt) 2009-05-05
GB2308933A (en) 1997-07-09

Similar Documents

Publication Publication Date Title
KR100232507B1 (ko) 양방향 전압 트랜스레이터
US9735950B1 (en) Burst mode clock data recovery circuit for MIPI C-PHY receivers
US5650736A (en) Slew rate controller for high speed bus
KR20040053228A (ko) 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로
KR950703229A (ko) 무선 주파수 간섭을 제어하기 위한 확장된 마이크로컴퓨터 시스템(Expanded Microcomputer System for Controlling Radio Frequency Interference)
EP0675601B1 (en) Circuit for enhancing logic transitions appearing on a line
CN101425986A (zh) 能够在单端传输与差分传输之间转换的接口电路
JPH1093416A (ja) 双方向電圧変換器
US20240037258A9 (en) Transmission device and communication system
US6339622B1 (en) Data transmission device
US6946867B2 (en) Data output circuit and data output method
JP3708897B2 (ja) 出力バッファ回路
CN113614705A (zh) 经由电力线的数据传输
CN113900983A (zh) 基于串行总线的信号传输电路和电子设备
JP3217224B2 (ja) レベル変換回路
GB2349286A (en) A bidirectional voltage translator using a programmable logic device
US6292035B1 (en) Signal transmission device
EP1530820B1 (en) System for frequency-controlled signals
JPH0669911A (ja) データ伝送回路
US20040264281A1 (en) Charge recycling decoder, method, and system
CN211826943U (zh) 一种通讯控制电路及装置
KR100201283B1 (ko) 통신 시스템의 마이크로 와이어드 제어 및 정합을 수행하기 위한 방법 및 그에 따른 회로
CN215934852U (zh) 一种自动收发电路和电子设备
US20240126907A1 (en) Transmission device and communication system
CN114785372A (zh) 通信电路及通信系统