CN113839844A - 本地互连网络（lin）驱动器电路 - Google Patents

本地互连网络（lin）驱动器电路 Download PDF

Info

Publication number
CN113839844A
CN113839844A CN202110614490.4A CN202110614490A CN113839844A CN 113839844 A CN113839844 A CN 113839844A CN 202110614490 A CN202110614490 A CN 202110614490A CN 113839844 A CN113839844 A CN 113839844A
Authority
CN
China
Prior art keywords
voltage
node
coupled
linearly varying
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110614490.4A
Other languages
English (en)
Inventor
宫前亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN113839844A publication Critical patent/CN113839844A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40143—Bus networks involving priority mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40234—Local Interconnect Network LIN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及本地互连网络驱动器电路。公开了驱动器电路以及相应的方法和系统，该驱动器电路包括基于时钟信号在第一节点处生成线性变化的信号的信号生成电路以及接收线性变化的信号并将驱动信号输出至总线的输出晶体管。缓冲放大器耦接在第一节点与输出晶体管的栅极之间以禁用输出晶体管的栅极电容。驱动器电路还包括耦接在驱动器电路的第一节点与反馈节点之间的电容器，使得在电容器处出现米勒效应，并且在反馈节点处产生针对驱动信号的转换速率。

Description

本地互连网络(LIN)驱动器电路
技术领域
本公开内容总体上涉及线路驱动器电路，并且更具体地，涉及不需要相位补偿并且提供高水平的电磁干扰(EMI)容限的本地互连网络(LIN)驱动器电路。
背景技术
线路驱动器电路用于驱动许多不同类型的总线或网络。这样的网络的示例是LIN(“本地互连网络”)，它是一种低成本、低速(例如，最大传输速度＝20kbit/s)的单线串行通信协议，并且通常旨在用于各种应用中的分布式电子系统，例如汽车电子。许多这些应用涉及必须满足的电磁兼容性(EMC)要求，例如包括汽车电子。LIN物理层背后的关键概念之一是高水平的电磁噪声容限，而不会进而产生过多的可能会干扰相邻电路的电磁干扰(EMI)。作为结果，LIN不仅在汽车应用中是有价值的通信系统，而且在诸如家用电器的许多其他应用中也是如此。
为了符合EMI辐射标准，用于LIN的线路驱动器电路(下文称为“LIN驱动器”)必须满足关于其(例如，经由LIN总线)提供给LIN的输出信号的斜率的某些要求。实际上，随着输出信号的斜率变得越来越陡，在信号频谱中可能会产生更多的高频(HF)分量。因此，应当仔细选择输出信号的形状，以便一方面降低EMI，并且另一方面允许高达20kbit/sec的比特率。出于该原因，必须控制LIN驱动器输出信号的斜率(或转换速率(slew rate))并将其设置为适当的值。该操作通常被称为转换速率控制或斜率控制。此外，该斜率时间必须独立于电池电压和负载(LIN中节点的总数可能会有所变化，并且因此并非总是先验地知道正确的负载)。为了允许正确的数据传输，LIN总线上的输出信号的占空比必须不被EMI破坏。
发明内容
本文描述的实施方式针对这样的驱动器电路，该驱动器电路包括基于时钟信号在第一节点处生成线性变化的信号的信号生成电路和接收线性变化的信号并将驱动信号输出至总线的输出晶体管。缓冲放大器耦接在第一节点与输出晶体管的栅极之间，以禁用输出晶体管的栅极电容。驱动器电路还包括耦接在驱动器电路的第一节点与反馈节点之间的电容器，使得在电容器处出现米勒效应，并且在反馈节点处产生针对驱动信号的转换速率。作为结果，驱动电路不需要HV电容器，也不具有用于来自总线的EMI噪声的电容路径。可替选地或除了本文描述的优点之外，可以实现其他优点。
附图说明
在附图中，通过示例而非限制的方式示出了本实施方式。
图1A是示出根据本公开内容的一些实施方式的简化的LIN驱动器电路的框图。
图1B是示出根据本公开内容的一些实施方式的详细的LIN驱动器电路的框图。
图2A示出了根据本公开内容的一些实施方式的耦接有噪声测试元件的LIN驱动器电路。
图2B示出了根据本公开内容的一些实施方式的栅极充电电路。
图3A示出了根据本公开内容的一些实施方式的LIN驱动器电路。
图3B示出了根据本公开内容的一些实施方式的图3A的LIN驱动器电路的操作的时序图。
图4示出了根据本公开内容的一些实施方式的LIN驱动器电路。
图5A至图5B示出了根据本公开内容的一些实施方式的图4的LIN驱动器电路的发射功率图。
图6A示出了根据本公开内容的一些实施方式的耦接有噪声测试元件的LIN驱动器电路。
图6B至图6C示出了根据本公开内容的一些实施方式的图6A的LIN驱动器电路的噪声性能图。
图7A示出了根据本公开内容的一些实施方式的实现LIN驱动器电路的方法。
图7B示出了根据本公开内容的一些实施方式的实现LIN驱动器电路的方法。
图8示出了根据本公开内容的一些实施方式的LIN驱动器电路。
图9示出了根据本公开内容的一些实施方式的LIN驱动器电路。
图10示出了根据本公开内容的一些实施方式的可编程处理装置的核心架构的实施方式。
具体实施方式
在以下描述中，出于说明的目的，阐述了许多具体细节以提供对本实施方式的透彻理解。然而，对于本领域技术人员而言将明显的是，可以在没有这些具体细节的情况下实践本实施方式。在其他实例中，未详细示出而是以框图示出公知的电路、结构和技术，以避免不必要地模糊对该描述的理解。
在描述中对“一个实施方式”或“实施方式”的引用意味着结合该实施方式描述的特定特征、结构或特性被包括在至少一个实施方式中。位于本描述中的各个位置的短语“在一个实施方式中”不一定是指同一实施方式。
LIN驱动器电路需要高压(HV)电容器来为LIN驱动器的缓冲放大器提供相位补偿。相位补偿是放大器中并且特别是在采用负反馈的放大器中使用的技术，其可以避免无意中产生将导致放大器振荡的正反馈。相位补偿还控制放大器阶跃响应中的过冲和振铃。然而，HV电容器的使用降低了LIN驱动器电路的EMI容限，并且由于这样的电容器所需的大面积而增加了制造成本。
本文描述的实施方式针对这样的驱动器电路，该驱动器电路包括基于时钟信号在第一节点处生成线性变化的信号的信号生成电路和接收线性变化的信号并将驱动信号输出至总线的输出晶体管。缓冲放大器耦接在第一节点与输出晶体管的栅极之间，以禁用输出晶体管的栅极电容。驱动器电路还包括耦接在驱动器电路的第一节点与反馈节点之间的电容器，使得在电容器处出现米勒效应，并且在反馈节点处产生针对驱动信号的转换速率。作为结果，驱动电路不需要HV电容器，也不具有用于来自总线的EMI噪声的电容路径。可替选地或除了本文描述的优点之外，可以实现其他优点。
图1A是LIN驱动器电路100的一个实施方式的简化图示的框图。应当注意，尽管本文针对LIN驱动器电路进行了讨论，但是本文描述的实施方式不限于LIN驱动器电路，并且可以应用于用于各种不同类型的总线或网络的驱动器电路。LIN驱动器电路100可以包括信号生成电路105、缓冲放大电路110和LIN总线115。TXD信号可以是任何适当的时钟信号，并且被整形(shape)为被称为Vwave的信号(波形)，该信号是电池电压(VBAT)的十分之一。反馈电压(在图1B中示出为Vfb)是LIN总线115上电压的十分之一。缓冲放大电路110控制输出晶体管(在图1B中示出)的栅极以匹配Vwave和Vfb。因此，Vwave被乘以十并且输出至LIN总线115。
图1B是LIN驱动器电路100的详细视图的框图。为了便于描述和说明，省略了对诸如偏置电路和偏移电压的细节的讨论。信号生成电路105可以包括与开关SW 1和SW 2串联耦接的恒流源Iwave。开关SW 1和SW 2可以使用电流Iwave作为在Vwave节点101处生成信号Vwave的充电/放电电流。通过缓冲放大电路110将Vwave提供给驱动晶体管103。
为了对Vwave节点101进行充电/放电，开关SW 1和SW 2可以间歇地接通和断开，从而在作为施加到Vwave节点101的充电电流的Iwave与作为放电电流的Iwave之间切换。TXD可以提供适当的时钟信号以用于开关SW 1和SW 2的操作。例如，在充电阶段期间(当TXD为低电平时)，开关SW 1接通并且开关SW 2断开；以及在放电阶段期间(当TXD为高电平时)，开关SW 2接通并且开关SW 1断开。通过间歇地接通和断开开关SW 1和SW 2，在电容器C1两端产生线性变化的电压(Vwave)。电容器C1可以吸收驱动晶体管103的栅极耦合EMI，并且为Vwave信号提供平滑功能。
缓冲放大器102可以耦接在驱动晶体管103的栅极与漏极之间，使得驱动晶体管103提供受控的(并且线性的)斜率信号(Vlin)，该信号通过二极管D1馈送到LIN驱动器电路100的输出，例如LIN总线115(例如，经由LIN驱动器电路100的封装的输出引脚)。驱动晶体管103可以是任何合适类型的晶体管。二极管D1和D2可以防止干扰耦合到供应电压Vbat(在正摆幅期间)和地Vssd(在负摆幅期间)中。尽管示出为二极管，但是可以使用任何合适的元件或电路来防止干扰耦合到供应电压中。电阻器R1(在二极管D1与D2之间)可以表示内部上拉电阻(例如，30kΩ)。R2和R3可以是用于缓冲放大电路110的反馈电阻器。
图1B还示出了提供相位补偿的HV电容器HV 1和HV 2。然而，如上所讨论的，HV 1和HV 2的使用降低了LIN驱动器电路100的EMI容限，并且由于制造要求和所需的大面积而增加了成本。图2A示出了耦接有噪声源电路150的EMI容限测试配置中的LIN驱动器电路100，并且示出了用于来自LIN总线115的EMI噪声的电容路径160作为HV 1和HV 2的结果。如本文所讨论的，这导致了LIN驱动器电路100的EMI容限的降低。
图2B示出了栅极充电电路200。当开关SW 2断开时，电流Ig对输出晶体管202的栅极电压(Vg)进行充电，并且Vg上升。当上升的Vg达到输出晶体管202的戴维宁电压(Vth)时，输出晶体管202的漏极电流(Id)流动，并且输出晶体管202的漏极电压(Vd)开始降低。由于输出晶体管202具有寄生栅极电容(Cdg和Cgs)，因此Vd的降低由于Cdg的电容耦接而具有与Vg的增加相反的效果(例如，抵消效果)。作为结果，Vg保持在Vth左右，直到Vd结束下降。这种效应被称为米勒效应。在Vd下降时间段期间保持Vg恒定(保持为Vth)意味着Ig流经Cdg。换句话说，Cdg由Ig进行放电，因此Vd的转换速率可以计算如下所示：
Figure BDA0003096841250000051
图3A示出了根据本公开内容的一些实施方式的LIN驱动器电路300。为了便于描述和说明，省略了诸如偏置电路和偏移电压的细节。如图3A所示，电容器Cwave可以耦接在Vwave节点301与反馈节点302之间。以这种方式，米勒效应出现在电容器Cwave处(与Cdg相反)，并且(Vlin的)转换速率可以直接在反馈节点302处产生。例如，当开关SW 2断开时，Iwave在Vwave节点301处对线性变化的信号(Vwave)进行充电(例如，通过对Cwave充电)，并且Vwave上升。当上升的Vwave达到驱动晶体管304的戴维宁电压(Vth)时，驱动晶体管304的漏极电流流动，并且驱动晶体管304的漏极电压开始降低。驱动晶体管304(也称为输出晶体管)可以是任何合适类型的晶体管。驱动晶体管304的漏极电压可以对应于Vlin(也称为驱动信号)，Vlin是由驱动晶体管304输出到LIN总线305的电压。因为电容器Cwave如图3A所示连接在Vwave节点301与反馈节点302之间，并且米勒效应现在出现在电容器Cwave(而不是Cdg)处，所以Vlin的降低由于Cwave的电容耦接基本上具有与Vwave的增加相反的效果(例如，抵消效果)。作为结果，Vwave保持在Vth左右，直到Vlin结束下降(米勒效应)。Vlin的转换速率现在可以独立于驱动晶体管304的栅极电容(Cdg和Cgs)来确定。考虑反馈电阻Rfb1和Rfb2的反馈节点302处的电压(Vfb)确定如下：
Figure BDA0003096841250000061
在一些实施方式中，Rfb1+Rfb2的电阻值必须足够小(例如，Iwave<<Vlin/(Rfb1+Rfb2))，以使米勒效应发生在Vwave节点301与反馈节点302之间(例如，在电容器Cwave处)。Vfb的转换速率确定如下：
Figure BDA0003096841250000062
根据式(2)和式(3)，Vlin的转换速率确定如下：
Figure BDA0003096841250000063
(Iwave<<Vlin/(Rfb1+Rfb2))
例如，如果Iwave＝1.2uA、C1＝10pF、Rfb1＝90kohm以及Rfb2＝10kohm，则转换速率可以被设置为1.2V/us。流入Rfb1和Rfb2的电流足够大于Iwave＝1.2uA，以及Iwave的影响可以忽略。
另外，寄生漏极栅极电容(Cdg和Cgs)可能导致EMI干扰耦合至驱动晶体管304的栅极。因此，缓冲放大器303可以被耦接以禁用驱动晶体管304的栅极电容。更具体地，缓冲放大器303的输出可以以被称为“电压跟随器”的配置连接至缓冲放大器303的反相输入端，该配置也被称为阻抗转换器(缓冲器)，并且缓冲放大器303的输出阻抗可以较低。当SW 2断开并且Iwave对Vwave进行充电时，Vwave电压急剧上升，因为缓冲放大器303的输入阻抗高。然后，由于缓冲放大器303的输出阻抗低，足够的电流被提供给驱动晶体管304的栅极，因此驱动晶体管304的栅极电压也可以急剧上升，并且输出电压Vlin(例如，驱动晶体管304的漏极电压)的转换速率也变得陡峭。因此，缓冲放大器303抵消了驱动晶体管304的栅极电容(Cdg和Cgs)的影响。二极管D3和D4可以分别执行二极管D1和D2(在图1B中示出)的功能，并且电阻器R5可以是类似于在图1B中示出的电阻器R1的上拉电阻器。
图3B示出了LIN驱动器电路300的操作的波形图。还参照图3A，当TXD从高变为低时，开关SW 2可以断开，因此使用Iwave在Vwave节点301处对Vwave进行充电。当Vwave达到(升至)Vth时，Vlin下降(由于驱动晶体管304的漏极电流流动)，并且因此Vfb也下降。由于发生在Cwave处的米勒效应，Vwave保持Vth，并且在反馈节点302处产生期望的转换速率。
当TXD从低变为高时，开关SW 2接通并且SW 1断开，因此从Vwave节点301放电Iwave。当Vwave达到(降至)Vth时，Vlin上升，并且因此Vfb也上升。由于在Cwave处发生的米勒效应，Vwave保持Vth(因为Vwave的降低被Vlin的升高抵消)，并且在反馈节点302处产生期望的转换速率。
图4示出了根据本公开内容的一些实施方式的LIN驱动器电路400。LIN驱动器电路400可以类似于图3A中所示的LIN驱动器电路300，但是可以具有用于对Vwave进行箝位的附加限幅电路401和402以及耦接在地(Vssd)与反馈节点302之间的EMS电容器Cems。限幅电路401可以包括耦接在驱动晶体管304的漏极与Vwave节点301之间的箝位晶体管307。当Vlin下降到阈值电压以下时(例如，在Vwave的充电期间)，箝位晶体管307可以自动导通并防止Vwave进一步上升。因此，限幅电路401可以用于对Vwave的顶部进行箝位。限幅电路402可以包括耦接在地(vssd)与Vwave节点301之间的箝位晶体管308，以及耦接在Vwave节点301与Vddd之间的箝位晶体管309。当Vwave下降到箝位晶体管308的戴维宁电压以下时(例如，在Vwave的放电期间)，电流(Idp)可以流经箝位晶体管309，从而防止Vwave进一步下降。因此，限幅电路402可以用于对Vwave的底部进行箝位。箝位晶体管307、308和309中的每一个可以是任何合适的晶体管配置。
图4还示出了可以耦接在地(vssd)与反馈节点302之间的电容器Cems。以这种方式，可以实现包括RFB1和Cems的低通滤波器。通过适当地调谐低通滤波器，可以提高LIN驱动器电路400的抗噪性。如可以看到的那样，LIN驱动器电路400不需要HV电容器，并且不具有用于来自LIN总线305的EMI噪声的电容路径。即使LIN总线电容器Cbus丢失，LIN驱动器400也可以稳定地操作。
图5A和图5B分别示出了针对图4所示的LIN驱动器电路400的时间/电压图500和510。
图6A示出了耦接有噪声测试电路600的图3A的LIN驱动器300。图6B示出了1兆赫兹下峰峰值电压(Vp-p)18.4V的噪声被注入到LIN总线305中的噪声测试的情况，图6C示出了30兆赫兹下峰峰值电压(Vp-p)9.3V的噪声被注入到LIN总线305中的噪声测试的情况。在任一情况下，根据TXD信号，LIN总线信号(Vlin)包括VBAT(12V)的50％(6V)或更小的低电平信号和VBAT(12V)的50％(6V)或更大的高电平信号。换句话说，即使在上述噪声测试条件下，也能成功传输Vlin。
图7A是根据一些实施方式的操作LIN驱动器电路(例如图3A的LIN驱动器电路300)的方法700的流程图。方法700可以由可以包括硬件(例如，电路、专用逻辑、可编程逻辑、处理器、处理装置、中央处理单元(CPU)、片上系统(SoC)等)、软件(例如，在处理装置上运行/执行的指令)、固件(例如，微代码)或其组合的逻辑来执行。例如，方法700可以由图3A所示的LIN驱动器电路300来执行。
同时参照图3A和图3B，在框705处，当TXD从高变为低时，开关SW 2可以断开，从而在框710处向Vwave节点301充电Iwave(例如，通过对Cwave进行充电)。在框715处，Vwave达到(升至)Vth，在该点处Vlin下降(由于驱动晶体管304的漏极电流流动)(框720)，并且因此Vfb也下降(Vfb可能由于镜像效应而逐渐降低)。在框725处，由于Cwave处发生的米勒效应，Vwave保持在Vth(因为Vwave的上升被Vlin的下降抵消)，并且在反馈节点302处产生针对Vlin的期望转换速率。在框730处，Vlin和Vfb继续下降到最低水平(由于米勒效应，Vlin的下降转换速率基于等式(4))。当Vlin和Vfb下降到最小水平时，镜像效应消失，并且在框735处，由于缺少镜像效应，Vwave继续上升。在框740处，Vwave由例如提供Vwave的上限的箝位电路401(图4中所示)进行箝位。
图7B是根据一些实施方式的实现LIN驱动器电路的方法750的流程图。方法750可以由可以包括硬件(例如，电路、专用逻辑、可编程逻辑、处理器、处理装置、中央处理单元(CPU)、片上系统(SoC)等)、软件(例如，在处理装置上运行/执行的指令)、固件(例如，微代码)或其组合的逻辑来执行。例如，方法750可以由图3A所示的LIN驱动器电路300来执行。
同时参照图3A和图3B，在框755处，当TXD从低变为高时，开关SW 2可以接通并且开关SW 1可以断开，从而在框760处从Vwave节点301放电Iwave。在框765处，Vwave节点301达到(降至)Vth，并且在框770处，Vlin上升并且因此Vfb也上升(Vfb可能由于镜像效应而逐渐上升)。在框775处，由于Cwave处发生的米勒效应，Vwave保持在Vth(因为Vwave的降低被Vlin的升高抵消)，并且在反馈节点302处产生期望的转换速率。在框780处，随着Vlin和Vfb继续上升到最大水平，(由于米勒效应，Vlin的上升转换速率基于等式(4))。当Vlin和Vfb上升到最大水平时，镜像效应消失，并且在框785处，由于缺少镜像效应，Vwave可能下降。在框790处，Vwave可以由例如提供Vwave的下限的箝位电路402(图4中示出)进行箝位。
图8示出了根据本公开内容的一些实施方式的LIN驱动器电路800。除了反馈路径801可以耦接至二极管D3的阴极之外，LIN驱动器电路800可以类似于图3A所示的LIN驱动器电路300。以这种方式，二极管D3可以用于防止接地损失期间的回流(Rfb1和Rfb2的反向电流)。
图9示出了根据本公开内容的一些实施方式的LIN驱动器电路900。LIN驱动器电路900可以类似于图3A所示的LIN驱动器电路300，但是可以具有耦接在电容器Cwave与反馈节点302之间的附加缓冲放大器306。缓冲放大器306可以以类似于缓冲放大器303的“电压跟随器”配置耦接，并且可以以类似于缓冲放大器303的方式(如本文所讨论的)进一步提高LIN驱动器电路900的抗噪性。
图10示出了处理装置的核心架构1000的实施方式，其中，可以实现本文描述的LIN驱动器电路的实施方式。图10还示出了耦接至LIN总线(例如，图3A所示的LIN总线305)的核心架构1000。在一个实施方式中，核心架构1000包括微控制器1102。微控制器1102包括CPU(中央处理单元)核心1104(其可对应于图1的处理装置130)、闪存程序存储器1106、DOC(片上调试)1108、预取缓冲器1110、专用SRAM(静态随机存取存储器)1112和特殊功能寄存器1114。在实施方式中，DOC 1108、预取缓冲器1110、专用SRAM 1112和特殊功能寄存器1114耦接至CPU核心1104(例如，CPU核心1006)，而闪存程序存储器1106耦接至预取缓冲器1110。
核心架构1000还可以包括CHub(核心集线器)1116，其包括经由总线1122耦接至微控制器1102的桥接器1118和DMA控制器1120。Chub 1116可以提供微控制器1102及其外设(例如，外围装置)与存储器之间的主要数据和控制接口，以及可编程核心1124。DMA控制器1120可以被编程为在系统元件之间传送数据而不加重CPU核心1104的负担。在各种实施方式中，微控制器1102和CHub 1116的这些子部件中的每一个可以随CPU核心1104的每种选择或类型而不同。CHub 1116还可以耦接至共享的SRAM 1126和SPC(系统性能控制器)1128。专用SRAM 1112独立于由微控制器1102通过桥接器1118访问的共享SRAM 1126。CPU核心1104在不经过桥接器1118的情况下访问专用SRAM 1112，从而允许访问本地寄存器和RAM与对共享SRAM 1126的DMA访问同时发生。尽管在此被标记为SRAM，但是在各种其他实施方式中，这些存储器模块可以是任何合适类型的各种(易失性或非易失性)存储器或数据存储模块。核心架构1000还可以包括模拟前端1138，其执行电容值的测量和数字化(类似于图1A和图1B所示的电容感测电路125)。
在各种实施方式中，可编程核心1124可以包括子部件(未示出)的各种组合，包括但不限于数字逻辑阵列、数字外设、模拟处理通道、全局路由模拟外设、(多个)DMA控制器、SRAM和其他适当类型的数据存储、IO端口和其他适当类型的子部件。在一个实施方式中，可编程核心1124包括提供扩展微控制器1102的外部片外访问的机制的GPIO(通用IO)和EMIF(扩展存储器接口)块1130、可编程数字块1132、可编程模拟块1134和特殊功能块1136，每个块都被配置成实现子部件功能中的一个或更多个功能。在各种实施方式中，特殊功能块1136可以包括专用(不可编程)功能块和/或包括到专用功能块的一个或更多个接口，专用功能块是例如USB、晶体振荡器驱动、JTAG等。
可编程数字块1132可以包括数字逻辑阵列，该数字逻辑阵列包括数字逻辑块阵列和相关联的布线。在一个实施方式中，数字块架构由UDB(通用数字块)组成。例如，每个UDB可以包括ALU以及CPLD功能。
在各种实施方式中，可编程数字块1132的一个或更多个UDB可以被配置成执行各种数字功能，包含但不限于以下功能中的一个或更多个：基本I2C从设备；I2C主设备；SPI主设备或SPI从设备；多线(例如，3线)SPI主设备或从设备(例如，多路复用在单个引脚上的MISO/MOSI)；定时器和计数器(例如，一对8位定时器或计数器、一个16位定时器或计数器、一个8位捕获定时器等)；PWM(例如，一对8位PWM、一个16位PWM、一个8位死区PWM等)、电平敏感I/O中断生成器；正交编码器、UART(例如，半双工)；延迟线；以及可以在多个UDB中实施的任何其他合适类型的数字功能或数字功能的组合。
在其他实施方式中，可以使用两个或更多个UDB的组来实现附加功能。仅出于说明而非限制的目的，可以使用多个UDB来实现以下功能：I2C从设备，其支持硬件地址检测和在没有CPU核心(例如，CPU核心1104)干预的情况下处理完整事务的能力，以及帮助防止强制时钟在数据流中的任意位上延伸；I2C多主设备，其可以在单个块中包括从设备选项；任意长度PRS或CRC(高达32位)；SDIO；SGPIO；数位相关器(例如，具有高达32位，具有4x过采样并且支持可配置阈值)；LINbus接口；Δ-Σ调制器(例如，用于具有差分输出对的D类音频DAC)；I2S(立体声)；LCD驱动控制(例如，UDB可以用于实现LCD驱动块的定时控制并提供显示RAM寻址)；全双工UART(例如，具有1或2个停止位和奇偶校验的7、8或9位，以及RTS/CTS支持)、IRDA(发送或接收)；捕获定时器(例如，16位等)；死区PWM(例如，16位等)；SMbus(包括在软件中格式化具有CRC的SMbus分组)；无刷电机驱动(例如，以支持6/12步换向)；自动BAUD速率检测和生成(例如，自动确定从1200到115200 BAUD的标准速率的BAUD速率，并且在检测之后生成所需时钟以生成BAUD速率)；以及可以在多个UDB中实施的任何其他合适类型的数字功能或数字功能的组合。
可编程模拟块1134可以包括模拟资源，包括但不限于比较器、混频器、PGA(可编程增益放大器)、TIA(互阻抗放大器)、ADC(模数转换器)、DAC(数模转换器)、电压基准、电流源、样本和保持电路以及任何其他合适类型的模拟资源。可编程模拟块1134可以包括可编程通用模拟块(UAB)(未示出)，其可以被配置为上述模拟资源以及其他类型的模拟资源(例如模拟滤波器和高分辨率ADC)中的一个或更多个。可编程模拟块1134可以支持各种模拟功能，包括但不限于：模拟路由、LCD驱动IO支持、电容感测、电压测量、电机控制、电流至电压转换、电压至频率转换、差分放大、光测量、感应位置监测、滤波、音圈驱动、磁卡读取、声学多普勒测量、回波测距、调制解调器传输和接收编码、或任何其他合适类型的模拟功能。
核心架构1000可以用于各种目的，例如包括电池管理。核心架构1000还可以包括LIN物理接口1150，其包括LIN驱动器电路(未示出)，例如参照图3A描述的LIN驱动器电路300。LIN物理接口1150(经由其LIN驱动器电路)可以向LIN总线(例如，图3A的LIN总线305)提供驱动信号(Vlin)，以允许核心架构1000与LIN总线上的其他部件(例如，1210、1220)进行通信，例如在汽车环境中。
在以上描述中，阐述了许多细节。然而，对于受益于本公开内容的本领域普通技术人员明显的是，可以在没有这些具体细节的情况下实践本公开内容的实施方式。在一些情况下，为了避免使描述模糊，以框图的形式而不是详细地示出公知的结构和装置。
具体实施方式的某些部分按照对计算机存储器内的数据比特进行操作的算法和符号表示而呈现。这些算法描述和表示是数据处理领域的技术人员用于将技术人员的工作实质最有效地传达给本领域的其他技术人员的手段。此处，算法通常被认为是导致期望结果的步骤的自身一致的序列。这些步骤是对物理量进行物理操作所需的步骤。通常，尽管不是必须的，但是这些量采用能够被存储、传输、组合、比较和以其他方式处理的电信号或磁信号的形式。已经证明有时主要出于通用目的将这些信号称为比特、值、元素、符号、字符、项、数字等是方便的。
然而，应当牢记，所有这些术语以及类似术语均要与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非特别声明，否则如根据以上讨论明显的是，可以理解，在整个描述中，利用诸如“确定”、“检测”、“比较”、“重置”、“添加”、“计算”等术语的讨论指的是计算系统或类似电子计算装置的动作和处理，计算系统或类似电子计算装置操纵计算系统的寄存器和存储器内被表示为物理(例如，电子)量的数据并将这些数据转换成在计算系统存储器或寄存器或其他这样的信息存储、传输或显示装置内被类似地表示为物理量的其他数据。
本文所使用的词语“示例”或“示例性”意指用作示例、实例或说明。在本文中被描述为“示例”或“示例性”的任何方面或设计不必一定被解释为比其他方面或其他设计优选或有利。相反，词语“示例”或“示例性”的使用旨在以具体的方式来呈现构思。如本申请中所使用的，术语“或”旨在意指包含性的“或”而非排他性的“或”。即，除非另有指定或根据上下文是清楚的，否则“X包括A或B”旨在意指任何自然的包含性排列。即，如果X包括A、X包括B或者X包括A和B两者，则在任何前述情况下都满足“X包括A或B”。另外，针对单数形式，除非另有指定或根据上下文清楚地，否则在本申请和所附权利要求书中使用的冠词“一”和“一个”通常应当被解释为意指“一个或更多个”。此外，除非如此描述，否则全文中术语“实施方式”或“一个实施方式”或“实现方式”或“一个实现方式”的使用并不旨在表示相同的实施方式或实现方式。
本文所描述的实施方式还可以涉及用于执行本文中的操作的设备。该设备可以针对所需目的而专门构造，或者该设备可以包括通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在非暂态计算机可读存储介质中，例如但不限于包括以下的任何类型的盘：软盘、光盘、CD-ROM、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、闪速存储器或者适合于存储电子指令的任何类型的介质。术语“计算机可读存储介质”应当被视为包括存储一个或更多个指令集的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“计算机可读介质”还应该被视为包括能够存储、编码或承载由机器执行并且使机器执行本实施方式的方法中的任何一种或更多种方法的指令集的任何介质。术语“计算机可读存储介质”因此应当被视为包括但不限于固态存储器、光学介质、磁介质、能够存储用于由机器执行并且使机器执行本实施方式的方法中的任何一种或更多种方法的指令集的任何介质。
本文呈现的算法和显示并不固有地与任何特定计算机或其他设备相关。各种通用系统可以与根据本文的教导的程序一起使用，或者可以证明构建更加专有的设备以执行所需的方法步骤是便利的。根据下面的描述，各种这些系统的所需结构将明显。另外，并未参考任何特定的编程语言对本实施方式进行描述。应当理解，各种编程语言可以用于实现如本文所描述的实施方式的教示。
以上描述阐述了许多具体细节，例如具体系统、部件、方法等的示例，以便提供对本公开内容的若干实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践本公开内容的至少一些实施方式。在其他实例中，为了避免不必要地模糊本发明的实施方式，没有详细描述公知的部件或方法，或者以简单的框图格式来呈现公知的部件或方法。因此，以上阐述的具体细节仅是示例性的。特定的实现方式可以不同于这些示例性细节，并且仍然被认为在本实施方式的范围内。
应当理解，以上描述旨在是说明性的而非限制性的。在阅读并理解以上描述之后，许多其他实施方式对本领域技术人员将是明显的。因此，应当参照所附权利要求以及这些权利要求所授权的等同物的全部范围来确定本实施方式的范围。

Claims (20)

1.一种设备，包括：
信号生成电路，其被配置成基于时钟信号在第一节点处生成线性变化的信号；
输出晶体管，其被配置成接收所述线性变化的信号并将驱动信号输出至总线；
缓冲放大器，其耦接在所述第一节点与所述输出晶体管的栅极之间，所述缓冲放大器被配置成禁用所述输出晶体管的栅极电容；以及
电容器，其耦接在所述第一节点与所述缓冲放大器的反馈节点之间，以在所述电容器处产生米勒效应，其中，在所述反馈节点处产生针对所述驱动信号的转换速率。
2.根据权利要求1所述的设备，其中，当所述线性变化的信号上升至所述输出晶体管的戴维宁电压时，所述驱动信号下降，并且基于米勒效应，所述线性变化的电压保持在所述输出晶体管的戴维宁电压处，并且当所述线性变化的信号下降至所述输出晶体管的戴维宁电压时，所述驱动信号上升，并且基于米勒效应，所述线性变化的电压保持在所述输出晶体管的戴维宁电压处。
3.根据权利要求2所述的设备，还包括：
第一箝位晶体管，其耦接在所述输出晶体管的漏极与所述第一节点之间，其中，当所述驱动信号下降至阈值以下时，所述第一箝位晶体管被配置成导通以防止所述线性变化的信号进一步上升；
第二箝位晶体管；以及
第三箝位晶体管，其中，当所述线性变化的信号下降至所述第三箝位晶体管的戴维宁电压以下时，电流流过所述第二箝位晶体管以防止所述线性变化的信号进一步下降。
4.根据权利要求1所述的设备，其中，所述缓冲放大器以电压跟随器配置耦接。
5.根据权利要求4所述的设备，还包括：
反馈电阻器，其耦接在地与所述反馈节点之间；以及
第二电容器，其耦接在所述地与所述反馈节点之间，所述第二电容器被配置成与所述反馈电阻器一起形成低通滤波器。
6.根据权利要求1所述的设备，还包括耦接在所述电容器与所述反馈节点之间的第二缓冲放大器。
7.根据权利要求6所述的设备，其中，所述第二缓冲放大器以电压跟随器配置耦接在所述电容器与所述反馈节点之间。
8.一种方法，包括：
响应于时钟信号从高转变为低，在第一节点处对线性变化的信号进行充电；
响应于所述线性变化的信号达到输出晶体管的戴维宁电压，当由所述输出晶体管输出的驱动信号下降时，基于在耦接在所述第一节点与反馈节点之间的电容器处出现的米勒效应，所述线性变化的信号的电压保持在所述输出晶体管的戴维宁电压处，其中，在所述反馈节点处产生针对所述驱动信号的转换速率；以及
使用耦接在所述第一节点与所述输出晶体管的栅极之间的缓冲放大器来禁用所述输出晶体管的栅极电容。
9.根据权利要求8所述的方法，还包括：
响应于所述时钟信号从低转变为高，对所述线性变化的信号进行放电；以及
响应于所述线性变化的信号下降至所述输出晶体管的戴维宁电压，当由所述输出晶体管输出的驱动信号上升时，基于在耦接在所述第一节点与所述反馈节点之间的电容器处出现的米勒效应，所述线性变化的信号的电压保持在所述输出晶体管的戴维宁电压处。
10.根据权利要求9所述的方法，还包括：
响应于所述驱动信号下降至阈值以下，使第一箝位晶体管导通以防止所述线性变化的信号进一步上升，其中，所述第一箝位晶体管耦接在所述输出晶体管的漏极与所述第一节点之间；以及
响应于所述线性变化的信号下降至第三箝位晶体管的戴维宁电压以下，基于电流流过第二箝位晶体管来防止所述线性变化的信号进一步下降，响应于所述线性变化的信号下降至所述第三箝位晶体管的戴维宁电压以下，所述电流流过所述第二箝位晶体管。
11.根据权利要求8所述的方法，其中，所述缓冲放大器以电压跟随器配置耦接。
12.根据权利要求11所述的方法，还包括使用低通滤波器过滤噪声，所述低通滤波器包括：
反馈电阻器，其耦接在地与所述反馈节点之间；以及
第二电容器，其耦接在所述地与所述反馈节点之间。
13.根据权利要求9所述的方法，还包括使用耦接在所述电容器与所述反馈节点之间的第二缓冲放大器来增加抗噪性。
14.根据权利要求13所述的方法，其中，所述第二缓冲放大器以电压跟随器配置耦接在所述电容器与所述反馈节点之间。
15.一种系统，包括：
处理装置；以及
本地互连网络(LIN)总线，其耦接至所述处理装置，以允许所述处理装置与所述LIN总线上的一个或更多个其他部件之间的通信，其中，所述处理装置包括LIN驱动器电路，所述LIN驱动器电路包括：
信号生成电路，其被配置成基于时钟信号在第一节点处生成线性变化的信号；
输出晶体管，其被配置成接收所述线性变化的信号并将驱动信号输出至所述LIN总线；
缓冲放大器，其耦接在所述第一节点与所述输出晶体管的栅极之间，所述缓冲放大器被配置成禁用所述输出晶体管的栅极电容；以及
电容器，其耦接在所述第一节点与所述缓冲放大器的反馈节点之间，以在所述电容器处产生米勒效应，其中，在所述反馈节点处产生针对所述驱动信号的转换速率。
16.根据权利要求15所述的系统，其中，当所述线性变化的信号上升至所述输出晶体管的戴维宁电压时，所述驱动信号下降，并且基于米勒效应，所述线性变化的电压保持在所述输出晶体管的戴维宁电压处，并且当所述线性变化的信号下降至所述输出晶体管的戴维宁电压时，所述驱动信号上升，并且基于米勒效应，所述线性变化的电压保持在所述输出晶体管的戴维宁电压处。
17.根据权利要求16所述的系统，其中，所述LIN驱动器电路还包括：
第一箝位晶体管，其耦接在所述输出晶体管的漏极与所述第一节点之间，其中，当所述驱动信号下降至阈值以下时，所述第一箝位晶体管被配置成导通以防止所述线性变化的信号进一步上升；
第二箝位晶体管；以及
第三箝位晶体管，其中，当所述线性变化的信号下降至所述第三箝位晶体管的戴维宁电压以下时，电流流过所述第二箝位晶体管以防止所述线性变化的信号进一步下降。
18.根据权利要求15所述的设备，其中，所述缓冲放大器以电压跟随器配置耦接。
19.根据权利要求18所述的系统，其中，所述LIN驱动器电路还包括：
反馈电阻器，其耦接在地与所述反馈节点之间；以及
第二电容器，其耦接在所述地与所述反馈节点之间，所述第二电容器被配置成与所述反馈电阻器一起形成低通滤波器。
20.根据权利要求15所述的系统，其中，所述LIN驱动器电路还包括耦接在所述电容器与所述反馈节点之间的第二缓冲放大器。
CN202110614490.4A 2020-06-24 2021-06-02 本地互连网络（lin）驱动器电路 Pending CN113839844A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/910,367 2020-06-24
US16/910,367 US10938387B1 (en) 2020-06-24 2020-06-24 Local interconnect network (LIN) driver circuit

Publications (1)

Publication Number Publication Date
CN113839844A true CN113839844A (zh) 2021-12-24

Family

ID=74683146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110614490.4A Pending CN113839844A (zh) 2020-06-24 2021-06-02 本地互连网络（lin）驱动器电路

Country Status (3)

Country Link
US (2) US10938387B1 (zh)
CN (1) CN113839844A (zh)
DE (1) DE102021116198A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115086278A (zh) * 2022-08-19 2022-09-20 上海泰矽微电子有限公司 一种lin总线系统及其从机自动寻址的方法
CN116032684A (zh) * 2022-12-22 2023-04-28 上海川土微电子有限公司 一种lin总线驱动电路及设备
CN117872903A (zh) * 2024-01-17 2024-04-12 中国矿业大学 一种基于lin总线信号控制的斜率控制电路及其控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131780A1 (en) 2021-08-06 2023-02-08 Nxp B.V. Multi-purpose output circuitry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789532B1 (fr) * 1999-02-04 2001-04-20 St Microelectronics Sa Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur
JP4159883B2 (ja) 2001-03-12 2008-10-01 エヌエックスピー ビー ヴィ 電流源出力とｒｆ信号に対する高い免疫性とを有するラインドライバ
US7352216B2 (en) * 2005-06-28 2008-04-01 Teridian Semiconductor Corporation High speed ramp generator
EP1985079B1 (en) 2006-02-09 2011-07-06 Freescale Semiconductor, Inc. Lin bus network, integrated circuit and method of communicating thereon
US7876540B2 (en) 2007-11-21 2011-01-25 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection of device interface for local interconnect network (LIN) bus and the like
US8334758B2 (en) 2009-04-13 2012-12-18 Flextronics Automotive, Inc. LIN BUS remote control system
US7940076B2 (en) * 2009-06-06 2011-05-10 Texas Instruments Incorporated Local interconnect network transceiver driver
JP5491969B2 (ja) * 2010-05-31 2014-05-14 ローム株式会社 トランスミッタ、インタフェイス装置、車載通信システム
US8462473B2 (en) 2010-12-21 2013-06-11 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection circuit
CN104969355B (zh) 2013-01-30 2018-02-13 密克罗奇普技术公司 Esd自我保护及含该保护的lin总线驱动器的dmos半导体装置
US20140266106A1 (en) * 2013-03-14 2014-09-18 Vidatronic, Inc. Ldo and load switch supporting a wide range of load capacitance
US9735820B2 (en) 2013-03-15 2017-08-15 Microchip Technology Incorporated Multi-current harmonized paths for low power local interconnect network (LIN) receiver
CN103346774B (zh) 2013-07-16 2016-04-06 中国科学院上海微系统与信息技术研究所 一种电流模驱动型的抗电磁干扰lin驱动器
US10169278B2 (en) 2013-07-31 2019-01-01 Infineon Technologies Ag LIN bus module
CN103684398B (zh) 2013-12-26 2016-08-31 中国科学院上海微系统与信息技术研究所 一种抗emi lin总线信号驱动器
DE102014225354A1 (de) 2014-12-10 2016-06-16 Robert Bosch Gmbh Treiberschaltungsanordnung und Datenbus mit einer derartigen Treiberschaltungsanordnung
BR112018001149A2 (pt) * 2015-08-13 2018-09-18 Halliburton Energy Services Inc circuito, sistema e método

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115086278A (zh) * 2022-08-19 2022-09-20 上海泰矽微电子有限公司 一种lin总线系统及其从机自动寻址的方法
CN116032684A (zh) * 2022-12-22 2023-04-28 上海川土微电子有限公司 一种lin总线驱动电路及设备
CN117872903A (zh) * 2024-01-17 2024-04-12 中国矿业大学 一种基于lin总线信号控制的斜率控制电路及其控制方法

Also Published As

Publication number Publication date
DE102021116198A1 (de) 2021-12-30
US11201617B1 (en) 2021-12-14
US20210409017A1 (en) 2021-12-30
US10938387B1 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
US11201617B1 (en) Local interconnect network (LIN) driver circuit
US6509860B2 (en) Analog switch circuit
CN111865245A (zh) 信号检测器
US7940102B2 (en) Edge rate control for I2C bus applications
US7292073B2 (en) Transmission line driver circuit
US20140354258A1 (en) Supply voltage circuit
US9128504B2 (en) Signal generation circuit, method of operating a signal generation circuit, and device for generating an output voltage
CN107222213B (zh) 一种基于单片机技术的模数转换器
US11309892B2 (en) Data bus signal conditioner and level shifter
US20050083106A1 (en) Analog voltage distribution on a die using switched capacitors
CN116034533B (zh) 用于减少模拟块的电磁干扰（emi）的方法和电路
US11799470B2 (en) Multi-purpose output circuitry
CN220823036U (zh) 一种栅压漏压时序控制装置
TWI786679B (zh) 延遲電路與電路系統
KR100446276B1 (ko) 펄스 신호 발생기
CN115912890A (zh) 一种软启动电压电路及控制方法、和直流转换电路
KR20220118930A (ko) Mipi rffe 어드레스 할당을 위한 방법 및 mipi rffe 디바이스
CN117081522A (zh) 一种栅压漏压时序控制装置
CN106160666B (zh) 数字温度补偿振荡器电路及其控制方法
JP5191812B2 (ja) 通信処理装置
JPH10313239A (ja) ポート出力回路
JPS63132521A (ja) 半導体集積回路
JP2008258818A (ja) 信号出力回路
JPH114154A (ja) パルス伝送回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination