CN117081522A - 一种栅压漏压时序控制装置 - Google Patents

一种栅压漏压时序控制装置 Download PDF

Info

Publication number
CN117081522A
CN117081522A CN202311139768.2A CN202311139768A CN117081522A CN 117081522 A CN117081522 A CN 117081522A CN 202311139768 A CN202311139768 A CN 202311139768A CN 117081522 A CN117081522 A CN 117081522A
Authority
CN
China
Prior art keywords
voltage
resistor
comparator
power supply
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311139768.2A
Other languages
English (en)
Inventor
胡洋
陈智慧
赵学文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu T Ray Technology Co Ltd
Original Assignee
Chengdu T Ray Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu T Ray Technology Co Ltd filed Critical Chengdu T Ray Technology Co Ltd
Priority to CN202311139768.2A priority Critical patent/CN117081522A/zh
Publication of CN117081522A publication Critical patent/CN117081522A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开了一种栅压漏压时序控制装置，该装置包括：依次连接的栅压输入端、栅压比较模块和漏压使能输出端；栅压比较模块用于将栅压输入端输入的栅压Vg和基准电压进行比较，然后输出漏压使能信号电压；漏压使能输出端用于输出漏压使能信号电压，其中，漏压使能信号电压用于控制漏压电源供电。本发明提供的栅压漏压时序控制装置能够以较低的成本、较少的元器件，实现可靠性相对较高的栅压漏压时序控制。

Description

一种栅压漏压时序控制装置
技术领域
本发明涉及比较器技术领域，尤其涉及一种栅压漏压时序控制装置。
背景技术
基于砷化镓工艺的射频功放和低噪放等芯片电源特性通常类似于沟道耗尽型MOS，在栅极引脚悬空时，漏极对源极为低阻导通状态，此时如果漏极输入电压，会产生大电流通过漏源引脚，甚至会造成器件损坏。
为了避免上述不良后果的发生，这类芯片通常都会使用一套带时序控制装置的供电电源，在上电和下电时确保先给栅极引脚供电，然后再给漏极源极引脚输入电压。
现在典型的栅压漏压时序控制装置包括：
栅压采样模块，其用于对栅压进行采样和极性转换，具体是：使用一路正压电源作为参考电平，通过分压电阻网络将栅压网络电平转换为常规AD采样通道可接收的正电压，并设置电容滤波去除噪声干扰。
漏压使能模块，其用于对栅压采样模块转换后的信号电平进行ADC(Analog toDigital Converter，模数转换器)采样、计算和判断，具体是：使用ADC芯片对栅压采样模块转换后的信号电平进行模数转换，经模数转换后的数据由主芯片进行计算，从而得到实际栅压电压值，将其与合格电压数值范围进行比较，判断栅压电压符合要求后，主芯片输出控制信号以控制漏压电源为漏极供电。
以上典型的栅压漏压时序控制装置缺点如下：
1.需要ADC芯片、运算和逻辑控制芯片，此类复杂硬件芯片，成本较高，系统相对复杂，可靠性相对较差；
2.需要编制专用软件，开发工作量大，运行稳定性差，且成本较高。
发明内容
本发明实施例提供一种栅压漏压时序控制装置，以解决上述成本高、运行稳定性差的技术问题。
为了实现上述目的，本发明采用的技术方案为：
一种栅压漏压时序控制装置，该装置包括：依次连接的栅压输入端、栅压比较模块和漏压使能输出端；
栅压比较模块用于将栅压输入端输入的栅压Vg和基准电压进行比较，然后输出漏压使能信号电压；
漏压使能输出端用于输出漏压使能信号电压，其中，漏压使能信号电压用于控制漏压电源供电。
在一种可选的实施方式中，栅压比较模块包括：第一比较器、第二比较器、第一电压提供单元、第二电压提供单元、正电源、负电源、第一限流单元和第二限流单元，其中，栅压Vg的绝对值均小于正电源和负电源的绝对值；
栅压输入端同时连接至第一比较器的负向输入端和第二比较器的正向输入端，正电源连接至第一比较器并为第一比较器供电，负电源连接至第二比较器并为第二比较器供电；
第一电压提供单元连接至第一比较器的正向输入端，其用于为第一比较器的正向输入端提供一大小为Vgh的电压，其中，Vgh为栅压Vg的上限值；
第二电压提供单元连接至第二比较器的负向输入端，其用于为第二比较器的负向输入端提供一大小为Vgl的电压，其中，Vgl为所述栅压Vg的下限值；
第一限流单元的一端连接至第一比较器的输出端，第二限流单元的一端连接至第二比较器的输出端，第一限流单元的另一端与第二限流单元的另一端并联后连接至漏压使能输出端。
在一种可选的实施方式中，第一电压提供单元包括串联连接的第一电阻和第二电阻，第一电阻的一端与正电源连接，第二电阻的一端与负电源连接，第一比较器的正向输入端连接至第一电阻和第二电阻之间的连接点。
在一种可选的实施方式中，第二电压提供单元包括串联连接的第三电阻和第四电阻，第三电阻的一端与正电源连接，第四电阻的一端与负电源连接，第二比较器的负向输入端连接至第三电阻和第四电阻之间的连接点。
在一种可选的实施方式中，第一电阻、第二电阻、第三电阻和第四电阻的阻值满足以下要求：
当栅压Vg的取值范围是Vg×(1±a)时，
(V1×R2+V2×R1)/(R1+R2)＝Vg(1+a)
(V1×R4+V2×R3)/(R3+R4)＝Vg(1-a)
式中，a为可接受的栅压Vg的相对偏差范围，R1、R2、R3和R4分别为第一电阻、第二电阻、第三电阻和第四电阻的阻值，V1为正电源的电压值，V2为负电源的电压值。
在一种可选的实施方式中，该时序控制装置还包括：第一防抖电容、第二防抖电容和第三防抖电容；
其中，第一防抖电容的一端连接至第一比较器的正向输入端，第一防抖电容的另一端接地；第二防抖电容的一端连接至第二比较器的负向输入端，第二防抖电容的另一端接地；第三防抖电容的一端连接至第二限流单元和漏压使能输出端之间的连接点，所述第三防抖电容的另一端接地。
在一种可选的实施方式中，该时序控制装置还包括：第七上拉电阻和第八下拉电阻；
其中，第七上拉电阻的一端与正电源连接，第七上拉电阻的另一端连接至第一限流单元和漏压使能输出端之间的连接点；第八下拉电阻的一端与负电压连接，第八下拉电阻的另一端连接至第二限流单元和漏压使能输出端之间的连接点。
在一种可选的实施方式中，第一限流单元为第五电阻，第二限流单元为第六电阻。
在一种可选的实施方式中，第五电阻和第六电阻的阻值大小相等。
在一种可选的实施方式中，第一防抖电容、第二防抖电容和第三防抖电容的电容值的取值范围为：1nF～0.1μF。
第七上拉电阻和第八下拉电阻的阻值远大于第五电阻和第六电阻的阻值。
在一种可选的实施方式中，当栅压Vg满足Vg>Vgh时，漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R5+V2×R6)/(R5+R6)；
当栅压Vg满足Vg<Vgl时，漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R6+V2×R5)/(R5+R6)；
当栅压Vg满足Vgl<Vg<Vgh时，漏压使能输出端输出的漏压使能信号电压的电压值为V1；
其中，R5为第五电阻的阻值，R6为第六电阻的阻值。
本发明提供的栅压漏压时序控制装置能够以较低的成本、较少的元器件，实现可靠性相对较高的栅压漏压时序控制。其中，比较器是非常常用的基础元器件，相同器件等级下的可靠性要远高于ADC芯片和MCU类器件。普通工业级双通道比较器批量采购价格低于0.5元，附带的阻容器件加工低于0.1元，故本发明整个栅压漏压时序控制装置BOM成本一般低于0.6元。而ADC芯片一般高于3元，满足栅压采样数据处理的MCU器件更是价格高于十元。因此，本发明能显著降低栅压漏压时序控制装置的成本，并提高可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例公开的一种栅压漏压时序控制装置的电路示意图；
图2是本发明实施例公开的另一种的栅压漏压时序控制装置的电路示意图；
图3是本发明实施例公开的又一种的栅压漏压时序控制装置的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
一种栅压漏压时序控制装置，该装置包括：依次连接的栅压输入端、栅压比较模块和漏压使能输出端；栅压比较模块用于将栅压输入端输入的栅压Vg和基准电压进行比较，然后输出漏压使能信号电压；漏压使能输出端用于输出漏压使能信号电压，其中，漏压使能信号电压用于控制漏压电源供电。
图1是本发明实施例提供的一种栅压漏压时序控制装置，该装置包括：栅压输入端、第一比较器1、第二比较器2、第一电压提供单元3、第二电压提供单元4、第一限流单元5、第二限流单元6、正电源V1、负电源V2和漏压使能输出端，栅压输入端用于输入一栅压Vg，其中，栅压Vg的绝对值均小于正电源V1和负电源V2的绝对值。漏压使能输出端用于输出漏压使能信号电压VD_EN。一般情况下，设定正电源V1和负电源V2的绝对值相等。
在本实施例中，两个比较器选用双电源比较器。
栅压输入端同时连接至第一比较器1的负向输入端和第二比较器2的正向输入端，正电源V1连接至第一比较器1并为第一比较器1供电，负电源V2连接至第二比较器2并为第二比较器2供电。
第一电压提供单元3连接至第一比较器1的正向输入端，其用于为第一比较器1的正向输入端提供一大小为Vgh的电压，其中，Vgh为栅压Vg的上限值；第二电压提供单元4连接至第二比较器2的负向输入端，其用于为第二比较器2的负向输入端提供一大小为Vgl的电压，其中，Vgl为栅压Vg的下限值。通过第一电压提供单元3为第一比较器1的正向输入端提供一大小为Vgh的电压和第二电压提供单元4为第二比较器2的负向输入端提供一大小为Vgl的电压，然后利用第一比较器1和第二比较器2将栅压Vg与Vgl和Vgh进行比较，经第一限流单元5、第二限流单元6后进而获得漏压使能输出端的漏压使能信号电压VD_EN，以便于根据漏压使能输出端输出的漏压使能信号电压VD_EN的大小来控制漏压电压是否给漏极供电，即漏压使能信号电压VD_EN在设定的范围内，漏源电压给漏极供电，反之，关闭漏源电压。
本发明上述实施例提供的栅压漏压时序控制装置能够以较低的成本、较少的元器件，实现可靠性相对较高的栅压漏压时序控制。其中，比较器是非常常用的基础元器件，相同器件等级下的可靠性要远高于ADC芯片和MCU类器件。普通工业级双通道比较器批量采购价格低于0.5元，附带的阻容器件加工低于0.1元，故本发明整个栅压漏压时序控制装置BOM成本一般低于0.6元。而ADC芯片一般高于3元，满足栅压采样数据处理的MCU器件更是价格高于十元。因此，本发明能显著降低栅压漏压时序控制装置的成本，并提高可靠性。
图2示出了另一种栅压漏压时序控制装置的电路示意图，该装置包括：栅压输入端、第一比较器1、第二比较器2、第一分压电路、第二分压电路、第五电阻R5、第六电阻R6、正电源V1、负电源V2和漏压使能输出端，栅压输入端用于输入一栅压Vg，其中，栅压Vg的绝对值均小于正电源V1和负电源V2的绝对值。漏压使能输出端用于输出漏压使能信号电压VD_EN。一般情况下，设定正电源V1和负电源V2的绝对值相等，如正电源V1(VCC)的电压设为5V，负电源V2(VSS)的电压设为-5V。
在本实施例中，两个比较器选用双电源比较器，如使用型号为LM393BIDR比较器或其他比较器芯片。
栅压输入端同时连接至第一比较器1的负向输入端和第二比较器2的正向输入端，正电源V1连接至第一比较器1并为第一比较器1供电，负电源V2连接至第二比较器2并为第二比较器2供电。
第一分压电路包括串联连接的第一电阻R1和第二电阻R2，其中，第一电阻R1的一端与正电源V1连接，第二电阻R2的一端与负电源V2连接，第一比较器的正向输入端(第3脚)连接至第一电阻R1和第二电阻R2之间的连接点。该示例中，设置串联连接的第一电阻R1和第二电阻R2的目的是为了给第一比较器的正向输入端(第3脚)提供一大小为Vgh的电压，通过串接的第一电阻R1和第二电阻R2构成的第一分压电路，在正电源V1和负电源V2给定的情况下，可以通过调控第一电阻R1和第二电阻R2的比值大小，进而为第一比较器的正向输入端(第3脚)提供一大小为Vgh的电压，其无需引入额外的电压模块为第一比较器的正向输入端(第3脚)提供一大小为Vgh的电压，减少了元器件的数量，并降低了本装置的成本，且第一电阻R1和第二电阻R2阻值不固定，只需要保证两者的比值一定即可，采用如上分压电路使得在第一电阻R1和第二电阻R2的阻值大小的选择上空间更大，灵活性更高。
第二分压电路包括串联连接的第三电路R3和第四电阻R4，其中，第三电阻R3的一端与正电源V1连接，第四电阻R4的一端与负电源V2连接，第二比较器的负向输入端(第6脚)连接至第三电阻R3和第四电阻R4之间的连接点。在该示例中，设置串联连接的第三电阻R3和第四电阻R4的目的是为了给第二比较器的负向输入端(第6脚)提供一大小为Vgl的电压，通过串接的第三电阻R3和第四电阻R4构成的第二分压电路，在正电源V1和负电源V2给定的情况下，可以通过调控第三电阻R3和第四电阻R4的比值大小，进而为第二比较器的负向输入端(第6脚)提供一大小为Vgl的电压，其无需引入额外的电压模块为第二比较器的负向输入端(第6脚)提供一大小为Vgl的电压，减少了元器件的数量，并降低了本装置的成本，且第三电阻R3和第四电阻R4不固定，只需要保证两者的比值一定即可，采用如上分压电路使得在第三电阻R3和第四电阻R4的阻值大小的选择上空间更大，灵活性更高。
第五电阻R5的一端连接至第一比较器的输出端(第1脚)，第六电阻R6的一端连接至第二比较器的输出端(第7脚)，第五电阻R5的另一端与第六电阻R6的另一端并联后连接至漏压使能输出端。第五电阻R5和第六电阻R6为输出限流电阻，其用于保护比较器，其阻值大小根据具体比较器输出引脚电流驱动能力来进行配置。在该示例中，基于Vg、Vgh、Vgh的取值大小以及第一比较器和第二比较器，分别确定出第一比较器的输出端和第二比较器的输出端的输出电压，然后通过调整第五电阻R5和第六电阻R6的阻值大小以调节漏压使能输出端的漏压使能信号电压VD_EN，进而实现对栅压漏压时序的可靠性控制，且其采用比较器、电阻等元器件来实现，无需使用ADC芯片、运算和逻辑控制芯片等此类复杂硬件芯片来实现，其成本亦得到显著降低。
在本实施例中，第一比较器所在通道用于识别Vg是否超过设定的上限值Vgh，由于第一电阻R1和第二电阻R2构成的分压电路，使得第一比较器的正向输入端(第3脚)输入电平为Vgh，当栅压Vg大于设定的上限值时，第一比较器的输出端(第1脚)的输出电压为V2；当栅压Vg小于设定的上限值时，第一比较器的输出端(第1脚)的输出电压为V1。在该示例中，利用第一电阻R1和第二电阻R2为第一比较器的正向输入端(第3脚)提供一大小为Vgh的电压，其输出电压可以由正电源V1来提供，进而实现分压，无需提供额外的电压端，减少了元器件的数量，并降低了本装置的成本。
在本实施例中，第二比较器所在通道用于识别Vg是否超过设定的下限值Vgl，由于第三电阻R3和第四电阻R4构成的分压电路，使得第二比较器的负向输入端(第6脚)输入电平为Vgl，当栅压Vg大于设定的下限值时，第二比较器的输出端(第7脚)的输出电压为V1；当栅压Vg小于设定的下限值时，第二比较器的输出端(第7脚)的输出电压为V2。在该示例中，利用第三电阻R3和第四电阻R4为第二比较器的输出端(第7脚)提供一大小为Vgl的电压，其输出电压可以由负电源V2来提供，进而实现分压，无需提供额外的电压端，减少了元器件的数量，并降低了本装置的成本。
在本实施例中，第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值满足以下要求：
当栅压Vg的取值范围是Vg×(1±a)时，
(V1×R2+V2×R1)/(R1+R2)＝Vg(1+a)
(V1×R4+V2×R3)/(R3+R4)＝Vg(1-a)
式中，a为可接受的Vg相对偏差范围。优选地，a的取值范围为：1％～5％。如，设定栅压输入端的输入电压Vg＝-0.5V，设定可接受的Vg相对偏差范围a为5％，即Vg的合格取值范围为-0.525V～-0.475V，选定正电源V1(VCC)的电压为5V，负电源V2(VSS)的电压为-5V。
在本实施例中，当栅压Vg满足Vg>Vgh时，漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R5+V2×R6)/(R5+R6)；
当栅压Vg满足Vg<Vgl时，漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R6+V2×R5)/(R5+R6)；
当栅压Vg满足Vgl<Vg<Vgh时，漏压使能输出端输出的漏压使能信号电压的电压值为V1。
当漏压使能输出端输出的漏压使能信号电压的电压值为V1时，即此时栅压Vg位于设定的上下限范围之内，此时可以控制漏压电源给漏极供电，反之，当漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R5+V2×R6)/(R5+R6)或者(V1×R6+V2×R5)/(R5+R6)时，即此时栅压Vg不在设定的上下限范围之内，此时，关闭漏压电压。本发明上述实施例通过对漏压使能信号电压的电压值进行判断，检测栅压Vg是否位于设定的上下限范围之内，进而实现了对栅压漏压时序的控制，避免在栅极引脚悬空时，漏极对源极为低阻导通状态，此时如果漏极输入电源，会产生大电流通过漏源引脚，甚至造成器件损坏的问题。
需要补充说明的是：对于Vg＝Vgh或者Vg＝Vgl情况，该栅压漏压时序控制装置在实际工作中，会叠加温漂、噪声、电源纹波等干扰，这使得比较器两个输入端的电信号极难相等，而且在实际使用时，比较器的输入端差分电压最小失调电压一般都低于1mV，设置Vgh和Vgl数值时，会保留安全余量，因此即使Vg＝Vgh或者Vg＝Vgl时，此时漏压使能输出端输出的漏压使能信号电压也是可以接受的，即此时认为栅压Vg位于设定的上下限范围之内，可以控制漏压电源给漏极供电，进而实现了对栅压漏压时序的控制。
在本实施例中，第五电阻R5和第六电阻R6的阻值大小相等。当第五电阻R5和第六电阻R6的阻值大小相等时，此时，当栅压Vg满足Vg>Vgh或者Vg<Vgl时(即当栅压Vg不在设定的上下限范围之内时)，漏压使能输出端输出的漏压使能信号电压的电压值为(V1+V2)/2。
在另一实施例中，参见图3，其除包含上一实施例的全部技术特征之外，还包括：第一防抖电容C1、第二防抖电容C2和第三防抖电容C3；其中，第一防抖电容C1的一端连接至第一比较器1的正向输入端，第二防抖电容C2的另一端接地；第二防抖电容C2的一端连接至第二比较器2的负向输入端，第二防抖电容C2的另一端接地；第三防抖电容C3的一端连接至第六电阻R6和漏压使能输出端之间的连接点，第三防抖电容C3的另一端接地。通过设置第一防抖电容C1、第二防抖电容C2和第三防抖电容C3可以避免栅压漏压时序控制装置的信号网络发生抖动，提高了栅压漏压时序控制装置的抗干扰能力。
在本实施例中，第一防抖电容C1、第二防抖电容C2和第三防抖电容C3的电容值的取值范围为：1nF～0.1μF。其中，第三防抖电容C3的电容值可结合第五电阻R5和第六电阻R6的阻值大小来选择。电容容值太大或者太小都会影响栅压漏压时序控制装置的可靠性，因此，将第一防抖电容C1、第二防抖电容C2和第三防抖电容C3的电容值的取值范围设置为1nF～0.1μF，其在保证栅压漏压时序控制装置具有良好的抗干扰能力的同时，也避免电容的充放电过程带来的网络延时。第三防抖电容C3的电容值可结合第五电阻R5和第六电阻R6的阻值大小来选择，避免了RC网络延时系数太大，导致该栅压漏压时序控制装置响应速度过慢的问题。
在本实施例中，该装置还包括：第七上拉电阻R7和第八下拉电阻R8；其中，第七上拉电阻R7的一端与正电源V1连接，第七上拉电阻R7的另一端连接至第六电阻R6和漏压使能输出端之间的连接点；第八下拉电阻R8的一端与负电压V2连接，第八下拉电阻R8的另一端连接至第六电阻R6和漏压使能输出端之间的连接点，且第七上拉电阻R7和第八下拉电阻R8的阻值远大于第五电阻R5和第六电阻R6的阻值。在漏压使能输出端的前端增加第七上拉电阻R7和第八下拉电阻R8，提高了栅压漏压时序控制装置的抗干扰能力，由于第七上拉电阻R7、第八下拉电阻R8会和第五电阻R5、第六电阻R6构成分压电路，若第七上拉电阻R7和第八下拉电阻R8的阻值与第五电阻R5、第六电阻R6接近，会导致VD_EN被第七上拉电阻R7和第八下拉电阻R8拉偏，进而无法实现栅压漏压时序控制功能，因此，第七上拉电阻R7和第八下拉电阻R8的阻值要远大于第五电阻R5和第六电阻R6的阻值，只有这样才能实现栅压漏压时序控制功能，避免VD_EN被第七上拉电阻R7和第八下拉电阻R8拉偏。
基于上述示例中给出的元器件可以看出，其元器件价格便宜，降低了整个装置的成本，且采用上述元器件构成的电路亦能实现栅压漏压时序的可靠性控制，避免了在栅极引脚悬空时，漏极对源极为低阻导通状态下，此时如果漏极输入电源，产生大电流通过漏源引脚，甚至造成器件损坏的问题。且比较器是非常常用的基础元器件，相同器件等级下的可靠性要远高于ADC芯片和MCU类器件。普通工业级双通道比较器批量采购价格低于0.5元，附带的阻容器件加工低于0.1元，故本发明整个栅压漏压时序控制装置BOM成本一般低于0.6元。而ADC芯片一般高于3元，满足栅压采样数据处理的MCU器件更是价格高于十元。因此，本发明能显著降低栅压漏压时序控制装置的成本，并提高可靠性。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种栅压漏压时序控制装置，其特征在于，其包括：依次连接的栅压输入端、栅压比较模块和漏压使能输出端；
所述栅压比较模块用于将所述栅压输入端输入的栅压Vg和基准电压进行比较，然后输出漏压使能信号电压；
所述漏压使能输出端用于输出所述漏压使能信号电压，其中，所述漏压使能信号电压用于控制漏压电源供电。
2.根据权利要求1所述的栅压漏压时序控制装置，其特征在于，所述栅压比较模块包括：第一比较器、第二比较器、第一电压提供单元、第二电压提供单元、正电源、负电源、第一限流单元和第二限流单元，其中，所述栅压Vg的绝对值均小于正电源和负电源的绝对值；
所述栅压输入端同时连接至所述第一比较器的负向输入端和所述第二比较器的正向输入端，所述正电源连接至所述第一比较器并为所述第一比较器供电，所述负电源连接至所述第二比较器并为所述第二比较器供电；
所述第一电压提供单元连接至所述第一比较器的正向输入端，其用于为所述第一比较器的正向输入端提供一大小为Vgh的电压，其中，Vgh为所述栅压Vg的上限值；
所述第二电压提供单元连接至所述第二比较器的负向输入端，其用于为所述第二比较器的负向输入端提供一大小为Vgl的电压，其中，Vgl为所述栅压Vg的下限值；
所述第一限流单元的一端连接至所述第一比较器的输出端，所述第二限流单元的一端连接至所述第二比较器的输出端，所述第一限流单元的另一端与所述第二限流单元的另一端并联后连接至所述漏压使能输出端。
3.根据权利要求2所述的栅压漏压时序控制装置，其特征在于，所述第一电压提供单元包括串联连接的第一电阻和第二电阻，所述第一电阻的一端与所述正电源连接，所述第二电阻的一端与所述负电源连接，所述第一比较器的正向输入端连接至所述第一电阻和所述第二电阻之间的连接点；
所述第二电压提供单元包括串联连接的第三电阻和第四电阻，所述第三电阻的一端与所述正电源连接，所述第四电阻的一端与所述负电源连接，所述第二比较器的负向输入端连接至所述第三电阻和第四电阻之间的连接点。
4.根据权利要求3所述的栅压漏压时序控制装置，其特征在于，所述第一电阻、第二电阻、第三电阻和第四电阻的阻值满足以下要求：
当所述栅压Vg的取值范围是Vg×(1±a)时，
(V1×R2+V2×R1)/(R1+R2)＝Vg(1+a)
(V1×R4+V2×R3)/(R3+R4)＝Vg(1-a)
式中，a为可接受的所述栅压Vg的相对偏差范围，R1、R2、R3和R4分别为所述第一电阻、第二电阻、第三电阻和第四电阻的阻值，V1为正电源的电压值，V2为负电源的电压值。
5.根据权利要求2所述的栅压漏压时序控制装置，其特征在于，还包括：第一防抖电容、第二防抖电容和第三防抖电容；
其中，所述第一防抖电容的一端连接至第一比较器的正向输入端，所述第一防抖电容的另一端接地；所述第二防抖电容的一端连接至所述第二比较器的负向输入端，所述第二防抖电容的另一端接地；所述第三防抖电容的一端连接至所述第二限流单元和所述漏压使能输出端之间的连接点，所述第三防抖电容的另一端接地。
6.根据权利要求5所述的栅压漏压时序控制装置，其特征在于，还包括：第七上拉电阻和第八下拉电阻；
其中，所述第七上拉电阻的一端与所述正电源连接，所述第七上拉电阻的另一端连接至所述第一限流单元和所述漏压使能输出端之间的连接点；所述第八下拉电阻的一端与所述负电压连接，所述第八下拉电阻的另一端连接至所述第二限流单元和所述漏压使能输出端之间的连接点。
7.根据权利要求6所述的栅压漏压时序控制装置，其特征在于，所述第一限流单元为第五电阻，所述第二限流单元为第六电阻。
8.根据权利要求7所述的栅压漏压时序控制装置，其特征在于，所述第五电阻和所述第六电阻的阻值大小相等。
9.根据权利要求7所述的栅压漏压时序控制装置，其特征在于，所述第一防抖电容、第二防抖电容和第三防抖电容的电容值的取值范围为：1nF～0.1μF；
所述第七上拉电阻和所述第八下拉电阻的阻值远大于所述第五电阻和第六电阻的阻值。
10.根据权利要求7所述的栅压漏压时序控制装置，其特征在于，
当所述栅压Vg满足Vg>Vgh时，所述漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R5+V2×R6)/(R5+R6)；
当所述栅压Vg满足Vg<Vgl时，所述漏压使能输出端输出的漏压使能信号电压的电压值为(V1×R6+V2×R5)/(R5+R6)；
当所述栅压Vg满足Vgl<Vg<Vgh时，所述漏压使能输出端输出的漏压使能信号电压的电压值为V1；
其中，R5为第五电阻的阻值，R6为第六电阻的阻值。
CN202311139768.2A 2023-09-05 2023-09-05 一种栅压漏压时序控制装置 Pending CN117081522A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311139768.2A CN117081522A (zh) 2023-09-05 2023-09-05 一种栅压漏压时序控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311139768.2A CN117081522A (zh) 2023-09-05 2023-09-05 一种栅压漏压时序控制装置

Publications (1)

Publication Number Publication Date
CN117081522A true CN117081522A (zh) 2023-11-17

Family

ID=88719454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311139768.2A Pending CN117081522A (zh) 2023-09-05 2023-09-05 一种栅压漏压时序控制装置

Country Status (1)

Country Link
CN (1) CN117081522A (zh)

Similar Documents

Publication Publication Date Title
US11507122B2 (en) Digital voltage regulator with a first voltage regulator controller and a second voltage regulator controller and method of regulating voltage
US10938387B1 (en) Local interconnect network (LIN) driver circuit
US20020036576A1 (en) Analog switch circuit
CN108322199B (zh) 一种动态比较方法
CN108958345A (zh) 差分参考电压缓冲器
JP3037972B2 (ja) 高速自動ゼロ比較器
CN108634949B (zh) 斩波仪表放大器的直流失调校准电路
US11942963B2 (en) Follow-hold switch circuit
CN106098000B (zh) 伴压电路及液晶显示器
CN102788647A (zh) 温度感测装置
CN108646847A (zh) 一种带隙基准电压的温度保护电路及带隙基准电压电路
US20130207634A1 (en) Semiconductor device including voltage generating circuit
CN220823036U (zh) 一种栅压漏压时序控制装置
CN117081522A (zh) 一种栅压漏压时序控制装置
CN103163927B (zh) 电压调整电路
CN107422773B (zh) 数字低压差稳压器
US20070171112A1 (en) Robust reference generation circuit for D/A converter
US6696884B1 (en) Method and apparatus to achieve long time constants with a small MOS gate capacitor
CN100464504C (zh) 一种模拟信号采样装置
CN102545907B (zh) 数模转换器
CN113760030B (zh) 应用于ldo的动态偏置电路及使用该动态偏置电路的ldo
CN117767923A (zh) 延时电路与半导体器件
CN111865314A (zh) 模数转换器模拟前端电路
CN108448893B (zh) 一种基于占空比的动态斜坡补偿电路
CN109839532B (zh) 一种检测负载电流的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination