CN109839532B - 一种检测负载电流的方法 - Google Patents

Abstract

本发明公开了一种检测负载电流的方法，主要解决现有技术中存在的现有负载电流检测误差大的问题。该检测方法，包括(S1)在比较器正输入端接入设有电压阈值的门限电压VS0‑ΔV0，同时在比较器的负输入端接入检测电容C上电压的VS电压；(S2)通过比较器判断固定时间间隔内门限电压VS0‑ΔV0与VS电压的大小；(S3)当VS电压小于门限电压VS0‑ΔV0时，比较器输出高电平，此时电容C的电压下降明显，则说明与电容C连接的负载的负载电流大，反之则与电容C连接的负载的负载电流小。通过上述方案，本发明达到了精准的判断电路中负载电流的大小的目的，具有很高的实用价值和推广价值。

Description

一种检测负载电流的方法

技术领域

本发明属于集成电路技术领域，具体地讲，是涉及一种检测负载电流的方法。

背景技术

在充电系统中，一般会通过检测负载电流大小来判断负载端是否充电完成或者是否已经拔出。现有技术基本是通过直接采样充电路径上的电流大小来判断负载大小，一般做法有两种：第一种是在充电路径上串入一个采样(sense)电阻，电路会对采样电阻两端的压降进行放大；第二种是直接采样隔离管两端的电压差。第一种方式(如图1所示)，充电设备通过控制隔离管的栅极VDRV电压来控制整个充电过程，为了充电负载的输入电压的稳定，一般在充电负载输入端会放置一个几微法～几十微法的负载电容。第二种方式(如图2所示)，充电设备通过直接检测VOUT和VS两点的电压差，判断充电负载抽取的负载电流大小，从而通过控制隔离管的栅极VDRV电压来控制整个充电过程，为了达到较高的充电效率，隔离管的阻抗都会比较小，一般在几毫欧姆～十毫欧姆左右，当负载电流减小值几十毫安时，电路需要采样的电压差只有几毫伏，电路设计难度较高，采样误差较大。因此如何设计一款能够实现高精度的检测负载电流的电路是本领域技术人员亟需解决的问题。

发明内容

本发明的目的在于提供一种检测负载电流的方法，主要解决现有技术中存在的现有负载电流检测误差大的问题。

为了实现上述目的，本发明采用的技术方案如下：

一种检测负载电流的方法，包括检测负载电流的控制电路，所述控制电路包括比较器，与比较器COMP_OUT端连接的逻辑控制电路，与逻辑控制电路连接的信号产生电路和隔离管栅极控制电路，与隔离管栅极控制电路连接的栅极驱动器，栅极和漏极同时与隔离管栅极控制电路连接的外置隔离管，以及一端与外置隔离管漏极连接、另一端接地且与外部负载连接的电容C，其中，比较器正输入端接入设有电压阈值的门限电压VS0-ΔV0，比较器负输入端接入用于检测电容C上电压的VS电压；

基于上述检测负载电流的控制电路的检测方法，包括如下步骤：

(S1)在比较器正输入端接入设有电压阈值的门限电压VS0-ΔV0，同时在比较器的负输入端接入检测电容C上电压的VS电压；

(S2)通过比较器判断固定时间间隔内门限电压VS0-ΔV0与VS电压的大小；

(S3)当VS电压小于门限电压VS0-ΔV0时，比较器输出高电平，此时电容C的电压下降明显，则说明与电容C连接的负载的负载电流大，反之则与电容C连接的负载的负载电流小。

进一步地，所述隔离管栅极控制电路包括源极同时与栅极驱动器和外置隔离管栅极连接并构成的电流镜的MOS管P1与MOS管P2，与MOS管P1漏极依次串联的MOS管N2、MOS管N1、电阻R1，一端同时与栅极驱动器和MOS管P1源极连接的电阻R4，漏极与电阻R4连接、源极接地的MOS管N4，一端与MOS管P2漏极连接、另一端与电容C一端连接的电阻R2，栅极与MOS管P2漏极连接、源极与外置隔离管栅极连接的MOS管P3，一端与MOS管P3漏极连接的电阻R3，漏极与电阻R3另一端连接、源极接地的MOS管N3，其中，所述MOS管N2的源极与MOS管N1的漏极连接，电阻R1一端与MOS管N1的源极连接、另一端接地，MOS管N1的栅极与信号产生电路连接，所述MOS管N2的栅极和MOS管N3的栅极同时与逻辑控制电路的一引脚连接，同时MOS管N4的栅极与逻辑控制电路的另一引脚连接，并且在MOS管N1的栅极、MOS管P3的源极和MOS管P3的栅极做电压检测分别记做VREF电压、VDRV电压、VGATE电压。

具体地，所述逻辑控制电路由3位计数器和3/8译码器构成。

与现有技术相比，本发明具有以下有益效果：

(1)本发明通过比较器来比较用于记录流经电容C处的电压变化情况的VS电压和设定电压阈值的门限电压VS0-ΔV0，从而判断VS电压与门限电压VS0-ΔV0的电压大小，当VS电压小于门限电压VS0-ΔV0，证明电容C的电压下降较明显，从而说明此时与电容C连接的负载电流很大，因此拉低了电容C上的电压，经比较器比较后输出高电平，同样地，当检测VS电压大于门限电压VS0-ΔV0，证明与电容C连接的负载电流较小或者移除，通过本申请的检测方法可以很精准的判断电路中负载电流的大小。

附图说明

图1为本发明的第一种现有结构示意图。

图2为本发明的第二种现有结构示意图。

图3为本发明的系统结构示意图。

图4为本发明逻辑控制电路的结构示意图。

图5为本发明Step_Down信号产生电路结构示意图。

图6为本发明外接负载电流较大时各点电压随时间变化的波形图。

图7为本发明外接负载电流较小或移除时各点电压随时间变化的波形图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。

实施例

如图1至图7所示，一种检测负载电流的方法，包括检测负载电流的控制电路，所述控制电路包括比较器，与比较器COMP_OUT端连接的逻辑控制电路，与逻辑控制电路Step_Down_Ctrl引脚连接的信号产生电路，与逻辑控制电路EN_Shut_Down和EN_Step_Down连接的信号产生电路和隔离管栅极控制电路，与隔离管栅极控制电路连接的栅极驱动器，栅极与隔离管栅极控制电路连接的外置隔离管，一端与外置隔离管漏极连接、另一端接地且与外部负载连接的电容C，与比较器正输入端连接并通过设定电压阈值的门限电压VS0-ΔV0，以及通过信号线同时连接比较器负输入端、隔离管栅极控制电路和电容C的一端，并且在电容C的一端对电容C做电压检测记做VS电压。

如图3，Step_Down信号产生电路产生一个VREF电压控制MOS管N1的栅极，产生电流I1＝(VREF-VTH_N1)/R1，(VTH_N1表示MOS管N1的阈值电压)，由于MOS管N2和MOS管N1串联，并且MOS管N2栅极控制信号为EN_Step_Down，电流镜MOS管P1和MOS管P2为1:1的镜像关系，因此电流I1＝I2，MOS管P1和MOS管P2的源极接外置隔离管的栅极且该点电压为VDRV电压，电阻R2一端同时接MOS管P2的漏极和MOS管P3的源极，并且MOS管P3的源极处电压记为VGATE电压，电阻R2另一端接外置隔离管的源极和电容C的一端，并将此点的电压记做VS电压，电流I2流到电阻R2上，使得电压VGATE＝I2*R2+VS；MOS管P3的源极连接点电压VDRV，并且漏极通过电阻R3接到MOS管N3的漏极，MOS管N3的源极接地、栅极接EN_Step_Down，所以电压VDRV＝VGATE+|VTH_P3|。VDRV电压通过电阻R4接到MOS管N4的漏极，MOS管N4漏极接地、栅极接EN_Shut_Down。由于VREF电压是以每步VDD/8并以时间间隔Δt下降，所以VGATE电压也以每步VDD/8*R2/R1并以时间间隔Δt下降。VDRV电压由于MOS管P3在抽取电荷，所以VDRV电压也是VDD/8*R2/R1并以时间间隔Δt下降，直至VREF＝0，VGATE电压下降至VS电压，VDRV＝VS+|VTH_P3|。比较器电路，比较VS电压和阈值电压VS0-ΔV0，如果VS电压小于阈值电压VS0-ΔV0，将输出高电平，此时MOS管N2、N3、N4均截止，此时外置隔离管的栅极驱动信号VDRV下拉电路都被关断，VDRV被栅极驱动器拉高至VDRV0，VS电压由于隔离管的导通被充电至VS0，如图6中的t9～t10过程，反之输出低电平时MOS管N2、N3截止，N4管导通，将VDRV下拉至GND电平，此时外置隔离管彻底关断，VS电平会缓慢放电至GND电平，见图7中的t9～t10过程，其中ΔV0＝I0Δt/C，I为负载电流大小，I0为设置的负载电流阈值，Δt为VREF电压每步的时间间隔，电容C为VS电压上接的负载电容。

图4逻辑控制电路，由3位计数器和3/8译码器构成，产生OUT0&OUT0_Z～OUT7&OUT7_Z信号，控制Step_Down信号产生电路产生一个7VDD/8～0，Step为VDD/8的step信号VREF，在OUT7＝1时，如果COMP_OUT＝0，会将EN_Shut_Down置1，表明此时没有检测到负载或者负载电流小于设置的最小负载电流值，通过MOS管N4和电阻R4来抽走VDRV电压上的电荷，关断外置隔离管；如果COMP_OUT＝1，会将EN_Step_Down置0，表明此时VS电压的下降斜率>|ΔV/Δt|，负载电流较大，由于VDRV电压的下拉电路都断开了(MOS管N2、N3、N4作为VDRV电压的下拉电路)，栅极驱动器将VDRV电压很快上升至VDRV0电压，其中栅极驱动器具体作用为输出一个比VS电压高的一个VDRV电压，使得外置隔离管VGS电压大于它的阈值电压，从而开启外置隔离管，并且栅极驱动器是现有常规电子器件，其工作原理及与其他部件之间的连接关系是本领域技术人员所熟知的，故在本申请文件中不再赘述。

图5为Step_Down信号产生电路，由8个电阻阻值均为R的电阻串联在芯片电源电压VDD和地GND之间，每个电阻的下端由CMOS传输门连接至VREF电压，从而VREF电压从VDD以每步VDD/8、时间间隔为Δt下降到GND，传输门的控制信号从上到下分别为OUT0&OUT0_Z～OUT7&OUT7_Z，其中OUTi_Z为OUTi的取反信号，i＝0～7。

图6为负载电流较大时，VREF电压按照VDD/8的每步、间隔为Δt从VDD下降至0，电流I1和I2分别为MOS管P1和MOS管P2上的电流，I1＝I2＝(VREF-VTH_N1)/R1，ΔI＝VDD/(8R1)，电压VGATE＝VS+I2*R2，ΔVGATE＝ΔI*R2＝VDD*R2/(8R1)，外置隔离管的栅极电压VDRV＝VGATE+|VTH_P3|，ΔVDRV＝ΔVGATE＝VDD*R2/(8R1)，所以取电阻R1＝R2，VDRV电压就会跟随VREF电压逐渐降低，在t8时刻，VREF电压下降至0时，电压VDRV≈VS+|VTH_P3|，外置隔离管基本关断，VS电压由于负载电流的存在，在Δt时间内下降I*Δt/C，VDRV电压由于MOS管N3的开启，会跟随VS电压下降，当I*Δt/C＝ΔV0时，逻辑电路会关断MOS管N2和MOS管N3，VDRV电压将会被栅极驱动电路重新充电至VDRV0，隔离管重新开启，VS电压也被充电至VS0。由于VDRV电压没有被直接拉到0，而是下降至一个VTH(阈值电压)附近，所以在重新开启的时候，VS电压很快会被重新充电，保证VS电压不会下降很多。

图7为负载电流较小或者负载移除时，在t8时刻，VREF电压下降至0时，VS电压下降很缓慢，在t9时刻，ΔV远小于ΔV0，所以逻辑电路将EN_Shut_Down置1，将VDRV电压下拉至0，彻底关断外置隔离管。

上述实施例仅为本发明的优选实施例，并非对本发明保护范围的限制，但凡采用本发明的设计原理，以及在此基础上进行非创造性劳动而做出的变化，均应属于本发明的保护范围之内。

Claims (2)

1.一种检测负载电流的方法，其特征在于，包括检测负载电流的控制电路，所述控制电路包括比较器，与比较器COMP_OUT端连接的逻辑控制电路，与逻辑控制电路连接的信号产生电路和隔离管栅极控制电路，与隔离管栅极控制电路连接的栅极驱动器，栅极和漏极同时与隔离管栅极控制电路连接的外置隔离管，以及一端与外置隔离管漏极连接、另一端接地且与外部负载连接的电容C，其中，比较器正输入端接入设有电压阈值的门限电压VS0-ΔV0，比较器负输入端接入用于检测电容C上电压的VS电压；

所述隔离管栅极控制电路包括源极同时与栅极驱动器和外置隔离管栅极连接并构成的电流镜的MOS管P1与MOS管P2，与MOS管P1漏极依次串联的MOS管N2、MOS管N1、电阻R1，一端同时与栅极驱动器和MOS管P1源极连接的电阻R4，漏极与电阻R4连接、源极接地的MOS管N4，一端与MOS管P2漏极连接、另一端与电容C一端连接的电阻R2，栅极与MOS管P2漏极连接、源极与外置隔离管栅极连接的MOS管P3，一端与MOS管P3漏极连接的电阻R3，漏极与电阻R3另一端连接、源极接地的MOS管N3，其中，所述MOS管N2的源极与MOS管N1的漏极连接，电阻R1一端与MOS管N1的源极连接、另一端接地，MOS管N1的栅极与信号产生电路连接，所述MOS管N2的栅极和MOS管N3的栅极同时与逻辑控制电路的一引脚连接，同时MOS管N4的栅极与逻辑控制电路的另一引脚连接，并且在MOS管N1的栅极、MOS管P3的源极和MOS管P3的栅极做电压检测分别记做VREF电压、VDRV电压、VGATE电压；

基于上述检测负载电流的控制电路的检测方法，包括如下步骤：

（S1）在比较器正输入端接入设有电压阈值的门限电压VS0-ΔV0，同时在比较器的负输入端接入检测电容C上电压的VS电压；

（S2）通过比较器判断固定时间间隔内门限电压VS0-ΔV0与VS电压的大小；

（S3）当VS电压小于门限电压VS0-ΔV0时，比较器输出高电平，此时电容C的电压下降明显，则说明与电容C连接的负载的负载电流大，反之则与电容C连接的负载的负载电流小。

2.根据权利要求1所述的一种检测负载电流的方法，其特征在于，所述逻辑控制电路由3位计数器和3/8译码器构成。

Images