CN111969986A - 一种调整信号延时及斜率的系统和方法 - Google Patents
一种调整信号延时及斜率的系统和方法 Download PDFInfo
- Publication number
- CN111969986A CN111969986A CN202010695439.6A CN202010695439A CN111969986A CN 111969986 A CN111969986 A CN 111969986A CN 202010695439 A CN202010695439 A CN 202010695439A CN 111969986 A CN111969986 A CN 111969986A
- Authority
- CN
- China
- Prior art keywords
- signal
- slope
- adjusting
- capacitance
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 238000010586 diagram Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000282881 Orycteropodidae Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Pulse Circuits (AREA)
Abstract
本发明提出一种调整信号延时及斜率的系统和方法,其中,输入信号通过两级NMOS管将信号输出;两级NMOS管的源极均接地;两级NMOS管的漏极通过各自的上拉电阻连接各自的上拉电源;且第一级NMOS管的漏极与第二级NMOS管的栅极相连;第二级NMOS管的栅极和漏极通过第一可变电容相连;第二级NMOS管的栅极和源极通过第二可变电容相连。第一电容调节模块通过调节第一可变电容的值,改变信号斜率。第二电容调节模块通过调节第二可变电容的值,改变信号时延。基于本发明系统,还提出了一种调整信号延时及斜率的方法。本发明实现信号斜率和延时的可控;通过I2C控制调整信号斜率和时延,节省人力成本,提高效率。
Description
技术领域
本发明主板信号调整技术领域,特别涉及一种调整信号延时及斜率的系统和方法。
背景技术
伴随着芯片集成度不断提高,单颗芯片实现的功能也越来越复杂,但不同芯片间在板间的互联通常被工程师忽视,先进的芯片制作工艺,导致信号的上升下降沿越来越快,信号斜率不满足接收器的要求就会被接收器误判,造成系统工作异常,而且过陡的上升沿容易引起电磁辐射导致产品无法达到认证标准;另一方面芯片时序要求也更加严格,时序参数如建立保持时间不满足接收器要求也会引起系统设计异常,无法工作。工程师在日常调试、产品认证时经常对芯片间电路设计参数反复调试,由于需要使用烙铁等工具对主板进行多次修改,一是浪费了大量时间,二是还对主板有一定损害,影响调试判定结果。
如图1给出了现有技术中主板电压转换线路示意图;Q1为第一级NMOS,其栅极与驱动芯片输出信号相连接,源极与地相连接,漏极与R1一端、第二级NMOS Q2的栅极相连;R1另一端与第一级供电V1相连。Q2位第二级NMOS,其源极与地相连,漏极与R2一端、接收器输入信号相连;R2另一端与第二级电源V2相连。如图2给出了现有技术中NMOS管等效示意图;当线路出现输出信号OUT斜率不满足要求时,工程师通常会改变电路参数R1、R2的值,或在电路输出端增加对地电容器、更换MOS等操作,测试结果需要反复调整确认。最后,通过一系列调试及测试确定最后电路的参数。现有技术需要占用研发人力和时间,调试凭经验没有系统的调试方案,调试结果不理想。
发明内容
为了解决上述技术问题,本发明提出了一种调整信号延时及斜率的系统和方法,无需进行大量的重复修改主板进行验证,能精确的控制信号的斜率及时延。
为实现上述目的,本发明采用以下技术方案:
一种调整信号延时及斜率的系统,输入信号通过两级NMOS管将信号输出;所述两级NMOS管的源极均接地;所述两级NMOS管的漏极通过各自的上拉电阻连接各自的上拉电源;且第一级NMOS管的漏极与第二级NMOS管的栅极相连;
所述系统还包括:第二级NMOS管的栅极和漏极通过第一可变电容相连;第二级NMOS管的栅极和源极通过第二可变电容相连。
进一步的,所述第一可变电容的I2C接口与第一电容调节模块相连;所述第一可变电容的的Rpd引脚通过第三电阻接地。
进一步的,所述第二可变电容的I2C接口与第二电容调节模块相连;所述第二可变电容的的Rpd引脚通过第四电阻接地。
进一步对,所述第一电容调节模块通过调节第一可变电容的值,改变信号斜率。
进一步的,所述第二电容调节模块通过调节第二可变电容的值,改变信号时延。
进一步的,所述第一电容调节模块通过调节第一可变电容的值,改变信号斜率包括:
增大第一可变电容的值,增大信号的斜率;
减少第一可变电容的值,减小信号的斜率。
进一步的,所述第二电容调节模块通过调节第二可变电容的值,改变信号时延包括:
增大第二可变电容的值,增大信号的时延;
减少第二可变电容的值,减小信号的时延。
基于一种调整信号延时及斜率的系统,本发明还提出了一种调整信号延时及斜率的方法,包括以下步骤:
采用示波器测量输出信号边沿和时序;
通过第一电容调节模块调节第一可变电容的值,改变信号斜率;或通过第二电容调节模块调节第二可变电容的值,改变信号时延。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
本发明提出一种调整信号延时及斜率的系统和方法,其中,输入信号通过两级NMOS管将信号输出;两级NMOS管的源极均接地;两级NMOS管的漏极通过各自的上拉电阻连接各自的上拉电源;且第一级NMOS管的漏极与第二级NMOS管的栅极相连;系统还包括:第二级NMOS管的栅极和漏极通过第一可变电容相连;第二级NMOS管的栅极和源极通过第二可变电容相连。第一可变电容的I2C接口与第一电容调节模块相连;第一可变电容的的Rpd引脚通过第三电阻接地。第二可变电容的I2C接口与第二电容调节模块相连;第二可变电容的的Rpd引脚通过第四电阻接地。本发明增大第一可变电容的值,增大信号的斜率;减少第一可变电容的值,减小信号的斜率。增大第二可变电容的值,增大信号的时延;减少第二可变电容的值,减小信号的时延。基于本发明提出的一种调整信号延时及斜率的系统,还提出了一种调整信号延时及斜率的方法。本发明通过在现有主板电压转换电路中增加第一可变电容和第二可变的电容,可有效的解决由信号边沿过陡引起的电磁干扰,由信号边沿不满足接收器要求引起的功能异常,由信号时延不满足接收器要求引起的功能异常,由手动更改线路引起的人力成本增加及主板损坏风险。实现信号斜率和延时的可控;通过I2C控制调整信号斜率和时延,节省人力成本,提高效率。
附图说明
如图1为现有技术中主板电压转换线路示意图;
如图2给现在技术中NMOS管等效示意图;
如图3为本发明实施例1一种调整信号延时及斜率的系统电压转换线路示意图;
如图4为本发明实施例1一种调整信号延时及斜率的系统中NMOS管等效示意图;
如图5为本发明实施例1NMOS开启过程各参数关系示意图;
如图6为本发明实施例1第一可变电容和第二可变电容示意图;
如图7为本发明实施例2一种调整信号延时及斜率的方法流程图。
具体实施方式
为能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种调整信号延时及斜率的系统,在现有主板电压转换线路示意图的基础上,增加第一可变电容和第二可变电容。如图3给出了本发明实施例1一种调整信号延时及斜率的系统电压转换线路示意图。
输入信号通过两级NMOS管将信号输出;两级NMOS管的源极均接地;第一级NMOS管的漏极通过上拉电阻R1连接上拉电源V1;第二级NMOS管的漏极通过上拉电阻R2连接上拉电源V2,第二级NMOS管的漏极同时输出信号,且第一级NMOS管的漏极与第二级NMOS管的栅极相连。
系统还包括:第二级NMOS管Q2的栅极和漏极通过第一可变电容C1相连;第二级NMOS管Q2的栅极和源极通过第二可变电容C2相连。
第一可变电容C1的I2C接口与第一电容调节模块相连;第一可变电容C1的的Rpd引脚通过第三电阻R3接地。
第二可变电容C2的I2C接口与第二电容调节模块相连;第二可变电容C2的的Rpd引脚通过第四电阻R4接地。如图4为本发明实施例1一种调整信号延时及斜率的系统中NMOS管等效示意图。
其中第一电容调节模块和第二电容调节模块为可写I2C寄存器的设备如Aardvark,或者其他调节电容的设备。
第一电容调节模块通过调节第一可变电容C1的值,改变信号斜率。
第二电容调节模块通过调节第二可变电容C2的值,改变信号时延。
第二电容调节模块通过调节第二可变电容C2的值,改变信号时延包括:增大第二可变电容C2的值,增大信号的时延;减少第二可变电容C2的值,减小信号的时延。
如图5给出了本发明实施例1中NMOS管开启过程中参数关系示意图。其中t0~t1为NMOS管Q2栅极电压爬升到NMOS管Q2开启电压的过程,栅极电压达到NMOS管Q2开启电压时,NMOS管Q2导通,该时间段内NMOS管Q2漏极和源极之间的电压Vds保持不变,NMOS管Q1一直为截止状态,t1即为NMOS管Q2的导通延时。
该延时的产生是NMOS管Q2栅极与源极之间的寄生电容充电导致,如图2所示,当对NMOS管Q2栅极G加上电压(图中的Q1截止,V1通过R1将电压加到Q2栅极)时,Cgs开始充电当Cgs的电压充到Vgs(th)时,NMOS管Q2导通,信号开始下降。则延时时间即为Cgs充电时间。
由阶跃信号RC响应关系Vgs0=Vgs(th)*(1-exp(-t1/R1*Cg))可得出,信号由Q1导通时G端电压Vgs0上升到MOS管开启电压Vgs(th)的时间
t1=-R1*Cg*ln(1-Vgs0/Vgs(th))。其中R1为第一级NMOS管的漏极的上拉电阻;R1为常数;
Cg=Cds(Q1)+Ctrace+C2+Cgs(Q2);其中,Cds(Q1)为第一级NMOS管漏极与源极之间寄生电容,为常数;Ctrace为第一级NMOS管漏极和第二级NMOS管栅极之间PCB走线的寄生电容,为常数;Cgs(Q2)为第二级NMOS管栅极与源极之间的寄生电容,为常数;C2为第二可变电容的值。
Vgs0为第一级NMOS管导通时栅极电压;Vgs0=V1(Rds(on)/(R1+Rds(on));其中V1为第一级NMOS管漏极连接的上拉电压;Rds(on)为第一级NMOS管的导通电阻,Vgs0为常数;Vgs(th)为第二NMOS管开启电压,Vgs(th)为常数。
故与t1相关的参数除C2外都为固定参数,将所有常数相乘纪委K,即t1可简化为:t1=K*C2,通过计算电路其他参数计算K值,可精确控制电路的时延即:Δt1=K*ΔC2,增大或减小C2的值为ΔC2,则相应的时间增量为K*ΔC2。
第一电容调节模块通过调节第一可变电容C1的值,改变信号斜率包括:增大第一可变电容C1的值,增大信号的斜率;减少第一可变电容C1的值,减小信号的斜率。
在图5中,当Vgs达到Va时,在t2~t3时间段内,Vgs出现了平台,而在这一段时间Vds快速下降,即信号的电平转换在这段时间产生,该平台是由于对NMOS管Q2栅极与漏极之间电容充电产生的,充电过程中Vgs电压会保持不变当充电完成,Vgs才会继续爬升,因此控制平台的时间即t3-t2可实现对信号斜率的控制。t3-t2=N*C1,Δt=N*ΔC1,将t3和t2,分别代入上述t1的公式,Cg=Cds(Q1)+Ctrace+C1+Cgs(Q2),所以可得出该充电过程只与第一可变电容C1的值有关联。所以调节可变电容C1的值可实现控制信号斜率。
如图6为本发明实施例1第一可变电容和第二可变电容示意图。Cin/Cout为可变电容的两极,无极性要求可正接或反接。Cin和Cout之间为电容切换电路,其特征为多个电容器并联每个电容的容值按相同步阶递举例如2pf、4pf、6pf则n个电容的并联可实现n2个步阶相同的电容组合值。每个电容与一个开关控制相连,所有开关控制与逻辑控制单元分别相连逻辑控制单元内部有寄存器,通过配置不同寄存器控制不同的开关控制的开启或关断。
控制单元的输入分为两种,一是通过I2C直接修改逻辑控制器寄存器;二是与模拟-数字转换器ADC修改寄存器,ADC另一端与外置电阻Rpd相连,Rpd另一端接地,ADC的功能为不同的下拉电阻Rpd的值转换为不同的数字值写入逻辑控制器。线路设计时可预设Rpd的值对线路参数进行预设。该可变电阻的逻辑控制器和ADC需要供电模块。
实施例2
基于本发明提出的一种调整信号延时及斜率的系统,还提出了一种调整信号延时及斜率的方法。
采用示波器测量输出信号边沿和时序。
通过第一电容调节模块调节第一可变电容的值,改变信号斜率;或通过第二电容调节模块调节第二可变电容的值,改变信号时延。
如图7给出了本发明实施例2一种调整信号延时及斜率的方法流程图。
在步骤S701中,采用示波器测量输出信号边沿和时序。
在步骤S702中,若信号边沿不满足要求,通过第一电容调节模块调节第一可变电容的值,改变信号斜率。
在步骤S703中,若信号时序不满足要求,通过第二电容调节模块调节第二可变电容的值,改变信号时延。
在步骤S704中,重复执行步骤S702和S703,直至信号满足要求。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制。对于所属领域的技术人员来说,在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (8)
1.一种调整信号延时及斜率的系统,输入信号通过两级NMOS管将信号输出;所述两级NMOS管的源极均接地;所述两级NMOS管的漏极通过各自的上拉电阻连接各自的上拉电源;且第一级NMOS管的漏极与第二级NMOS管的栅极相连;其特征在于,所述系统还包括:第二级NMOS管的栅极和漏极通过第一可变电容相连;第二级NMOS管的栅极和源极通过第二可变电容相连。
2.根据权利要求1所述的一种调整信号延时及斜率的系统,其特征在于;所述第一可变电容的I2C接口与第一电容调节模块相连;所述第一可变电容的的Rpd引脚通过第三电阻接地。
3.根据权利要求1所述的一种调整信号延时及斜率的系统,其特征在于;所述第二可变电容的I2C接口与第二电容调节模块相连;所述第二可变电容的的Rpd引脚通过第四电阻接地。
4.根据权利要求2所述的一种调整信号延时及斜率的系统,其特征在于;所述第一电容调节模块通过调节第一可变电容的值,改变信号斜率。
5.根据权利要求3所述的一种调整信号延时及斜率的系统,其特征在于;所述第二电容调节模块通过调节第二可变电容的值,改变信号时延。
6.根据权利要求4所述的一种调整信号延时及斜率的系统,其特征在于;所述第一电容调节模块通过调节第一可变电容的值,改变信号斜率包括:
增大第一可变电容的值,增大信号的斜率;
减少第一可变电容的值,减小信号的斜率。
7.根据权利要求5所述的一种调整信号延时及斜率的系统,其特征在于,所述第二电容调节模块通过调节第二可变电容的值,改变信号时延包括:
增大第二可变电容的值,增大信号的时延;
减少第二可变电容的值,减小信号的时延。
8.一种调整信号延时及斜率的方法,是基于权利要求1至7任意一项所述的一种调整信号延时及斜率的系统实现的,其特征在于,包括以下步骤:
采用示波器测量输出信号边沿和时序;
通过第一电容调节模块调节第一可变电容的值,改变信号斜率;或通过第二电容调节模块调节第二可变电容的值,改变信号时延。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010695439.6A CN111969986A (zh) | 2020-07-17 | 2020-07-17 | 一种调整信号延时及斜率的系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010695439.6A CN111969986A (zh) | 2020-07-17 | 2020-07-17 | 一种调整信号延时及斜率的系统和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111969986A true CN111969986A (zh) | 2020-11-20 |
Family
ID=73362368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010695439.6A Withdrawn CN111969986A (zh) | 2020-07-17 | 2020-07-17 | 一种调整信号延时及斜率的系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111969986A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114138701A (zh) * | 2022-01-29 | 2022-03-04 | 苏州浪潮智能科技有限公司 | 一种i2c信号调整方法、装置、设备及可读存储介质 |
CN114362511A (zh) * | 2021-12-20 | 2022-04-15 | 普源精电科技股份有限公司 | 可调电容电路和延时调节电路 |
CN115754654A (zh) * | 2022-11-16 | 2023-03-07 | 湖南三安半导体有限责任公司 | 功率器件驱动电路、半导体器件测试电路及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101727158A (zh) * | 2008-10-16 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 主板供电电路 |
CN203166853U (zh) * | 2013-04-13 | 2013-08-28 | 湘潭大学 | 一种上电复位电路 |
CN203434954U (zh) * | 2013-07-29 | 2014-02-12 | 青岛海信移动通信技术股份有限公司 | 一种上升时间可控的开关电路及数码产品 |
-
2020
- 2020-07-17 CN CN202010695439.6A patent/CN111969986A/zh not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101727158A (zh) * | 2008-10-16 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 主板供电电路 |
CN203166853U (zh) * | 2013-04-13 | 2013-08-28 | 湘潭大学 | 一种上电复位电路 |
CN203434954U (zh) * | 2013-07-29 | 2014-02-12 | 青岛海信移动通信技术股份有限公司 | 一种上升时间可控的开关电路及数码产品 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114362511A (zh) * | 2021-12-20 | 2022-04-15 | 普源精电科技股份有限公司 | 可调电容电路和延时调节电路 |
CN114362511B (zh) * | 2021-12-20 | 2024-04-09 | 普源精电科技股份有限公司 | 可调电容电路和延时调节电路 |
CN114138701A (zh) * | 2022-01-29 | 2022-03-04 | 苏州浪潮智能科技有限公司 | 一种i2c信号调整方法、装置、设备及可读存储介质 |
CN114138701B (zh) * | 2022-01-29 | 2022-04-22 | 苏州浪潮智能科技有限公司 | 一种i2c信号调整方法、装置、设备及可读存储介质 |
CN115754654A (zh) * | 2022-11-16 | 2023-03-07 | 湖南三安半导体有限责任公司 | 功率器件驱动电路、半导体器件测试电路及系统 |
WO2024103853A1 (zh) * | 2022-11-16 | 2024-05-23 | 湖南三安半导体有限责任公司 | 功率器件驱动电路、半导体器件测试电路及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111969986A (zh) | 一种调整信号延时及斜率的系统和方法 | |
US6897696B2 (en) | Duty-cycle adjustable buffer and method and method for operating same | |
CN101753129B (zh) | 可承受高电压的输出缓冲器 | |
US20150130511A1 (en) | Scheme to improve the performance and reliability in high voltage io circuits designed using low voltage devices | |
CN111079293B (zh) | 一种包含动态电源噪声的jitter仿真分析方法 | |
CN104615183A (zh) | 操作电压的控制电路及其控制方法、存储器 | |
CN105634453A (zh) | 上电复位电路 | |
US20120169411A1 (en) | Device and method for compensating for voltage drops | |
CN104464788A (zh) | 分压电路、操作电压的控制电路及存储器 | |
CN102638257A (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
CN116054797A (zh) | 一种带电压回差的低功耗复位电路 | |
US7236038B2 (en) | Pulse generator and method for pulse generation thereof | |
CN103135645B (zh) | 一种应用于电源管理电路中的快速下电控制电路 | |
CN112702050B (zh) | 集成电路芯片和电子装置 | |
US20140157010A1 (en) | Power on and off test circuit | |
CN103312313A (zh) | 一种轨到轨使能信号的控制方法、电路及电平转换电路 | |
CN108768362B (zh) | 一种纯增强型mos管无静态功耗的上电复位电路 | |
CN112133238A (zh) | 驱动电路与电子设备 | |
CN111047033A (zh) | 一种面向宽电压的在线时序检错纠错电路 | |
CN111313879B (zh) | 一种延时电路 | |
CN108923777A (zh) | 抗辐照加固的反相器单元 | |
CN203761352U (zh) | 比较器输出结构 | |
US11949409B2 (en) | Low-power pulse output circuit | |
CN117095729B (zh) | 一种用于芯片测试模式的单Pin输入控制码产生电路 | |
CN219676234U (zh) | 一种电源电压跌落检测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201120 |
|
WW01 | Invention patent application withdrawn after publication |