CN114362511B - 可调电容电路和延时调节电路 - Google Patents
可调电容电路和延时调节电路 Download PDFInfo
- Publication number
- CN114362511B CN114362511B CN202111564793.6A CN202111564793A CN114362511B CN 114362511 B CN114362511 B CN 114362511B CN 202111564793 A CN202111564793 A CN 202111564793A CN 114362511 B CN114362511 B CN 114362511B
- Authority
- CN
- China
- Prior art keywords
- capacitance
- circuit
- adjusting
- adjusting unit
- adjustable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 230000001105 regulatory effect Effects 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 238000010586 diagram Methods 0.000 description 14
- 230000001276 controlling effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种可调电容电路和延时调节电路。可调电容电路包括至少一个电容调节单元；电容调节单元包括两个调节子单元，每个调节子单元包括第一电容、第一三极管和回路模块，第一电容的第一极作为调节子单元的第一端，第一电容的第二极与第一三极管的第一极和回路模块的第二端连接，第一三极管的第二极与第一电压端连接，并作为调节子单元的第二端，回路模块的第一端与第二电压端连接，第一三极管的基极与控制信号端连接，两个调节子单元以第一电压端呈镜像设置。第一三极管的寄生电容很小，可以增加可调电容电路的变容比，使得可调电容电路可以用于高速电路中。同时可以增加可调电容电路的使用范围。
Description
技术领域
本发明实施例涉及电子电路的技术领域，尤其涉及一种可调电容电路和延时调节电路。
背景技术
可调电容电路作为一种基础电路结构，可广泛用于需要改变节点时间常数或者延时时长的电路中。例如，在延时电路中，通过设置可调电容电路，用于调节延时电路的等效电容值，可以实现延时电路的延时时长的改变。
现有技术中，可调电容电路可以包括可调电容器件，用于实现电容值的调节，例如，可调电容器件可以为压控可调电容。可调电容器件的电容值调节范围比较小，不利于实现大范围的电容值调节。或者，可调电容电路还可以由多个支路组成，每个支路通过金属氧化物半导体场效应晶体管(metal oxide semiconductor，MOS管)控制该支路中的电容是否接入可调电容电路，从而通过MOS管调节可调电容电路中电容的数量，实现可调电容电路的电容值调节。由于MOS管存在较大的寄生电容，使得可调电容电路的变容比比较小，从而限制了可调电容电路的使用范围。
发明内容
本发明提供一种可调电容电路和延时调节电路，以提高可调电容电路的变容比，增加了可调电容电路的使用范围。
第一方面，本发明实施例提供了一种可调电容电路，包括至少一个电容调节单元；
所述电容调节单元包括两个调节子单元，每个所述调节子单元包括第一电容、第一三极管和回路模块，所述第一电容的第一极作为所述调节子单元的第一端，所述第一电容的第二极与所述第一三极管的第一极和所述回路模块的第二端连接，所述第一三极管的第二极与第一电压端连接，并作为所述调节子单元的第二端，所述回路模块的第一端与第二电压端连接，所述第一三极管的基极与控制信号端连接，两个所述调节子单元以所述第一电压端呈镜像设置；其中，所述回路模块用于为所述第一三极管提供回路。
可选地，所述回路模块包括第一电阻；所述第一电阻的第一端与所述第二电压端连接，所述第一电阻的第二端与所述第一电容的第二极连接。
可选地，所述可调电容电路包括至少两个电容调节单元；至少两个所述电容调节单元并联连接。
可选地，不同所述电容调节单元内的第一三极管的基极与不同的控制信号端连接。
可选地，任意两个所述电容调节单元的电容最大值的比值为2n；其中，n为大于或等于1的整数。
可选地，可调电容电路还包括压控电容调节单元；所述压控电容调节单元与所述电容调节单元并联，所述压控电容调节单元用于连续调节所述电容调节单元电容值范围内的电容值。
可选地，所述压控电容调节单元包括第一可变电容和第二可变电容；所述第一可变电容的第一极与所述电容调节单元中的一个调节子单元的第一端连接，所述第一可变电容的第二极和所述第二可变电容的第一极与电压控制端连接，所述第二可变电容的第二极与所述电容调节单元中的另一个调节子单元的第一端连接。
可选地，所述可调电容电路包括至少两个电容调节单元时，至少两个所述电容调节单元的电容最大值中的最小值对应的电容调节单元为第一电容调节单元；所述压控电容调节单元的电容最小值等于所述第一电容调节单元的电容最小值，所述压控电容调节单元的电容最大值等于所述第一电容调节单元的电容最大值。
第二方面，本发明实施例还提供了一种延时调节电路，包括高速数据接口电路和第一方面提供的可调电容电路；所述高速数据接口电路的输出端与所述可调电容电路连接，所述高速数据接口电路用于输出待延时信号，所述可调电容电路用于对所述待延时信号延时。
可选地，所述高速数据接口电路为电流模式逻辑电平接口电路。
本发明实施例的技术方案，通过设置电容调节单元包括第一三极管，第一三极管的寄生电容很小，使得电容调节单元的电容最小值比较小，从而可以降低电容调节单元的电容值调节范围的最小值，增加了电容调节单元的变容比，从而可以增加可调电容电路的变容比，使得可调电容电路可以用于高速电路中。同时，增加了可调电容电路用于改变节点时间常数时时间常数的取值范围，或者增加了可调电容电路用于延时电路时延时时长的取值范围，增加了可调电容电路的使用范围。
附图说明
图1为现有技术提供的一种可调电容电路的结构示意图；
图2为本发明实施例提供的一种可调电容电路的结构示意图；
图3为本发明实施例提供的另一种可调电容电路的结构示意图；
图4为本发明实施例提供的另一种可调电容电路的结构示意图；
图5为本发明实施例提供的另一种可调电容电路的结构示意图；
图6为本发明实施例提供的一种延时调节电路的结构示意图；
图7为本发明实施例提供的另一种延时调节电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有技术提供的一种可调电容电路的结构示意图。如图1所示，该可调电容电路包括三个支路，每个支路由两个定容电容和一个MOS管形成全差分开关电容。示例性地，图1提供的可调电容电路包括三个支路，第一个支路到第三个支路上分别包括第一MOS管S1、第二MOS管S2和第三MOS管S3。通过分别控制第一MOS管S1、第二MOS管S2和第三MOS管S3的导通或关断，可以控制MOS管所在支路的电容是否接入可调电容电路。例如，当第一MOS管S1导通时，第一MOS管S1所在的第一个支路上的电容接入可调电容电路。当第一MOS管S1关断时，第一MOS管S1所在的第一个支路上的电容断路。由此可以通过控制第一MOS管S1的导通或关断控制可调电容电路中的电容数量，进而可以控制可调电容电路的电容值。MOS管导通时，MOS管所在支路的导通电容值为两个电容的串联等效电容值。MOS管关断时，MOS管所在支路的关断电容值为MOS管的寄生电容值。由于MOS管存在较大的寄生电容，使得MOS管关断时，MOS管所在支路的关断电容值比较大。从而使得MOS管所在支路的导通电容值与关断电容值的比值比较小，即MOS管所在支路的变容比比较小，限制了可调电容电路的使用范围。
针对上述技术问题，本发明实施例提供了一种可调电容电路。图2为本发明实施例提供的一种可调电容电路的结构示意图。如图2所示，可调电容电路包括至少一个电容调节单元10；电容调节单元10包括两个调节子单元110，每个调节子单元110包括第一电容C1、第一三极管Q1和回路模块111，第一电容C1的第一极作为调节子单元110的第一端，第一电容C1的第二极与第一三极管Q1的第一极和回路模块111的第二端连接，第一三极管Q1的第二极与第一电压端V1连接，并作为调节子单元110的第二端，回路模块111的第一端与第二电压端V2连接，第一三极管Q1的基极与控制信号端CTRL连接，两个调节子单元110以第一电压端V1呈镜像设置；其中，回路模块111用于为第一三极管Q1提供回路。
具体地，图2中示例性示出了可调电容电路包括一个电容调节单元10。在电容调节单元10内，两个调节子单元110以第一电压端V1呈镜像设置，即两个调节子单元110中的第一三极管Q1的第二极均与第一电压端V1连接，且两个调节子单元110中的第一三极管Q1的基极均与控制信号端CTRL连接，使得控制信号端CTRL提供的控制信号可以同时控制两个调节子单元110中的第一三极管Q1同时导通或关断。同时可以使得电容调节单元10形成完整的伪差分电容调节单元，提高了电容调节单元10的抗共模干扰的效果。在两个调节子单元110以第一电压端V1呈镜像设置后，两个调节子单元110的第一端分别作为可调电容电路的两个端口。如图2所示，两个调节子单元110分别为第一调节子单元101和第二调节子单元102，第一调节子单元101的第一端作为可调电容电路的第一端口P1，第二调节子单元102的第一端作为可调电容电路的第二端口P2。第一三极管Q1的导通或关断可以控制电容调节单元10中的第一电容C1是否接入可调电容电路。当控制信号端CTRL提供的控制信号控制第一三极管Q1导通时，第二电压端V2提供的第二电压通过回路模块111传输至第一三极管Q1的第一极，且第一电压端V1提供的第一电压传输至第一三极管Q1的第二极，第一电压和第二电压不相等，使得第一三极管Q1的第一极和第二极之间具有压差，第一三极管Q1、回路模块111、第一电压端V1和第二电压端V2形成导通回路。此时调节子单元110内的第一电容C1通过第一三极管Q1形成导通回路，第一电容C1接入可调电容电路，用于调节可调电容电路的电容值。当控制信号端CTRL提供的控制信号控制第一三极管Q1关断时，两个调节子单元110处于断路状态，此时调节子单元110内的第一电容C1无法接入可调电容电路。由于调节子单元110内通过第一三极管Q1控制调节子单元10的状态。当第一三极管Q1关断时，电容调节单元10上的等效电容值为第一三极管Q1的寄生电容，当第一三极管Q1导通时，电容调节单元10上的等效电容值为两个调节子单元110中的第一电容C1的串联等效电容。
电容调节单元10的变容比为电容调节单元10的电容值调节范围的最大值与电容调节单元10的电容值调节范围的最小值的比值。电容调节单元10的电容值调节范围的最大值为电容调节单元10的导通电容值，即为两个调节子单元110中的第一电容C1接入可调电容电路时的等效电容值，电容调节单元10的电容值调节范围的最小值为电容调节单元10的关断电容值，即为第一三极管Q1的寄生电容。第一三极管Q1具有很小的寄生电容，使得电容调节单元10上的关断电容值比较小，从而可以降低电容调节单元10的电容值调节范围的最小值，增加了电容调节单元10的变容比，从而可以增加可调电容电路的变容比，使得可调电容电路可以用于高速电路中。同时，增加了可调电容电路用于改变节点时间常数时时间常数的取值范围，或者增加了可调电容电路用于延时电路时延时时长的取值范围，增加了可调电容电路的使用范围。
需要说明的是，图2中示例性地示出了第一三极管Q1为N型三极管，控制信号端CTRL提供的控制信号为高电平时，第一三极管Q1导通，控制信号端CTRL提供的控制信号为低电平时，第一三极管Q1关断。对应的可以设置第一电压端V1提供的第一电压为低电压，例如可以为接地端，第二电压端V2提供的第二电压为高电压，例如可以为电源端。在其他实施例中，第一三极管Q1还可以P型晶体管，此处不做限定。
图3为本发明实施例提供的另一种可调电容电路的结构示意图。如图3所示，回路模块111包括第一电阻R1；第一电阻R1的第一端与第二电压端V2连接，第一电阻R1的第二端与第一电容C1的第二极连接。
具体地，第一电阻R1可以为第二电压端V2和第一三极管Q1的第一极之间提供回路，在控制信号端CTRL提供的控制信号控制第一三极管Q1导通时，第二电压端V2、第一电阻R1、第一三极管Q1和第一电压端V1之间形成导通回路，从而使得调节子单元110内的第一电容C1通过第一三极管Q1形成导通回路，第一电容C1接入可调电容电路，用于调节可调电容电路的电容值。
需要说明的是，电容调节单元10的时间常数与电容调节单元10的等效电容和等效电阻相关，当回路模块111包括第一电阻R1时，第一电阻R1影响电容调节单元10的时间常数，通过设置第一电阻R1的阻值很小，从而可以降低第一电阻R1对电容调节单元10的时间常数的影响。
图4为本发明实施例提供的另一种可调电容电路的结构示意图。如图4所示，可调电容电路包括至少两个电容调节单元10；至少两个电容调节单元10并联连接。
具体地，至少两个电容调节单元10并联连接，每个电容调节单元10中两个调节子单元110的第一端分别作为可调电容电路的两个端口。图4中示例性地示出了可调电容电路包括三个电容调节单元10。三个电容调节单元10并联连接。通过设置至少两个电容调节单元10并联连接，可以通过多个电容调节单元10内的第一电容C1增加可调电容电路的电容值调节范围，从而可以进一步地增加可调电容电路的变容比，增加了可调电容电路的使用范围。
继续参考图4，不同电容调节单元10内的第一三极管Q1的基极与不同的控制信号端CTRL连接。
具体地，不同的控制信号端CTRL提供的控制信号可以单独控制不同电容调节单元10内的第一三极管Q1的导通或关断，从而可以分别控制不同的电容调节单元10内的第一电容C1接入可调电容电路，进一步地增加可调电容电路的电容值调节范围。示例性地，如图4所示，可调电容电路包括三个电容调节单元10，每个电容调节单元10中的第一三极管Q1的基极分别与第一控制信号端CTRL1、第二控制信号端CTRL2和第三控制信号端CTRL3连接，第一控制信号端CTRL1提供的第一控制信号、第二控制信号端CTRL2提供的第二控制信号和第三控制信号端CTRL3提供的第三控制信号可以分别控制三个电容调节单元10中的第一电容C1是否接入可调电容电路，可以使可调电容电路的电容值调节范围增加，从而可以进一步地提高可调电容电路的变容比，增加可调电容电路的使用范围。
示例性地，当第一控制信号端CTRL1提供的第一控制信号控制第一个电容调节单元10中的第一三极管Q1关断，第二控制信号端CTRL2提供的第二控制信号控制第二个电容调节单元10中的第一三极管Q1关断，第三控制信号端CTRL3提供的第三控制信号控制第三个电容调节单元10中的第一三极管Q1关断时，可调电容电路的电容值为第一个电容调节单元10中的第一三极管Q1的寄生电容与第二个电容调节单元10中的第一三极管Q1的寄生电容和第三个电容调节单元10中的第一三极管Q1的寄生电容之和，并且为可调电容电路的电容值调节范围的最小值。当第一控制信号端CTRL1提供的第一控制信号控制第一个电容调节单元10中的第一三极管Q1导通，第二控制信号端CTRL2提供的第二控制信号控制第二个电容调节单元10中的第一三极管Q1关断，第三控制信号端CTRL3提供的第三控制信号控制第三个电容调节单元10中的第一三极管Q1关断时，可调电容电路的电容值为第一个电容调节单元10中的两个第一电容C1的等效电容值与第二个电容调节单元10中的第一三极管Q1的寄生电容和第三个电容调节单元10中的第一三极管Q1的寄生电容之和。当第一控制信号端CTRL1提供的第一控制信号控制第一个电容调节单元10中的第一三极管Q1导通，第二控制信号端CTRL2提供的第二控制信号控制第二个电容调节单元10中的第一三极管Q1导通，第三控制信号端CTRL3提供的第三控制信号控制第三个电容调节单元10中的第一三极管Q1关断时，可调电容电路的电容值为第一个电容调节单元10中的两个第一电容C1的等效电容值与第二个电容调节单元10中的两个第一电容C1的等效电容值以及第三个电容调节单元10中的第一三极管Q1的寄生电容之和。当第一控制信号端CTRL1提供的第一控制信号控制第一个电容调节单元10中的第一三极管Q1导通，第二控制信号端CTRL2提供的第二控制信号控制第二个电容调节单元10中的第一三极管Q1导通，第三控制信号端CTRL3提供的第三控制信号控制第三个电容调节单元10中的第一三极管Q1导通时，可调电容电路的电容值为第一个电容调节单元10中的两个第一电容C1的等效电容值，第二个电容调节单元10中的两个第一电容C1的等效电容值以及第三个电容调节单元10中的两个第一电容C1的等效电容值之和，并且为可调电容电路的电容值调节范围的最大值。
在上述各技术方案的基础上，任意两个电容调节单元的电容最大值的比值为2n；其中，n为大于或等于1的整数。
具体地，第一三极管具有导通和关断状态，使得电容调节单元的电容值调节范围只包括两个数值，分别为第一三极管导通时电容调节单元中第一电容的等效电容值，以及第一三极管关断时电容调节单元中第一三极管的寄生电容值。当可调电容电路包括至少两个电容调节单元时，至少两个电容调节单元的电容最小值均为第一三极管的寄生电容值，设置任意两个电容调节单元的电容最大值的比值为2n，可以使得不同的电容调节单元的电容值调节范围的关系为2n，从而有利于电容调节单元实现模拟信号与数字信号的转换对应。示例性地，当可调电容电路包括三个电容调节单元时，相邻两个电容调节单元的电容最大值的比值为21，此时第一个电容调节单元与第三个电容调节单元的电容最大值的比为22，有利于电容调节单元实现模拟信号与数字信号的转换对应。
图5为本发明实施例提供的另一种可调电容电路的结构示意图。如图5所示，可调电容电路还包括压控电容调节单元20；压控电容调节单元20与电容调节单元10并联，压控电容调节单元20用于连续调节电容调节单元10电容值范围内的电容值。
具体地，压控电容调节单元20可以根据电压调节电容值，电压为模拟信号，从而可以使得压控电容调节单元20实现电容值的连续调节，满足模拟信号的应用场合。另外，压控电容调节单元20与电容调节单元10并联，可以使得可调电容电路的电容值为压控电容调节单元20的电容值与电容调节单元10的电容值之和。压控电容调节单元20连续调节电容调节单元10电容值范围内的电容值时，可以通过压控电容调节单元20与电容调节单元10的配合实现电容调节单元10的电容值范围内的电容值连续调节，实现可调电容电路在模拟信号的应用场合，进一步地增加了可调电容电路的使用范围。
继续参考图5，压控电容调节单元20包括第一可变电容Ct1和第二可变电容Ct2；第一可变电容Ct1的第一极与电容调节单元10中的一个调节子单元110的第一端连接，第一可变电容Ct1的第二极和第二可变电容Ct2的第一极与电压控制端CV连接，第二可变电容Ct2的第二极与电容调节单元10中的另一个调节子单元110的第一端连接。
具体地，如图5所示，第一可变电容Ct1和第二可变电容Ct2背接，通过电压控制端CV提供的电压控制信号控制第一可变电容Ct1和第二可变电容Ct2的电容值，进而调节压控电容调节单元20的电容值。第一可变电容Ct1和第二可变电容Ct2可以连续变容，从而使得压控电容调节单元20实现在电容值调节范围内的全数值调节，满足模拟信号的应用场合。
在上述各技术方案的基础上，可调电容电路包括至少两个电容调节单元时，至少两个电容调节单元的电容最大值中的最小值对应的电容调节单元为第一电容调节单元；压控电容调节单元的电容最小值等于第一电容调节单元的电容最小值，压控电容调节单元的电容最大值等于第一电容调节单元的电容最大值。
具体地，当可调电容电路包括至少两个电容调节单元时，不同的电容调节单元的电容最小值相等，不同的电容调节单元的电容最大值可以不等。示例性地，任意两个电容调节单元的电容最大值的比值为2n，此时可以设置压控电容调节单元的电容最小值等于电容调节单元的电容最小值，压控电容调节单元的电容最大值等于不同的电容调节单元的电容最大值中的最小值，即为第一电容调节单元的电容最大值，从而使得压控电容调节单元可以实现连续调节第一电容调节单元的电容值调节范围。同时，通过控制不同电容调节单元中的第一三极管的导通或关断状态，可以使得不同的电容调节单元的电容值调节范围与压控电容调节单元的电容值调节范围配合，实现所有电容调节单元的电容值调节范围内的电容值连续调节，进一步地增加了可调电容电路的电容调节范围，增加了可调电容电路的使用范围。
示例性地，图5中示例性地示出了可调电容电路包括三个电容调节单元10和一个压控电容调节单元20。任意两个电容调节单元10的电容最大值的比值为2n，例如，第一个电容调节单元11的电容最大值小于第二个电容调节单元12的电容最大值，且第二个电容调节单元12的电容最大值与第一个电容调节单元11的电容最大值的比值为2。第二个电容调节单元12的电容最大值小于第三个电容调节单元13的电容最大值，且第三个电容调节单元13的电容最大值与第二个电容调节单元12的电容最大值的比值为2。压控电容调节单元20的电容值调节范围的电容最小值为电容调节单元10的电容值调节范围的电容最小值，即为第一三极管Q1的寄生电容值。压控电容调节单元20的电容值调节范围的电容最大值为第一个电容调节单元11的电容最大值。在可调电容电路调节电容值时，可以控制第一个电容调节单元11至第三个电容调节单元13内的第一三极管Q1关断，使得可调电容电路的电容值调节范围为压控电容调节单元20的电容值调节范围与三个第一三极管Q1的寄生电容值之和，此时可调电容电路的电容值调节范围大于第一个电容调节单元11的电容值调节范围，并在第一个电容调节单元11的电容值调节范围内实现连续调节。或者，可以控制第一个电容调节单元11内的第一三极管Q1导通，第二个电容调节单元12和第三个电容调节单元13内的第一三极管Q1关断，压控电容调节单元20与第一个电容调节单元11配合，使得可调电容电路的电容值为压控电容调节单元20的电容值与第一个电容调节单元11内两个第一电容C1的等效电容值，以及两个第一三极管Q1的寄生电容值之和，此时可调电容电路的电容值调节范围大于第二个电容调节单元12的电容值调节范围，并在第一个电容调节单元11的电容值调节范围以外，且在第二个电容调节单元11的电容值调节范围以内实现连续调节。或者，可以控制第一个电容调节单元11内的第一三极管Q1导通，第二个电容调节单元12内的第一三极管Q1导通，第三个电容调节单元13内的第一三极管Q1关断，压控电容调节单元20与第一个电容调节单元11和第二个电容调节单元12配合，使得可调电容电路的电容值为压控电容调节单元20的电容值与第一个电容调节单元11内两个第一电容C1的等效电容值、第二个电容调节单元12内两个第一电容C1的等效电容值以及一个第一三极管Q1的寄生电容值之和，此时可调电容电路的电容值调节范围大于第三个电容调节单元13的电容值调节范围，并在第二个电容调节单元12的电容值调节范围以外，且在第三个电容调节单元13的电容值调节范围以内实现连续调节。或者，可以控制第一个电容调节单元11内的第一三极管Q1导通，第二个电容调节单元12内的第一三极管Q1导通，第三个电容调节单元13内的第一三极管Q1导通，压控电容调节单元20与第一个电容调节单元11、第二个电容调节单元12和第三个电容调节单元13配合，使得可调电容电路的电容值为压控电容调节单元20的电容值与第一个电容调节单元11内两个第一电容C1的等效电容值、第二个电容调节单元12内两个第一电容C1的等效电容值以及第三个电容调节单元13内两个第一电容C1的等效电容值之和，此时可调电容电路的电容值调节范围大于第三个电容调节单元13的电容值调节范围的两倍，并在第三个电容调节单元13的电容值调节范围以外，且在第三个电容调节单元13的电容值调节范围的两倍以内实现连续调节。由此可以实现可调电容电路在电容值调节范围内电容值的连续调节，进一步地增加了可调电容电路的电容调节范围，增加了可调电容电路的使用范围。
需要说明的是，上述过程仅是可调电容电路调节电容值的一种示例。在其他实施例中，可调电容电路还可以包括多个电容调节单元，可调电容电路的电容值调节范围以及调节过程可以适应性的变化，此处不做限定。
另外，上述各实施例提供的可调电容电路具有多种应用场景，示例性地，可调电容电路可以集成于功能芯片上或者集成于集成电路内，用于实现功能芯片或集成电路的电容可调，以提高功能芯片或集成电路的性能。
本发明实施例还提供一种延时调节电路。图6为本发明实施例提供的一种延时调节电路的结构示意图。如图6所示，延时调节电路包括高速数据接口电路200和本发明任意实施例提供的可调电容电路100；高速数据接口电路200的输出端与可调电容电路100连接，高速数据接口电路200用于输出待延时信号，可调电容电路100用于对待延时信号延时。
具体地，如图6所示，高速数据接口电路200的输出端包括两个输出端口，分别与可调电容电路100的两个端口连接。高速数据接口电路200为可调电容电路100提供待延时信号，该待延时信号传输至可调电容电路100的两个端口时，可调电容电路100根据延时调节电路的延时需求调节调节子单元中的第一三极管的导通或关断状态，从而可以实现对待延时信号的延时。
本实施例的技术方案，由于可调电容电路中的电容调节单元包括第一三极管，第一三极管的寄生电容很小，使得电容调节单元的电容最小值比较小，从而可以降低电容调节单元的电容值调节范围的最小值，增加了电容调节单元的变容比，从而可以增加可调电容电路的变容比，使得可调电容电路可以用于高速电路中。同时可以增加延时调节电路的延时时长的取值范围，进而增加了可调电容电路的使用范围。
继续参考图6，高速数据接口电路200为电流模式逻辑电平接口电路。
具体地，电流模式逻辑(current mode logic，CML)电平接口电路包括电流源、两个三极管和两个电阻，两个三极管的发射极与电流源的正极连接，电流源的负极与接地端连接，两个三极管的集电极分别通过一电阻与电源连接，并分别作为CML电平接口电路的两个输出端，两个三极管的基极分别与高电平输入端VIN和低电平输入端VIP连接，用于分别控制两个三极管分时导通。由于CML电平接口电路简单，可以简化延时调节电路的结构。
需要说明的是，图6中示例性地示出了可调电容电路100仅包括电容调节单元10，在其他实施例中，可调电容电路100还可以包括压控电容调节单元。图7为本发明实施例提供的另一种延时调节电路的结构示意图。如图7所示，可调电容电路100还包括压控电容调节单元20，通过压控电容调节单元20可以实现可调电容电路100在电容值调节范围内电容值的连续调节，使得延时调节电路能够在延时时长的调节范围内实现延时时长的连续调节。
另外，上述各实施例提供的延时调节电路具有多种应用场景，示例性地，延时调节电路可以集成于功能芯片上或者集成于集成电路内，用于实现功能芯片或集成电路的电容可调，以提高功能芯片或集成电路的性能。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种可调电容电路，其特征在于，包括至少一个电容调节单元；
所述电容调节单元包括两个调节子单元，每个所述调节子单元包括第一电容、第一三极管和回路模块，所述第一电容的第一极作为所述调节子单元的第一端，所述第一电容的第二极与所述第一三极管的第一极和所述回路模块的第二端连接，所述第一三极管的第二极与第一电压端连接，并作为所述调节子单元的第二端，所述回路模块的第一端与第二电压端连接，所述第一三极管的基极与控制信号端连接，两个所述调节子单元以所述第一电压端呈镜像设置；其中，所述回路模块用于为所述第一三极管提供回路；
所述可调电容电路包括至少两个电容调节单元；至少两个所述电容调节单元并联连接；
所述可调电容电路包括至少两个电容调节单元时，至少两个所述电容调节单元的电容最大值中的最小值对应的电容调节单元为第一电容调节单元；压控电容调节单元的电容最小值等于所述第一电容调节单元的电容最小值，压控电容调节单元的电容最大值等于所述第一电容调节单元的电容最大值。
2.根据权利要求1所述的可调电容电路，其特征在于，所述回路模块包括第一电阻；所述第一电阻的第一端与所述第二电压端连接，所述第一电阻的第二端与所述第一电容的第二极连接。
3.根据权利要求1所述的可调电容电路，其特征在于，不同所述电容调节单元内的第一三极管的基极与不同的控制信号端连接。
4.根据权利要求1所述的可调电容电路，其特征在于，任意两个所述电容调节单元的电容最大值的比值为2n；其中，n为大于或等于1的整数。
5.根据权利要求1-4任一项所述的可调电容电路，其特征在于，还包括压控电容调节单元；所述压控电容调节单元与所述电容调节单元并联，所述压控电容调节单元用于连续调节所述电容调节单元电容值范围内的电容值。
6.根据权利要求5所述的可调电容电路，其特征在于，所述压控电容调节单元包括第一可变电容和第二可变电容；所述第一可变电容的第一极与所述电容调节单元中的一个调节子单元的第一端连接，所述第一可变电容的第二极和所述第二可变电容的第一极与电压控制端连接，所述第二可变电容的第二极与所述电容调节单元中的另一个调节子单元的第一端连接。
7.一种延时调节电路，其特征在于，包括高速数据接口电路和权利要求1-6任一项所述的可调电容电路；所述高速数据接口电路的输出端与所述可调电容电路连接，所述高速数据接口电路用于输出待延时信号，所述可调电容电路用于对所述待延时信号延时。
8.根据权利要求7所述的延时调节电路，其特征在于，所述高速数据接口电路为电流模式逻辑电平接口电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111564793.6A CN114362511B (zh) | 2021-12-20 | 2021-12-20 | 可调电容电路和延时调节电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111564793.6A CN114362511B (zh) | 2021-12-20 | 2021-12-20 | 可调电容电路和延时调节电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114362511A CN114362511A (zh) | 2022-04-15 |
| CN114362511B true CN114362511B (zh) | 2024-04-09 |
Family
ID=81101453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111564793.6A Active CN114362511B (zh) | 2021-12-20 | 2021-12-20 | 可调电容电路和延时调节电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114362511B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614275B1 (en) * | 2002-04-04 | 2003-09-02 | Sun Microsystems, Inc. | Adjustable capacitances for DLL loop and power supply noise filters |
| CN211406367U (zh) * | 2019-12-18 | 2020-09-01 | 衢州职业技术学院 | 一种可调时延时断开的控制电路及具有该电路的床头灯 |
| CN111969986A (zh) * | 2020-07-17 | 2020-11-20 | 苏州浪潮智能科技有限公司 | 一种调整信号延时及斜率的系统和方法 |
| CN112787604A (zh) * | 2020-12-31 | 2021-05-11 | 普源精电科技股份有限公司 | 放大器 |
| CN213990607U (zh) * | 2020-12-31 | 2021-08-17 | 锐石创芯（深圳）科技有限公司 | 可调电容元件和低噪声放大电路 |
| CN113612445A (zh) * | 2021-08-23 | 2021-11-05 | 北京北斗华大科技有限公司 | 一种温度补偿lc压控振荡器 |
| CN113741261A (zh) * | 2021-08-27 | 2021-12-03 | 普源精电科技股份有限公司 | 一种上下电控制电路及信号输出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9973176B2 (en) * | 2014-12-27 | 2018-05-15 | Intel Corporation | Circuits for digital and analog controlled oscillators |
-
2021
- 2021-12-20 CN CN202111564793.6A patent/CN114362511B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614275B1 (en) * | 2002-04-04 | 2003-09-02 | Sun Microsystems, Inc. | Adjustable capacitances for DLL loop and power supply noise filters |
| CN211406367U (zh) * | 2019-12-18 | 2020-09-01 | 衢州职业技术学院 | 一种可调时延时断开的控制电路及具有该电路的床头灯 |
| CN111969986A (zh) * | 2020-07-17 | 2020-11-20 | 苏州浪潮智能科技有限公司 | 一种调整信号延时及斜率的系统和方法 |
| CN112787604A (zh) * | 2020-12-31 | 2021-05-11 | 普源精电科技股份有限公司 | 放大器 |
| CN213990607U (zh) * | 2020-12-31 | 2021-08-17 | 锐石创芯（深圳）科技有限公司 | 可调电容元件和低噪声放大电路 |
| CN113612445A (zh) * | 2021-08-23 | 2021-11-05 | 北京北斗华大科技有限公司 | 一种温度补偿lc压控振荡器 |
| CN113741261A (zh) * | 2021-08-27 | 2021-12-03 | 普源精电科技股份有限公司 | 一种上下电控制电路及信号输出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114362511A (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101965788B1 (ko) | 단일 종단형 구성가능한 다중 모드 드라이버 | |
| KR100489460B1 (ko) | 조정 가능한 출력 드라이버 회로 | |
| EP2335385B1 (en) | Bus driver circuit | |
| US6956442B2 (en) | Ring oscillator with peaking stages | |
| US5371420A (en) | Output circuit having reduced switching noise | |
| CN111107026B (zh) | 具有可编程峰值增益的低电源线性均衡器 | |
| US4972517A (en) | Driver circuit receiving input voltage and providing corresponding output voltage | |
| US20110193595A1 (en) | Output driver circuit | |
| US11245555B1 (en) | Wideband passive buffer with DC level shift for wired data communication | |
| CN111313228B (zh) | 激光驱动电路及光发射系统 | |
| WO2023116094A1 (zh) | 可调电容电路和延时调节电路 | |
| CN110650105B (zh) | 一种自适应连续时间线性均衡的宽带有源线性均衡器电路 | |
| US10778163B2 (en) | Amplification circuit, and receiving circuit, semiconductor apparatus and semiconductor system using the amplification circuit | |
| CN109412579B (zh) | 电流模式逻辑驱动电路 | |
| CN114362511B (zh) | 可调电容电路和延时调节电路 | |
| JP2004056546A (ja) | データ伝送回路及び半導体集積回路 | |
| CN114400991A (zh) | 可调电容电路和延时调节电路 | |
| US6683505B2 (en) | High speed voltage controlled oscillator | |
| CN115225065A (zh) | 时钟调整电路 | |
| US10715358B1 (en) | Circuit for and method of receiving signals in an integrated circuit device | |
| CN114448451B (zh) | 具有可控回转率的发射器 | |
| TWI779717B (zh) | 類比前端裝置 | |
| JP2002076780A (ja) | パワーアンプ回路の出力電力調整方法及びパワーアンプ回路 | |
| US20220286120A1 (en) | Channel loss compensation circuit | |
| JPS61129916A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |