TWI779717B - 類比前端裝置 - Google Patents

類比前端裝置 Download PDF

Info

Publication number
TWI779717B
TWI779717B TW110125950A TW110125950A TWI779717B TW I779717 B TWI779717 B TW I779717B TW 110125950 A TW110125950 A TW 110125950A TW 110125950 A TW110125950 A TW 110125950A TW I779717 B TWI779717 B TW I779717B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
gain control
end device
level
Prior art date
Application number
TW110125950A
Other languages
English (en)
Other versions
TW202304133A (zh
Inventor
林見儒
林楷越
邱鈺婷
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110125950A priority Critical patent/TWI779717B/zh
Priority to US17/830,382 priority patent/US20230025101A1/en
Application granted granted Critical
Publication of TWI779717B publication Critical patent/TWI779717B/zh
Publication of TW202304133A publication Critical patent/TW202304133A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Paper (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

類比前端裝置包含放大器電路、第一增益控制電路以及追蹤電路。放大器電路用以根據一第一輸入訊號產生一第一輸出訊號。第一增益控制電路用以根據一第一增益控制訊號設定一第一電性元件 ，並經由該第一電性元件傳輸該第一輸入訊號至該放大器電路的一第一輸入端，其中該第一電性元件的一端選擇性地耦接至該第一輸入端或一第一預設節點。追蹤電路用以根據該第一輸入端的一位準調整該第一預設節點的一位準，以降低該第一輸入端與該第一預設節點之間的電壓差。

Description

類比前端裝置
本案是關於類比前端裝置，尤其是關於可降低暫態誤差影響的類比前端裝置。
在通訊應用的類比前端系統中，可調增益放大器電路常用來對訊號進行放大，以供後續電路進行處理。在現有的技術中，當系統根據當前訊號判斷所需要的特定增益後，可調增益放大器電路的增益會固定於該特定增益而無法再被調整。然而，在訊號接收的過程中，若是受到溫度或其他不理想的因素之影響，會造成類比前端系統的訊號雜訊比下降。若是要在訊號接收的過程中調整可調增益放大器電路的增益來降低溫度或其他不理想的因素之影響，類比前端系統可能會受到調整放大增益的過程中所受到的暫態響應的影響，造成類比前端系統的訊號雜訊比下降與/或輸出不正確的資料。
於一些實施例中，類比前端裝置包含放大器電路、第一增益控制電路以及追蹤電路。放大器電路用以根據一第一輸入訊號產生一第一輸出訊號。第一增益控制電路用以根據一第一增益控制訊號設定一第一電性元件，並 經由該第一電性元件傳輸該第一輸入訊號至該放大器電路的一第一輸入端，其中該第一電性元件的一端選擇性地耦接至該第一輸入端或一第一預設節點。追蹤電路用以根據該第一輸入端的一位準調整該第一預設節點的一位準，以降低該第一輸入端與該第一預設節點之間的電壓差。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100:類比前端裝置
100A:類比前端裝置
110:放大器電路
120,130:增益控制電路
140:追蹤電路
142,144,148:單增益緩衝器電路
146:感測電路
150:消除突波電路
160,170:閂鎖器電路
180:類比數位轉換器電路
301~305:正反器電路
306:多工器電路
401:正回授電路
402,403:輸出級電路
B[1]~B[n],b[1]~b[n],B[1]',b[1]':位元
C,C1,C2:電容
CK1,CK2:時脈訊號
DO:數位輸出
E1,E2:電性元件
ER:暫態誤差
FB1,FB2:回授網路
I1:上拉電流
I2:下拉電流
IN,IP:端點
M1:上拉電晶體
M2:下拉電晶體
N1,N2:預設節點
PG1,PG2,PG2',PG3,PG4:增益控制訊號
R,R1,R2:電阻
S1,S1b:訊號
SW1,SW2:開關
T0:時間
TH:臨界電壓
U1,U2,U2B,U2':更新訊號
V1:電壓
VIN,VIP:輸入訊號
VO1,VO2:輸出訊號
〔圖1A〕為根據本案一些實施例繪製一種類比前端裝置的示意圖；〔圖1B〕為根據本案一些實施例繪製一種類比前端裝置的示意圖；〔圖2A〕為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路的示意圖；〔圖2B〕為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路的示意圖；〔圖2C〕為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路的示意圖；〔圖3A〕為根據本案一些實施例繪製圖1A或圖1B中的消除突波電路的示意圖；〔圖3B〕為根據本案一些實施例繪製圖1A或圖1B中多個訊號之波形圖； 〔圖4A〕為根據本案一些實施例繪製圖2A的多個位元的部分波形示意圖；以及〔圖4B〕為根據本案一些實施例繪製圖2A中之閂鎖器電路的示意圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統(circuitry)』可為由至少一電路(circuit)所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1A為根據本案一些實施例繪製一種類比前端(analog front-end)裝置100的示意圖。於一些實施例中，類比前端裝置100可應用於通訊系 統，以對所接收到的訊號(例如為輸入訊號VIN與輸入訊號VIP)進行初步處理(例如：放大、濾波、類比數位轉換等等)，以供後續電路進行使用。
於一些實施例中，類比前端裝置100包含放大器電路110、增益控制電路120、增益控制電路130、追蹤電路140、消除突波(deglitch)電路150、閂鎖器電路160、閂鎖器電路170以及類比數位轉換器電路180。
增益控制電路120以及增益控制電路130用以根據增益控制訊號PG1設定類比前端裝置100的放大增益。於一些實施例中，增益控制電路120可響應增益控制訊號PG1設定電性元件E1(例如可為，但不限於，電容性元件、電阻性元件等等)，並經由此電性元件E1傳輸輸入訊號VIN給放大器電路110的第一輸入端(後簡稱端點IN)。例如，增益控制電路120可根據增益控制訊號PG3調整增益控制電路120內的電路組態以調整電性元件E1，其中增益控制訊號PG3是基於增益控制訊號PG1產生。類似地，於一些實施例中，增益控制電路130可響應增益控制訊號PG1設定電性元件E2(例如可為，但不限於，電容性元件、電阻性元件等等)，並經由此電性元件E2傳輸輸入訊號VIP給放大器電路110的第二輸入端(後簡稱端點IP)。例如，增益控制電路130可根據增益控制訊號PG4調整增益控制電路130內的電路組態以調整電性元件E2，其中增益控制訊號PG4是基於增益控制訊號PG1產生。放大器電路110可為一差動放大器電路(即端點IN與端點IP為差動輸入端)，其用以根據輸入訊號VIN與輸入訊號VIP產生輸出訊號VO1以及輸出訊號VO2。
如圖1A所示，電性元件E1的一端選擇性地耦接至端點IN或預設節點N1，且電性元件E2的一端選擇性地耦接至端點IP或預設節點N2。於一些實 施例中，追蹤電路140用以根據端點IN的位準調整預設節點N1的位準，並根據端點IP的位準調整預設節點N2的位準。例如，追蹤電路140包含單增益緩衝器電路142以及單增益緩衝器電路144。單增益緩衝器電路142用以根據端點IN的位準設定預設節點N1的位準。單增益緩衝器電路144用以根據端點IP的位準設定預設節點N2的位準。藉由追蹤電路140，可以降低端點IN與預設節點N1之間的電壓差，並降低端點IP與預設節點N2之間的電壓差。如此一來，可以在調整放大增益的過程中避免電性元件E1與電性元件E2上的電荷重新分布，以降低輸出訊號VO1與輸出訊號VO2上的暫態誤差。
消除突波電路150用以根據時脈訊號CK1消除更新訊號U1上的突波，以產生更新訊號U2(如圖3A所示)，並根據更新訊號U1以及增益控制訊號PG1輸出增益控制訊號PG2，並根據時脈訊號CK1輸出增益控制訊號PG2以及更新訊號U2給閂鎖器電路160以及閂鎖器電路170。如此，可降低類比前端裝置100的放大增益的調整過程所受到突波的影響。關於消除突波電路150的相關設置方式將於後參照圖3A說明。
閂鎖器電路160可根據更新訊號U2將增益控制訊號PG2輸出為增益控制訊號PG3。如此，增益控制電路120可響應增益控制訊號PG3調整電性元件E1，以調整類比前端裝置100的放大增益。類似地，閂鎖器電路170可根據更新訊號U2將增益控制訊號PG2輸出為增益控制訊號PG4。如此，增益控制電路130可響應增益控制訊號PG4調整電性元件E2，以調整類比前端裝置100的放大增益。藉由閂鎖器電路160與閂鎖器電路170，可確保增益控制電路120以及增益控制電路130是在增益控制訊號PG1的所有位元完成切換後才調整電性元件E1以 及電性元件E2。如此一來，可降低增益控制電路120與增益控制電路130中多個元件切換之間的時間差，以降低輸出訊號VO1與輸出訊號VO2上的暫態誤差。關於閂鎖器電路160以及閂鎖器電路170的相關設置方式將於後參考圖4A與圖4B說明。
類比數位轉換器電路180根據時脈訊號CK2對輸出訊號VO1與輸出訊號VO2進行取樣，以產生數位輸出DO。於一些實施例中，時脈訊號CK1以及時脈訊號CK2之間的一相位差是根據輸出訊號VO1(與/或輸出訊號VO2)的暫態誤差設定。如此，可避免類比數位轉換器電路180取樣到不精準的輸出訊號VO1與輸出訊號VO2，以提供有效的數位輸出DO。關於此處的相關設置方式將於後參考圖3B說明。
圖1B為根據本案一些實施例繪製一種類比前端裝置100A的示意圖。相較於圖1A的類比前端裝置100，於此例中，預設節點N1與預設節點N2彼此耦接(例如皆連接至交流地)，以具有相同位準。追蹤電路140用以根據端點IN的位準以及端點IP的位準調整預設節點N1的位準以及預設節點N2的位準。例如，追蹤電路140包含感測電路146以及單增益緩衝器電路148。感測電路146用以根據端點IN的位準以及端點IP的位準產生電壓V1。於一些實施例中，感測電路146可包含電阻R1以及電阻R2。電阻R1的第一端耦接至端點IN，且電阻R1的第二端耦接至電阻R2的第一端，並用以產生電壓V1。電阻R2的第二端耦接至端點IP。單增益緩衝器電路148用以根據電壓V1設定預設節點N1以及預設節點N2的位準。
上述關於圖1A或圖1B中的追蹤電路140之設置方式用於示例，且本案並不以此為限。各種可用於降低壓差的追蹤電路140之設置方式皆為本案所涵蓋的範圍。
圖2A為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路120的示意圖。於一些實施例中，增益控制電路120可為交流耦合電路，其可將輸入訊號VIN中的交流訊號成分傳輸至圖1A或圖1B中的端點IN。於此例中，增益控制電路120包含多個切換式電容電路120[1]~120[n]，其中n可為大於1的正整數。多個切換式電容電路120[1]~120[n]根據增益控制訊號PG3(相當於延遲後的增益控制訊號PG1)的多個位元B[1]~B[n]切換，以提供等效電容為電性元件E1。
多個切換式電容電路120[1]~120[n]每一者包含電容C、開關SW1以及開關SW2。多個切換式電容電路120[1]~120[n]中的開關SW1分別經由多個位元B[1]~B[n]控制，且多個切換式電容電路120[1]~120[n]中的開關SW2分別經由多個位元b[1]~b[n]控制。以切換式電容電路120[1]為例，電容C的第一端接收輸入訊號VIN，且電容C的第二端耦接至開關SW1以及開關SW2。開關SW1根據位元B[1]選擇性導通，以耦接電容C(相當於電性元件E1)的第二端至端點IN。開關SW2根據位元b[1]選擇性導通，以耦接電容C的第二端至預設節點N1。於一些實施例中，類比前端裝置100(與/或類比前端裝置100A)可包含多個反相器電路(圖中未示出)，其可根據多個位元B[1]~B[n]產生多個位元b[1]~b[n](未全部示出)。多個位元B[1]~B[n]中之一對應者(例如為位元B[n]) 與多個位元b[1]~b[n]中之一對應者(例如為位元b[n])具有相反邏輯值。例如，當位元B[1]為邏輯值1，位元b[1]為邏輯值0。
當開關SW1響應位元B[1]導通時，開關SW2響應位元b[1]不導通。反之，當開關SW2響應位元b[1]導通時，開關SW1響應位元B[1]不導通。換言之，開關SW1的導通期間與開關SW2的導通期間彼此不重疊，以確保電容C(相當於電性元件E1)的第二端不會同時連接至端點IN以及預設節點N1。藉由上述設置方式，可降低增益控制電路120在切換過程中所產生的電壓擾動，以降低多個切換式電容電路120[1]~120[n]中多個電容C之間的電荷重新分布。如此，可降低輸出訊號VO1以及輸出訊號VO2上的暫態誤差。
當並聯於端點IN以及接收輸入訊號VIN的節點之間的電容C之個數變多時，等效電容(亦即由多個電容C形成的電性元件E1)之容值越大，使得電性元件E1的交流阻抗變低。如此，可以提高輸入訊號VIN中交流成分經由增益控制電路120傳輸到端點IN的能量。藉此調整方式，可以提高類比前端裝置100的放大增益。或者，當並聯於端點IN以及接收輸入訊號VIN的節點之間的電容C之個數變少時，等效電容(亦即由多個電容C形成的電性元件E1)之容值越小，使得電性元件E1的交流阻抗變高。如此，可以降低輸入訊號VIN中交流成分經由增益控制電路120傳輸到端點IN的能量。藉此調整方式，可以降低類比前端裝置100的放大增益。
於一些實施例中，多個切換式電容電路120[1]~120[n]中的至少一第一電路的電容C之容值可根據輸出訊號VO1的暫態誤差設定，且前述的至少一第一電路對應於多個位元B[1]~B[n]中的至少一最高有效位元(most significant bit)。於一些實施例中，前述的至少一第一電路的電容C之容值是基於溫度計碼(thermometer code)，多個切換式電容電路120[1]~120[n]中的至少一第二電路的電容C之容值是基於二進位碼(binary code)設定，且前述的至少一第二電路對應於多個位元B[1]~B[n]中的至少一最低有效位元(most least bit)。應理解，前述的最高有效位元及最低有效位元僅係用以說明各位元的電容C之容值區分，而非用以限制本案。
舉例而言，若n等於11，多個切換式電容電路120[1]~120[n]中的電容C之容值可以參照下表設定：
Figure 110125950-A0305-02-0011-1
 其中，位元B[7]至位元B[11]為最高有效位元，且位元B[1]至位元B[6]為最低有效位元。假設當前應用能容忍的輸出訊號VO1上的暫態誤差(即電壓擾動，例如為圖3B的暫態誤差ER)的上限所對應的電容切換值為128個單位電容，故在類比前端裝置100輸出資料的過程中可用來調整放大增益的多個高權重位元(例如為位元B[7]至位元B[10])所對應的電容C的容值會設置為不超過64個單位電容。在低權重位元(即最低有效位元)所對應的電容C的容值則採用二進位碼的方式設定，以節省電路元件(例如為開關)的數量。
例如，位元B[7]至位元B[10]所對應的多個電容C的容值可依照溫度計碼分別設定為64個單位電容，且位元B[1]至位元B[6]所對應的多個電容C的容值依照二進位依序設定為2個單位電容、4個單位電容、…、32個單位電 容。多個位元B[1]~B[10]所對應的多個切換式電容電路120[1]~120[10]可設定為微調(fine tune)電路，其可用於在類比前端裝置100有輸出資料(即數位輸出DO)的過程中調整類比前端裝置100的放大增益。如此，可以避免輸出訊號VO1(與/或輸出訊號VO2)上的暫態誤差過大，以降低對類比前端裝置100的訊號雜訊比之影響。例如，多個切換式電容電路120[1]~120[10]可在類比前端裝置100有輸出資料的過程中依據當前操作溫度動態地調整微調電路，以即時調整類比前端裝置100的放大增益。另外，於此例中，位元B[11]所對應的電容C的容值設定為128個單位電容。位元B[11]所對應的切換式電容電路120[11]可設定為粗調(coarse tune)電路，其用以在類比前端裝置100在輸出資料(即數位輸出DO)前調整類比前端裝置100的放大增益，而在類比前端裝置100輸出資料的過程中則為不可調。藉此，可以進一步提高類比前端裝置100的放大增益之可調範圍。應理解，前述實施例之數值、暫態誤差及可調範圍僅係用以說明而非用以限制本案。
圖2B為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路120的示意圖。如先前所述，增益控制電路120可為交流耦合電路，但本案並不以此為限。於另一些實施例中，增益控制電路120可為放大器電路110的回授網路FB1的至少一部分，且電性元件E1亦可為電阻性元件。
例如，如圖2B所示，回授網路FB1與放大器電路110操作為一帶通濾波器，其中增益控制電路120可用以實現回授網路FB1中的電阻R。換言之，增益控制電路120包含多個切換式電阻電路，其可根據多個位元B[1]~B[n]提供一等效電阻為電性元件E1(即電阻R)。
圖2C為根據本案一些實施例繪製圖1A或圖1B中的增益控制電路120的示意圖。類似地，於此例中，增益控制電路120可為放大器電路110的回授網路FB2的至少一部分。
回授網路FB2與放大器電路110操作為一帶通濾波器，其中增益控制電路120可用以實現回授網路FB2中的電容C1與電容C2。換言之，增益控制電路120包含多個切換式電容電路，其可根據多個位元B[1]~B[n]提供一等效電容為電性元件E1(即電容C1與電容C2之組合)。
上述的例子用於示例，且本案並不以此為限。依據實際應用的需求，增益控制電路120的設置方式可相應調整。為了清楚示意，圖2B的例子以單端訊號應用示出，但本案並不以此為限。於一些實施例中，增益控制電路130的設置方式可相同於增益控制電路120的設置方式，故於此不再重複贅述。
圖3A為根據本案一些實施例繪製圖1A或圖1B中的消除突波電路150的示意圖。消除突波電路150包含多個正反器電路301~305以及多工器電路306。多個正反器電路301~305可為(但不限於)D型正反器。多個正反器電路301~304根據時脈訊號CK1將更新訊號U1輸出為更新訊號U2'，並根據時脈訊號CK1輸出更新訊號U2'為更新訊號U2。詳細而言，正反器電路301以及正反器電路302依序串聯，以根據時脈訊號CK1將更新訊號U1輸出為更新訊號U2'。如此，可以消除更新訊號U1上的突波。正反器電路303以及正反器電路304依序串聯，以根據時脈訊號CK1將更新訊號U2'輸出為更新訊號U2。
多工器電路306用以根據更新訊號U2'輸出增益控制訊號PG2或增益控制訊號PG1為增益控制訊號PG2'。正反器電路305可根據時脈訊號CK1將 增益控制訊號PG2'輸出為增益控制訊號PG2。例如，若更新訊號U2'具有邏輯值1，多工器電路306輸出增益控制訊號PG1為增益控制訊號PG2'。如此，正反器電路305可根據時脈訊號CK1將增益控制訊號PG2'輸出為增益控制訊號PG2，以根據增益控制訊號PG1更新增益控制訊號PG3的多個位元(例如為圖2A中的多個位元B[1]~B[n])，以調整放大增益。或者，若更新訊號U2'具有邏輯值0，多工器電路306將先前的增益控制訊號PG2輸出為增益控制訊號PG2'。如此，正反器電路305下次輸出的增益控制訊號PG2中的多個位元會維持不變，以繼續維持當前的放大增益。
上述關於消除突波電路150的設置方式用於示例，但本並不以此為限。於一些實施例中，根據實際應用需求，消除突波電路150可包含位準移位器(未示出)，以調整消除突波電路150中一或多個內部訊號的位準。
圖3B為根據本案一些實施例繪製圖1A或圖1B中多個訊號之波形圖。當更新訊號U1具有一預設位準(例如為高位準，其對應於邏輯值1)時，閂鎖器電路160以及閂鎖器電路170可被觸發以輸出增益控制訊號PG2為增益控制訊號PG3以及增益控制訊號PG4，以調整放大增益。於一些實施例中，為了調整放大增益，增益控制訊號PG1於時間T0前進行切換(即多個位元B[1]~B[n]有轉態)，且更新訊號U1是在時間T0後才具有預設位準。多工器電路306可根據更新訊號U2'(其相當於延遲後的更新訊號U1)將更新後的增益控制訊號PG1輸出為增益控制訊號PG2'。如此，當更新訊號U2具有預設位準時，閂鎖器電路160以及閂鎖器電路170可被觸發以將增益控制訊號PG2輸出為增益控制訊號PG3與增益控制訊號PG4。藉由上述設置方式，可確保多個增益控制電路120與增益 控制電路130是在相同時間點進行切換，以降低輸出訊號VO1與輸出訊號VO2上的暫態誤差。
再者，如先前所述，時脈訊號CK1以及時脈訊號CK2之間的一相位差是根據輸出訊號VO1(與/或輸出訊號VO2)的暫態誤差(例如為圖3B的暫態誤差ER)設定。例如，在電路設計階段，可以利用具有不同相位(例如圖3B中的相位1至相位4，其中每兩個鄰近相位的差異為90度)的時脈訊號CK1測試消除突波電路150。如圖3B所示，根據具有不同相位的時脈訊號CK1，增益控制訊號PG2被輸出為增益控制訊號PG3(與/或增益控制訊號PG4)的時間點也會不同。如此，輸出訊號VO1(與/或輸出訊號VO2)會於相對應的時間點產生對應的暫態誤差ER。為了避免類比數位轉換器電路180取樣到暫態誤差ER，可以根據測試結果選擇具有合適的相位之時脈訊號CK1。例如，類比數位轉換器電路180根據時脈訊號CK2的上升邊緣對輸出訊號VO1與輸出訊號VO2進行取樣。對應於相位1的暫態誤差ER與時脈訊號CK2的上升邊緣沒有重疊。因此，可以選擇具有相位1的時脈訊號CK1為最終的時脈訊號CK1。
於上述的例子中，最終的時脈訊號CK1與時脈訊號CK2具有相同相位(即相位差為0)，但本案並不以此為限。依據不同的測試結果，最終的時脈訊號CK1與時脈訊號CK2之間的相位差可以為一事先定好的定值。
圖4A為根據本案一些實施例繪製圖2A的位元B[1]與位元b[1]的部分波形示意圖。如先前所述，開關SW1的導通期間與開關SW2的導通期間彼此不重疊。若開關SW1與開關SW2中每一者是由N型電晶體(例如為，但不限於，MOSFET)實施，開關SW1是在位元B[1]之位準高於開關SW1的臨界電壓 TH導通，而開關SW2是在位元b[1]之位準高於開關SW2的臨界電壓TH導通。如圖4A所示，在位元B[1]以及位元b[1]的轉態過程中，位元B[1]以及位元b[1]中之一者的上升邊緣與位元B[1]以及位元b[1]中之另一者的下降邊緣的交界處低於臨界電壓TH。藉由上述設置方式，可確保開關SW1的導通期間與開關SW2的導通期間彼此不重疊，以降低多個電容C在切換過程中所承受的電壓擾動，以降低多個電容C之間的電荷重新分布。如此，可降低輸出訊號VO1與輸出訊號VO2上的暫態誤差。
圖4B為根據本案一些實施例繪製圖2A中之閂鎖器電路160的示意圖。閂鎖器電路160包含正回授電路401以及多個輸出級電路402~403。為易於理解，圖4B僅示出處理增益控制訊號PG2中的一個位元(例如為B[1]'，其對應於增益控制訊號PG3的位元B[1])的電路部分。
正回授電路401用以根據更新訊號U2觸發以根據位元B[1]'以及對應位元b[1]'(其與位元B[1]'具有相反的邏輯值)產生訊號S1以及訊號S1b。例如，當正回授電路401根據更新訊號U2以及更新訊號U2B(其與更新訊號U2具有相反的邏輯值)觸發時，正回授電路401可將訊號S1的位準快速調整至一第一預設位準(例如為系統高電壓或是系統低電壓)並傳輸訊號S1給輸出級電路402。類似地，當正回授電路401根據更新訊號U2以及更新訊號U2B觸發時，正回授電路401可將訊號S1b的位準快速調整至一第二預設位準(其相反於該第一預設位準)並傳輸訊號S1b給輸出級電路403。多個輸出級電路402~403可將訊號S1與訊號S1b分別輸出為位元B[1]以及位元b[1]。
於一些實施例中，多個輸出級電路402~403中每一者的上拉電流不同於多個輸出級電路402~403中每一者的下拉電流。例如，以輸出級電路402為例，輸出級電路402包含上拉電晶體M1以及下拉電晶體M2。上拉電晶體M1的長寬比可設置為小於下拉電晶體M2的長寬比。如此，上拉電晶體M1所產生的上拉電流I1會小於下拉電晶體M2所產生的下拉電流I2，以產生如圖4A中的低交界處的波形。輸出級電路403的設置方式相同於輸出級電路402的設置方式，故不再重複贅述。
上述關於閂鎖器電路160的設置方式用於示例，且本案並不以此為限。各種可根據更新訊號U2傳遞資料(例如為將位元B[1]'輸出為位元B[1])的閂鎖器電路160皆為本案所涵蓋的範圍。應當理解，在圖2A中，若開關SW1與開關SW2以P型電晶體實現，在圖4A所示的位元B[1]以及位元b[1]的轉態過程中，位元B[1]以及位元b[1]中之一者的上升邊緣與位元B[1]以及位元b[1]中之另一者的下降邊緣的交界處會高於對應開關的臨界電壓TH。對應地，在圖4B中，上拉電晶體M1的長寬比可設置為大於下拉電晶體M2的長寬比。如此，上拉電晶體M1所產生的上拉電流I1會大於下拉電晶體M2所產生的下拉電流I2，以產生前述的高交界處的波形。閂鎖器電路170的設置方式相同於閂鎖器電路160的設置方式，故不再重複贅述。
上述多個實施例以差動電路的應用說明，但本案並不以此為限。例如，類比前端裝置100可為單端訊號的應用，其中端點IP可直接接收一共模電壓而不用使用增益控制電路130以及閂鎖器電路170。
應當理解，本案所涵蓋的範圍並不限於各圖式中所示的設置方式。在不同實施例中，類比前端裝置100可以採用增益控制電路120(與/或增益控制電路130)、追蹤電路140、消除突波電路150或閂鎖器電路160(與/或閂鎖器電路170)中至少一者，以降低輸出訊號VO1(與/或與輸出訊號VO2)上的暫態誤差。於一些實施例中，若類比前端裝置100未採用消除突波電路150，增益控制訊號PG1可直接輸入至閂鎖器電路160(與/或閂鎖器電路170)(即取代增益控制訊號PG2)。於一些實施例中，若類比前端裝置100未採用消除突波電路150與閂鎖器電路160(與/或閂鎖器電路170)，增益控制訊號PG1可直接輸入至增益控制電路120(與/或增益控制電路130)(即取代增益控制訊號PG3與增益控制訊號PG4)。
綜上所述，本案一些實施例中所提供的類比前端裝置可利用多種電路技巧來降低輸出訊號在調整放大增益的過程中受到暫態誤差的影響，以提高系統整體的訊號雜訊比。如此一來，可在類比前端裝置輸出資料的過程中持續調整放大增益，以即時降低溫度或其他不理想因素的影響。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:類比前端裝置
110:放大器電路
120,130:增益控制電路
140:追蹤電路
142,144:單增益緩衝器電路
150:消除突波電路
160,170:閂鎖器電路
180:類比數位轉換器電路
CK1,CK2:時脈訊號
DO:數位輸出
E1,E2:電性元件
IN,IP:端點
N1,N2:預設節點
PG1,PG2,PG3,PG4:增益控制訊號
U1,U2:更新訊號
VIN,VIP:輸入訊號
VO1,VO2:輸出訊號

Claims (10)

  1. 一種類比前端裝置，包含： 一放大器電路，用以根據一第一輸入訊號產生一第一輸出訊號； 一第一增益控制電路，用以根據一第一增益控制訊號設定一第一電性元件，並經由該第一電性元件傳輸該第一輸入訊號至該放大器電路的一第一輸入端，其中該第一電性元件的一端選擇性地耦接至該第一輸入端或一第一預設節點；以及 一追蹤電路，用以根據該第一輸入端的一位準調整該第一預設節點的一位準，以降低該第一輸入端與該第一預設節點之間的電壓差。
  2. 如請求項1之類比前端裝置，其中該第一增益控制電路為一交流耦合電路或一回授網路。
  3. 如請求項1之類比前端裝置，其中該第一增益控制電路包含： 複數個切換式電容電路，用以根據該第一增益控制訊號的複數個位元切換以提供一等效電容為該第一電性元件， 其中該些切換式電容電路中每一者包含一電容，該些切換式電容電路中的至少一第一電路的該電容的一容值為根據該第一輸出訊號的暫態誤差設定，且該至少一第一電路對應於該些位元中的至少一最高有效位元。
  4. 如請求項3之類比前端裝置，其中該至少一第一電路的該電容的該容值為基於一溫度計碼設定，該些切換式電容電路中的至少一第二電路的該電容的一容值為基於一二進位碼設定，且該至少一第二電路對應於該些位元中的至少一最低有效位元。
  5. 如請求項1之類比前端裝置，其中該追蹤電路為一單增益緩衝器電路，且該單增益緩衝器電路用以根據該第一輸入端的該位準設定該第一預設節點的該位準。
  6. 如請求項1之類比前端裝置，其中該放大器電路更用以根據該第一輸入訊號與一第二輸入訊號產生該第一輸出訊號與一第二輸出訊號，且該類比前端裝置更包含： 一第二增益控制電路，用以根據該第一增益控制訊號設定一第二電性元件，並經由該第二電性元件傳輸該第二輸入訊號至該放大器電路的一第二輸入端，其中該第二電性元件的一端選擇性地耦接至該第二輸入端或一第二預設節點， 其中該追蹤電路更用以根據該第二輸入端的一位準，或根據該第一輸入端的該位準以及該第二輸入端的該位準調整該第二預設節點的一位準，以降低該第二輸入端與該第二預設節點之間的電壓差。
  7. 如請求項6之類比前端裝置，其中該追蹤電路包含： 一感測電路，用以根據該第一輸入端的該位準與該第二輸入端的該位準產生一第一電壓；以及 一單增益緩衝器電路，用以根據該第一電壓設定該第一預設節點的該位準，其中該第一預設節點與該第二預設節點彼此耦接。
  8. 如請求項1之類比前端裝置，更包含： 一消除突波（deglitch）電路，用以根據一第一時脈訊號消除一第一更新訊號上的一突波以產生一第二更新訊號，並根據該第一更新訊號與該第一增益控制訊號輸出一第二增益控制訊號，並根據該第一時脈訊號輸出該第二更新訊號與該第二增益控制訊號；以及 一閂鎖器電路，用以根據該第二更新訊號將該第二增益控制訊號輸出為一第三增益控制訊號， 其中該第一增益控制電路用以根據該第三增益控制訊號設定該第一電性元件。
  9. 如請求項8之類比前端裝置，更包含： 一類比數位轉換器電路，用以根據一第二時脈訊號取樣該第一輸出訊號，以產生一數位輸出， 其中該第一時脈訊號與該第二時脈訊號之間的一相位差為根據該第一輸出訊號的暫態誤差設定。
  10. 如請求項1之類比前端裝置，其中該第一增益控制電路包含複數個開關，當該些開關中的一第一開關導通時，該第一電性元件的該端經由該第一開關耦接至該第一輸入端，當該些開關中的一第二開關導通時，該第一電性元件的該端經由該第二開關耦接至該第一預設節點，且該第一開關的一導通期間與該第二開關的一導通期間不重疊。
TW110125950A 2021-07-14 2021-07-14 類比前端裝置 TWI779717B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110125950A TWI779717B (zh) 2021-07-14 2021-07-14 類比前端裝置
US17/830,382 US20230025101A1 (en) 2021-07-14 2022-06-02 Analog front-end device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110125950A TWI779717B (zh) 2021-07-14 2021-07-14 類比前端裝置

Publications (2)

Publication Number Publication Date
TWI779717B true TWI779717B (zh) 2022-10-01
TW202304133A TW202304133A (zh) 2023-01-16

Family

ID=84977602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110125950A TWI779717B (zh) 2021-07-14 2021-07-14 類比前端裝置

Country Status (2)

Country Link
US (1) US20230025101A1 (zh)
TW (1) TWI779717B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643434B2 (en) * 2011-10-31 2014-02-04 Ipgoal Microelectronics (Sichuan) Co., Ltd. Adjustable gain audio power amplifying circuit
US20150222238A1 (en) * 2012-10-12 2015-08-06 Massachusetts Institute Of Technology Switched capacitor circuits having level-shifting buffer amplifiers, and associated methods
CN113542635A (zh) * 2020-04-22 2021-10-22 谢伟娟 一种可变增益的相关双采样电路及控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643434B2 (en) * 2011-10-31 2014-02-04 Ipgoal Microelectronics (Sichuan) Co., Ltd. Adjustable gain audio power amplifying circuit
US20150222238A1 (en) * 2012-10-12 2015-08-06 Massachusetts Institute Of Technology Switched capacitor circuits having level-shifting buffer amplifiers, and associated methods
CN113542635A (zh) * 2020-04-22 2021-10-22 谢伟娟 一种可变增益的相关双采样电路及控制方法

Also Published As

Publication number Publication date
TW202304133A (zh) 2023-01-16
US20230025101A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
TWI446139B (zh) 降低或消除參考偏壓之訊號相依調變之電路及方法
CN110915135B (zh) 用于实施差分输入接收器的电路和方法
TWI586109B (zh) 相位內插器及時脈與資料回復電路
WO1995032506A1 (en) A constant impedance sampling switch
US6204784B1 (en) Multiple analog to digital converter clock phase alignment technique using varactor diodes
KR20210112287A (ko) 격리기 제품을 위한 수신기 중간 가변 이득 스테이지
US10778405B2 (en) Clock generating circuit and hybrid circuit
CN108781070B (zh) 可变频率rc振荡器
TWI779717B (zh) 類比前端裝置
US20110121900A1 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
TW202025631A (zh) 比較器及類比數位轉換電路
CN113078923B (zh) 信号传输网络、芯片及信号处理装置
CN115642888A (zh) 模拟前端装置
CA2324695A1 (en) Switching circuitry providing improved signal performance at high frequencies and method of operation thereof
CN110830009B (zh) 多路dc/dc转换器的控制装置和方法
WO2003061118A1 (en) Input circuit
US5521539A (en) Delay line providing an adjustable delay
EP1386402A1 (en) Modified repetitive cell matching technique for integrated circuits
US7088163B1 (en) Circuit for multiplexing a tapped differential delay line to a single output
US20230231551A1 (en) High bandwidth and low power transmitter
US7212071B2 (en) Techniques to lower drive impedance and provide reduced DC offset
KR101904390B1 (ko) 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로
CN116054973B (zh) 一种用于隔离器的自校准接收机
RU2432668C1 (ru) Дифференциальный операционный усилитель с парафазным выходом
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent