CN218941058U - 传输门电路、可编程增益放大器、芯片及电子设备 - Google Patents
传输门电路、可编程增益放大器、芯片及电子设备 Download PDFInfo
- Publication number
- CN218941058U CN218941058U CN202222635725.0U CN202222635725U CN218941058U CN 218941058 U CN218941058 U CN 218941058U CN 202222635725 U CN202222635725 U CN 202222635725U CN 218941058 U CN218941058 U CN 218941058U
- Authority
- CN
- China
- Prior art keywords
- input
- mos transistor
- transmission gate
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000010586 diagram Methods 0.000 description 10
- 238000003491 array Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请的传输门电路,包括第一MOS晶体管、第二MOS晶体管、第一开关和第二开关;通过实现在传输门电路导通时,第一MOS晶体管的衬底和第二MOS晶体管的衬底分别连接各自的第二端,第一MOS晶体管和第二MOS晶体管的阈值电压降低,同时过驱动电压提高,传输门电路的导通电阻更小;在传输门电路断开时,第一MOS晶体管的衬底接电源,第二MOS晶体管的衬底接地,第一MOS晶体管和第二MOS晶体管的阈值电压升高,同时过驱动电压降低,传输门电路的关断电阻更大,由于传输门电路的导通电阻较小,可减小传输门电路的面积。本申请的可编程增益放大器、芯片及电子设备,由于传输门电路的导通电阻更小,可降低增益误差,提高线性度。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种传输门电路、可编程增益放大器、芯片及电子设备。
背景技术
可编程增益放大器(PGA,Programmable Gain Amplifier)是一种通用性很强的放大器,其放大倍数可以根据需要用程序进行控制。
现有技术中的可编程增益放大器一般采用开关管控制增益倍数,开关管一般为单管开关或传输门,在不同的输入共模、温度以及电源电压等环境下,开关管的导通阻抗变化导致可编程增益放大器的增益误差增大及波形的线性度不佳。
发明内容
本申请的目的在于提供一种传输门电路、可编程增益放大器、芯片及电子设备,以解决现有技术中开关管的导通阻抗变化导致可编程增益放大器的增益误差增大及波形的线性度不佳的技术问题。
本申请的技术方案如下:提供一种传输门电路,包括:
第一MOS晶体管,所述第一MOS晶体管的第一端用于与第一模拟信号端连接,所述第一MOS晶体管的第二端用于与第二模拟信号端连接;
第一开关,所述第一开关的第一连接端与所述第一MOS晶体管的衬底连接,所述第一开关的第二连接端用于与所述第二模拟信号端连接,所述第一开关的第三连接端用于与电源连接;
第二MOS晶体管,所述第二MOS晶体管的第一端用于与第一模拟信号端连接,所述第二MOS晶体管的第二端用于与第二模拟信号端连接;
第二开关,所述第二开关的第一连接端与所述第二MOS晶体管的衬底连接,所述第二开关的第二连接端用于与所述第二模拟信号端连接,所述第二开关的第三连接端用于接地。
本申请的另一技术方案如下:提供一种可编程增益放大器,包括:
运算放大器,包括输入端和输出端;
至少一个信号输入模块,所述至少一个信号输入模块连接于所述运算放大器的输入端,用于根据输入模拟信号提供对应的输入信号,将所述输入信号输入至所述运算放大器,所述至少一个信号输入模块包括上述的传输门电路。
本申请的另一技术方案如下:提供一种芯片,包括上述的传输门电路或上述的可编程增益放大器。
本申请的另一技术方案如下:提供一种电子设备,包括上述的芯片。
本申请的传输门电路,包括第一MOS晶体管,所述第一MOS晶体管的第一端用于与第一模拟信号端连接,所述第一MOS晶体管的第二端用于与第二模拟信号端连接;第一开关,所述第一开关的第一连接端与所述第一MOS晶体管的衬底连接,所述第一开关的第二连接端用于与所述第二模拟信号端连接,所述第一开关的第三连接端用于与电源连接;第二MOS晶体管,所述第二MOS晶体管的第一端用于与第一模拟信号端连接,所述第二MOS晶体管的第二端用于与第二模拟信号端连接;第二开关,所述第二开关的第一连接端与所述第二MOS晶体管的衬底连接,所述第二开关的第二连接端用于与所述第二模拟信号端连接,所述第二开关的第三连接端用于接地;通过上述方式,可以实现在传输门电路导通时,第一MOS晶体管的衬底和第二MOS晶体管的衬底分别连接各自的第二端,第一MOS晶体管和第二MOS晶体管的阈值电压降低,同时过驱动电压提高,传输门电路的导通电阻更小;在传输门电路断开时,第一MOS晶体管的衬底接电源,第二MOS晶体管的衬底接地,第一MOS晶体管和第二MOS晶体管的阈值电压升高,同时过驱动电压降低,传输门电路的关断电阻更大,并且,由于传输门电路的导通电阻较小,有利于减小传输门电路的面积。本申请的可编程增益放大器、芯片及电子设备均包括上述传输门电路,由于传输门电路的导通电阻更小,有利于降低增益误差,提高线性度。
附图说明
图1为本申请一实施例的传输门电路的结构示意图;
图2为本申请一实施例的可编程增益放大器的结构示意图;
图3为本申请一实施例的单端输入单端输出的可编程增益放大器的构示意图;
图4为本申请一实施例的差分输入差分输出的可编程增益放大器的构示意图;
图5为本申请一实施例的差分输入单端输出的可编程增益放大器的构示意图;
图6为本申请一实施例的差分输入单端输出的可编程增益放大器的构示意图;
图7为本申请一实施例的芯片的结构示意图;
图8为本申请一实施例的芯片的结构示意图;
图9为本申请一实施例的电子设备的结构示意图;
图10为本申请一实施例的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请一实施例提供一种传输门电路,请参阅图1所示,该传输门电路100包括第一MOS晶体管11、第二MOS晶体管21、第一开关12以及第二开关22。
其中,该传输门电路100具有第一模拟信号端10a和第二模拟信号端10b,该第一MOS晶体管11的第一端D11与第一模拟信号端10a连接,该第一MOS晶体管11的第二端S11与第二模拟信号端10b连接。第一开关12包括第一连接端120、第二连接端121以及第三连接端122,第一开关12的第一连接端120与第一MOS晶体管11的衬底B11连接,第一开关12的第二连接端121用于与第二模拟信号端10b连接,第一开关12的第二连接端121同时与第一MOS晶体管11的第二端S11连接,第一开关12的第三连接端122用于与电源VDD连接。
其中,该第二MOS晶体管21的第一端D21与该第一模拟信号端10a连接,该第二MOS晶体管21的第二端S21与该第二模拟信号端10b连接,第二开关22包括第一连接端220、第二连接端221以及第三连接端222,第二开关22的第一连接端220与第二MOS晶体管21的衬底B21连接,第二开关22的第二连接端221用于与第二模拟信号端10b连接,第二开关22的第二连接端221同时与第二MOS晶体管21的第二端S21连接,第二开关22的第三连接端222用于接地GND。
本实施例可以实现在传输门电路导通时,第一MOS晶体管的衬底和第二MOS晶体管的衬底分别连接各自的第二端,第一MOS晶体管和第二MOS晶体管的阈值电压降低,同时过驱动电压提高,传输门电路的导通电阻更小;在传输门电路断开时,第一MOS晶体管的衬底接电源,第二MOS晶体管的衬底接地,第一MOS晶体管和第二MOS晶体管的阈值电压升高,同时过驱动电压降低,传输门电路的关断电阻更大,并且,由于传输门电路的导通电阻较小,有利于减小传输门电路的面积。
作为一种实施方式,第一MOS晶体管11的第一端D11为漏极,第一MOS晶体管11的第二端S11为源极,下面以本实施方式为例对第一MOS晶体管11和第一开关12进行说明,在本实施方式中,该第一MOS晶体管11的栅极G11用于接收第一控制信号31,第一控制信号31用于控制第一MOS晶体管11的导通或关断。具体地,以第一MOS晶体管11为PMOS晶体管为例进行说明,当第一控制信号31为低电平信号时,第一MOS晶体管11的漏极D11和源极S11导通,待检测的模拟信号能够通过第一MOS晶体管11从第一模拟信号端10a输送至第二模拟信号端10b,或者,待检测的模拟信号能够通过第一MOS晶体管11从第二模拟信号端10b输送至第一模拟信号端10a;当第一控制信号31为高电平信号时,第一MOS晶体管11的漏极D11和源极S11关断,待检测的模拟信号不能在第一模拟信号端10a和第二模拟信号端10b之间传输。在第一MOS晶体管11的栅极G11接收第一控制信号31的同时,第一开关12的控制端接收第三控制信号33,当第一MOS晶体管11导通时,第三控制信号33控制第一开关12的第一连接端120与第二连接端121导通以使第一MOS晶体管11的源极S11与其衬底B11连接;当第一MOS晶体管11关断时,第三控制信号33控制第一开关12的第一连接端120与第三连接端122导通以使第一MOS晶体管11的衬底B11与电源VDD连接。
进一步地,可以将第一开关12配置为接收到高电平信号(即第三控制信号33为高电平信号)时,第一连接端120与第二连接端121导通;且第一开关12接收到低电平信号(即第三控制信号33为低电平信号)时,第一连接端120与第三连接端122导通。也可以相反,将第一开关12配置为接收到低电平信号(即第三控制信号33为低电平信号)时,第一连接端120与第二连接端121导通;且第一开关12接收到高电平信号(即第三控制信号33为高电平信号)时,第一连接端120与第三连接端122导通。当然,还可以采用其他配置方式。
作为一种实施方式,第二MOS晶体管21的第一端D21为漏极,第二MOS晶体管21的第二端S21为源极,下面以本实施方式为例对第二MOS晶体管21和第二开关22进行说明,在本实施方式中,该第二MOS晶体管21的栅极G21用于接收第二控制信号32,第二控制信号32用于控制第二MOS晶体管21的导通或关断。具体地,以第二MOS晶体管21为NMOS晶体管为例进行说明,当第二控制信号32为高电平信号时,第二MOS晶体管21的漏极D21和源极S21导通,待检测的模拟信号能够通过第二MOS晶体管21从第一模拟信号端10a输送至第二模拟信号端10b,或者,待检测的模拟信号能够通过第二MOS晶体管21从第二模拟信号端10b输送至第一模拟信号端10a;当第二控制信号32为低电平信号时,第二MOS晶体管21的漏极D11和源极S11关断,待检测的模拟信号不能在第一模拟信号端10a和第二模拟信号端10b之间传输。在第二MOS晶体管21的栅极G11接收第二控制信号32的同时,第二开关22的控制端接收第四控制信号34,当第二MOS晶体管21导通时,第四控制信号34控制第二开关22的第一连接端220与第二连接端221导通以使第二MOS晶体管21的源极S21与其衬底B21连接;当第二MOS晶体管21关断时,第四控制信号33控制第二开关22的第一连接端220与第三连接端222导通以使第二MOS晶体管21的衬底B21接地GND。
进一步地,可以将第二开关22配置为接收到高电平信号(即第四控制信号34为高电平信号)时,第一连接端220与第二连接端221导通;且第二开关22接收到低电平信号(即第四控制信号34为低电平信号)时,第一连接端220与第三连接端222导通。也可以相反,将第二开关22配置为接收到低电平信号(即第四控制信号34为低电平信号)时,第一连接端220与第二连接端221导通;且第二开关22接收到高电平信号(即第四控制信号34为高电平信号)时,第一连接端220与第三连接端222导通。当然,还可以采用其他配置方式。
在本实施方式中,传输门电路100导通时,第一MOS晶体管11和第二MOS晶体管21同时导通;传输门电路100关断时,第一MOS晶体管11和第二MOS晶体管21同时关断。也就是说,第一MOS晶体管11和第二MOS晶体管21是同时导通或同时关断的,第一开关12和第二开关22在传输门电路100导通时,使第一MOS晶体管11的源极S11与衬底B11连接以及第二MOS晶体管21的源极S21与衬底B21连接。
具体地,第一控制信号31控制第一MOS晶体管11导通时,第二控制信号32控制第二MOS晶体管21导通,此时,传输门电路100导通,第三控制信号33控制第一开关12的第一连接端120与第二连接端121导通以使第一MOS晶体管11的源极S11与衬底B11连接,第四控制信号34控制第二开关22的第一连接端220与第二连接端221导通以使第二MOS晶体管21的源极S21与衬底B21连接,即传输门电路100导通时,第一MOS晶体管11和第二MOS晶体管21的阈值电压均降低,同时第一MOS晶体管11和第二MOS晶体管21的过驱动电压均提高,使得传输门电路100的导通电阻更小。
具体地,第一控制信号31控制第一MOS晶体管11关断时,第二控制信号32控制第二MOS晶体管21关断,此时,传输门电路100关断,第三控制信号33控制第一开关12的第一连接端120与第二连接端122导通以使第一MOS晶体管11的衬底B11与电源VDD连接,第四控制信号34控制第二开关22的第一连接端220与第三连接端222导通以使第二MOS晶体管21的衬底B21接地GND,即传输门电路100关断时,第一MOS晶体管11和第二MOS晶体管21的阈值电压均升高,同时第一MOS晶体管11和第二MOS晶体管21的过驱动电压均降低,使得传输门电路100的关断电阻更高。并且,由于传输门电路100的导通电阻较小,有利于减小传输门电路100的面积。
在一个可选的实施方式中,所述第一MOS晶体管11为PMOS晶体管,所述第二MOS晶体管21为NMOS晶体管。进一步地,该传输门电路100还包括反相器(图未示出),该反相器耦合至第一MOS晶体管11的栅极G11和第二MOS晶体管21的栅极G21,第一控制信号31和第二控制信号32通过反相器提供。
在一个可选的实施方式中,第一控制信号31和第三控制信号33可以为同一路控制信号,分别发送至第一MOS晶体管11的栅极G11以及第一开关21的第一连接端120;第二控制信号32和第四控制信号34可以为同一路控制信号,分别发送至第二MOS晶体管21的栅极G21以及第二开关22的第一连接端220。
本申请一实施例提供了一种可编程增益放大器,请参阅图2所示,该可编程增益放大器200包括信号输入模块202以及运算放大器203,其中,该输入信号模块202用于根据输入模拟信号提供对应的输入信号,将输入信号输入至运算放大器203,该输入信号模块202包括至少一个传输门电路100;运算放大器203用于根据该输入信号提供输出模拟信号。传输门电路100的结构和工作方式具体参见第一实施例的描述。
在一个可选的实施方式中,该可编程增益放大器200还可以包括信号输入端,该信号输入端用于接收待检测的该输入模拟信号。
在本实施例中,将导通电阻较小的传输门电路100用在可编程增益放大器200中,能够降低可编程增益放大器200的增益误差,同时提高可编程增益放大器200的波形的线性度。
其中,请参阅图3所示,运算放大器203包括输入端和输出端2033;至少一个信号输入模块202连接于所述运算放大器203的输入端,并用于将该输入信号输入至运算放大器203的输入端。
作为一种实施方式,请参阅图3至图6所示,该可编程增益放大器200还包括至少一个电阻开关模块20b,其中,至少一个电阻开关模块20b连接于运算放大器203的输入端和输出端2033之间。电阻开关模块20b包括与所述运算放大器203输入端连接的第一开关电路207以及与第一开关电路207连接的第一电阻205。
本实施方式的可编程增益放大器,在电阻开关模块中加入了第一开关电路,并连接在运算放大器的输入端,使得在通过开关管控制可编程增益放大器的放大倍数的情况下,能够通过第一开关电路和第一电阻使得电阻开关模块的阻值和信号输入模块的阻值匹配,进而提高可编程增益放大器增益的线性度,降低增益误差。
作为一种实施方式,请参阅图3所示,可编程增益放大器200可以采用单端输入且单端输出的方式。运算放大器203的输入端包括第一输入端2031和第二输入端2032,信号输入模块202连接于运算放大器的第一输入端2031,运算放大器203的第二输入端2032用于接收参考电压,电阻开关模块20b连接在运算放大器203的第一输入端2031和输出端2033之间。本实施方式中,该参考电压可以是零电位,也即运算放大器203的第二输入端2032可以接地。
作为另一种实施方式,可编程增益放大器200可以采用差分输入且差分输出的方式,请参阅图4所示,运算放大器203的输出端包括第一输出端2033a和第二输出端2033b;运算放大器的输入端包括第一输入端2031和第二输入端2032。信号输入模块202设置有两个,两个信号输入模块202分别连接第二输入端2032和第一输入端2031;电阻开关模块20b设置有两个,其中一个电阻开关模块20b的两端分别用于连接第一输入端2031和所述第一输出端2033a,另一个电阻开关模块20b的两端分别用于连接第二输入端2032和第二输出端2033b。本实施方式的可编程增益放大器200将第一路输入模拟信号转化为输出模拟信号Vout1,将第二路输入模拟信号转化为输出模拟信号Vout2。
作为另一种实施方式,可编程增益放大器200可以采用差分输入且单端输出的方式,请参阅图5所示,运算放大器203的输入端包括第一输入端2031和第二输入端2032。信号输入模块202包括两个,其中一个信号输入模块202连接于第一输入端2031,另一个信号输入模块202连接于第二输入端2032。电阻开关模块20b包括两个,其中一个电阻开关模块20b连接于第一输入端2031和运算放大器的输出端2033之间,另一个电阻开关模块20b的一端连接于第二输入端2032,另一端用于接收参考电压。
在一些实施方式中,信号输入模块202包括传输门电路100和增益电阻,其中传输门电路100连接于运算放大器203的输入端,增益电阻连接于传输门电路100。也即信号输入模块202中的传输门电路100与对应匹配的电阻开关模块20b中的第一开关电路207连接在同一节点。通过将第一开关电路207的一端和传输门电路100的一端连接在同一节点,能够使得第一开关电路207和传输门电路100的栅源电压相同,进而使得第一开关电路的阻值能够和传输门电路100的阻值进行匹配,从而使得电阻开关模块的阻值和信号输入模块的阻值匹配,消除信号输入模块中第一开关电路带来的增益误差,提高可编程增益放大器增益的线性度。
下面以差分输入单端输出的方式对本申请的可编程增益放大器的原理进行详细说明。
请继续参阅图6所示,该可编程增益放大器200还包括信号输入端,该信号输入端用于接收待检测的该输入模拟信号。待检测的输入模拟信号包括第一电压信号和第二电压信号,最终的测量目标为第一电压信号和第二电压信号的电压差。
此时,请参阅图6所示,该信号输入端包括用于接收第一电压信号的第一输入节点2011以及用于接收第二电压信号的第二输入节点2012。
该运算放大器203包括与所述第一输入节点2011连接的第二输入端2032、与所述第二输入节点2012连接的第一输入端2031以及输出端2033。
该信号输入模块202设置有两个,每个信号输入模块202包括一个开关电阻阵列202a,该两个开关电阻阵列202a分别设于所述第一输入节点2011和所述第二输入端2032之间以及所述第二输入节点2012和所述第一输入端2031之间。在本实施方式中,第一输入端2031为反相输入端,第二输入端2032为同相输入端。
每个所述开关电阻阵列202a包括依次串联于所述第一输入节点2011和所述同相输入端2032之间或所述第二输入节点2012和所述反相输入端2031之间的多个增益电阻2021,增益电阻2021包括第一端2021a以及第二端2021b,增益电阻2021的第一端2021a靠近运算放大器203,增益电阻2021的第二端2021b靠近第一输入节点2011或第二输入节点2012,增益电阻2021的第二端2021b与下一个增益电阻2021的第一端2021a连接,每个所述开关电阻阵列202a还包括多个传输门电路100,多个传输门电路100与多个增益电阻2021一一对应设置,传输门电路100连接于对应增益电阻2021的第一端2021a,传输门电路100的其中一个模拟信号端(第一模拟信号端10a或第二模拟信号端10b)与对应增益电阻2021的第一端2021a连接,传输门电路100的另一个模拟信号端(第二模拟信号端10b或第一模拟信号端10a)与运算放大器203的同相输入端2032或反相输入端2031连接。
在图6所示实施方式中,每个开关电阻阵列202a中只有一个传输门电路100导通、其他传输门电路100均关断,通过将不同位置的传输门电路100导通(每个传输门电路100对应一个增益级),实现将不同数量的增益电阻2021接入,以调节接入的电阻值R0的大小,R0为接入的所有增益电阻2021的电阻值之和。例如,将图6所示中TG1处的传输门电路100导通,其他传输门电路100均关断,则所有增益电阻2021均接入;又如,将图6所示中TG2处的传输门电路100导通,其他传输门电路100均关断,则图6所示中最靠近运算放大器203的增益电阻2021没有接入,其他位于该开关电阻阵列202a的增益电阻2021均接入;又如,将图6所示中TGN处的传输门电路100导通,其他传输门电路100均关断,则图6所示中最远离运算放大器203的增益电阻2021接入,其他位于该开关电阻阵列202a的增益电阻2021均未接入。并且,在本实施方式中,两个开关电阻阵列202a导通的传输门电路100的位置是相同的(两个开关电阻阵列202a的增益级相同),两个开关电阻阵列202a中接入的电阻值R0是相同的。第一输入节点2011和同相输入端2032之间的开关电阻阵列202a将第一电压信号进行增益处理,第二输入节点2012和反相输入端2031之间的开关电阻阵列202a将第二电压信号进行增益处理,第一电压信号和第二电压信号的增益均为 RTG为传输门电路100导通时的电阻值,RTG越小,增益误差越小,因此,降低传输门电路100导通电阻有利于降低增益误差。
请继续参阅图6所示,基准电压信号VREF通过所述第一电阻205和第一开关电路207输入至所述同相输入端2032。
在图6所示的可编程增益放大器200的基础上,为了进一步降低增益误差以及提高线性度,第一开关电路207包括上述的传输门电路100,第一开关电路207的导通电阻为RTG0。
本申请一实施例提供了一种芯片,请参阅图7所示,该芯片50包括传输门电路100。
本申请另一实施例提供了一种芯片,请参阅图8所示,该芯片60包括可编程增益放大器200。
本申请第五实施例提供了一种电子设备,请参阅图9所示,该电子设备70包括芯片50。
该电子设备70可以为可穿戴设备,例如智能手环、智能手表、TWS(True WirelessStereo,真无线智能)耳机等;该电子设备70还可以为便携式终端、家用电子设备或医用电子设备等。
本申请第六实施例提供了一种电子设备,请参阅图10所示,该电子设备80包括芯片60。
该电子设备80可以为可穿戴设备,例如智能手环、智能手表、TWS(True WirelessStereo,真无线智能)耳机等;该电子设备80还可以为便携式终端、家用电子设备或医用电子设备等。
以上所述的仅是本申请的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本申请创造构思的前提下,还可以做出改进,但这些均属于本申请的保护范围。
Claims (14)
1.一种传输门电路,其特征在于,包括:
第一MOS晶体管,所述第一MOS晶体管的第一端用于与第一模拟信号端连接,所述第一MOS晶体管的第二端用于与第二模拟信号端连接;
第一开关,所述第一开关的第一连接端与所述第一MOS晶体管的衬底连接,所述第一开关的第二连接端用于与所述第二模拟信号端连接,所述第一开关的第三连接端用于与电源连接;
第二MOS晶体管,所述第二MOS晶体管的第一端用于与第一模拟信号端连接,所述第二MOS晶体管的第二端用于与第二模拟信号端连接;
第二开关,所述第二开关的第一连接端与所述第二MOS晶体管的衬底连接,所述第二开关的第二连接端用于与所述第二模拟信号端连接,所述第二开关的第三连接端用于接地。
2.根据权利要求1所述的传输门电路,其特征在于,所述第一MOS晶体管为PMOS晶体管,所述第二MOS晶体管为NMOS晶体管。
3.根据权利要求2所述的传输门电路,其特征在于,所述传输门电路还包括反相器,所述反相器连接至所述第一MOS晶体管的栅极和所述第二MOS晶体管的栅极。
4.根据权利要求1所述的传输门电路,其特征在于,所述第一MOS晶体管的第一端为漏极,所述第一MOS晶体管的第二端为源极;
所述第二MOS晶体管的第一端为漏极,所述第二MOS晶体管的第二端为源极。
5.一种可编程增益放大器,其特征在于,包括:
运算放大器,包括输入端和输出端;
至少一个信号输入模块,所述至少一个信号输入模块连接于所述运算放大器的输入端,用于根据输入模拟信号提供对应的输入信号,将所述输入信号输入至所述运算放大器,所述至少一个信号输入模块包括权利要求1~4任一项所述的传输门电路。
6.根据权利要求5所述的可编程增益放大器,其特征在于,所述可编程增益放大器还包括:
至少一个电阻开关模块,至少一个所述电阻开关模块连接于所述运算放大器的输入端和输出端之间,所述电阻开关模块包括与所述运算放大器输入端连接的第一开关电路以及与所述第一开关电路连接的第一电阻。
7.根据权利要求6所述的可编程增益放大器,其特征在于,所述运算放大器包括的输入端包括第一输入端和第二输入端,所述信号输入模块连接于所述运算放大器的第一输入端,所运算放大器的第二输入端用于接收参考电压。
8.根据权利要求6所述的可编程增益放大器,其特征在于,所述运算放大器的输入端包括第一输入端和第二输入端,所述信号输入模块包括两个,其中一个所述信号输入模块连接于所述第一输入端,另一个所述信号输入模块连接于所述第二输入端;所述电阻开关模块包括两个,其中一个所述电阻开关模块连接于所述第一输入端和所述输出端之间,另一个所述电阻开关模块的一端连接于所述第二输入端,另一端用于接收参考电压。
9.根据权利要求6所述的可编程增益放大器,其特征在于,所述运算放大器的输入端包括第一输入端和第二输入端,所述运算放大器的输出端包括第一输出端和第二输出端,所述信号输入模块包括两个,其中一个所述信号输入模块连接于所述第一输入端,另一个所述信号输入模块连接于所述第二输入端;所述电阻开关模块包括两个,其中一个所述电阻开关模块连接于所述第一输入端和所述第一输出端之间,另一个所述电阻开关模块连接于所述第二输入端和所述第二输出端之间。
10.根据权利要求5~9任一项所述的可编程增益放大器,其特征在于,所述信号输入模块包括与所述运算放大器的所述输入端连接的所述传输门电路以及与所述传输门电路连接的增益电阻。
11.根据权利要求10所述的可编程增益放大器,其特征在于,所述信号输入模块为开关电阻阵列,所述开关电阻阵列包括依次串联的多个所述增益电阻以及与所述增益电阻对应设置的所述传输门电路;所述多个增益电阻依次串联后与所述运算放大器的所述输入端连接;所述传输门电路的其中一个模拟信号端与对应所述增益电阻的第一端连接,所述传输门电路的另一个模拟信号端与所述运算放大器的所述输入端连接。
12.根据权利要求6~9任一项所述的可编程增益放大器,其特征在于,所述信号输入模块包括与所述运算放大器的所述输入端连接的所述传输门电路以及与所述传输门电路连接的增益电阻;所述第一开关电路包括所述权利要求1~4任一项所述的传输门电路。
13.一种芯片,其特征在于,包括如权利要求1至4任一项所述的传输门电路或如权利要求5至12任一项所述的可编程增益放大器。
14.一种电子设备,其特征在于,包括权利要求13所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222635725.0U CN218941058U (zh) | 2022-09-30 | 2022-09-30 | 传输门电路、可编程增益放大器、芯片及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222635725.0U CN218941058U (zh) | 2022-09-30 | 2022-09-30 | 传输门电路、可编程增益放大器、芯片及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218941058U true CN218941058U (zh) | 2023-04-28 |
Family
ID=86083019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222635725.0U Active CN218941058U (zh) | 2022-09-30 | 2022-09-30 | 传输门电路、可编程增益放大器、芯片及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218941058U (zh) |
-
2022
- 2022-09-30 CN CN202222635725.0U patent/CN218941058U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018222621A1 (en) | Circuit for and method of implementing a differential input receiver | |
US7714658B1 (en) | Method and system for variable-gain amplifier | |
US9692378B2 (en) | Programmable gain amplifier with analog gain trim using interpolation | |
CN112671359B (zh) | 比较器电路和rs485接收器电路 | |
CN101282108B (zh) | 低差动电压输出电路 | |
US20090184762A1 (en) | Optimized resistor network for programmable transconductance stage | |
CN103888093A (zh) | 差分信号的共模电平重置电路 | |
CN218941058U (zh) | 传输门电路、可编程增益放大器、芯片及电子设备 | |
CN117526913A (zh) | 多通道开关电路及芯片 | |
CN100514251C (zh) | 一种提高电流源镜像电路匹配度的方法和电路 | |
CN116388763B (zh) | 一种兼容电压/电流输出的dac | |
WO2024021538A1 (zh) | 高低电平转换电路 | |
US20230208371A1 (en) | Post driver having voltage protection | |
US8085008B2 (en) | System for accounting for switch impendances | |
CN116260423A (zh) | 一种阻抗匹配电路及数模转换器 | |
CN218920388U (zh) | 可编程增益放大器、芯片及电子设备 | |
CN108702135B (zh) | 放大器装置和开关电容积分器 | |
CN107453757A (zh) | 线路接收器以及驱动负载的方法 | |
CN113612449A (zh) | 一种运算放大器电路 | |
CN112787604A (zh) | 放大器 | |
CN107888184B (zh) | 单端转差分电路及其构成的缓冲器电路和采样保持电路 | |
CN104617899A (zh) | 差分放大器和电子设备 | |
CN114448407B (zh) | 开关装置及反馈电阻电路 | |
TWI789197B (zh) | 乙太網路傳送端的輸出級 | |
TWI477942B (zh) | 電壓緩衝裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |