CN108781070B - 可变频率rc振荡器 - Google Patents

可变频率rc振荡器 Download PDF

Info

Publication number
CN108781070B
CN108781070B CN201780014246.6A CN201780014246A CN108781070B CN 108781070 B CN108781070 B CN 108781070B CN 201780014246 A CN201780014246 A CN 201780014246A CN 108781070 B CN108781070 B CN 108781070B
Authority
CN
China
Prior art keywords
delay
circuit
output
variable
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201780014246.6A
Other languages
English (en)
Other versions
CN108781070A (zh
Inventor
K·王
宋超
S·西瓦库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108781070A publication Critical patent/CN108781070A/zh
Application granted granted Critical
Publication of CN108781070B publication Critical patent/CN108781070B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H03K5/065—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements using dispersive delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有可编程的输出频率的振荡器电路可以包括具有负增益和可变延迟的第一延迟部分，该可变延迟由提供给第一延迟部分的控制信号设置。具有负增益和固定延迟的第二延迟部分可以与第一延迟部分串联连接。振荡器电路可以包括具有第二延迟部分的输出的输出，该输出具有取决于第一延迟部分的延迟和第二延迟部分的延迟的频率。

Description

可变频率RC振荡器
相关申请的交叉引用
根据35 U.S.C.§119(e)，本申请有权享有并要求2016年03月02日提交的美国临时申请No.62/302,735的申请日的权益，其内容针对所有目的通过引用整体并入本文。
技术领域
本公开一般涉及振荡器，并且更具体地涉及具有可变频率的RC振荡器。
背景技术
在数字逻辑电路的设计中，大规模集成技术已经带来了在硅的单个芯片上制造的大量部件的构造。数字电路系统通常需要各种时钟信号来为其操作提供时间基础。这种时钟信号由振荡器电路产生，振荡器电路具有各种设计。一种这样的设计是基于电阻器/电容器(RC)网络，被称为RC振荡器。
常规的RC振荡器可以提供低成本的时序源。此外，常规的RC振荡器避免使用电感器(例如，参见图5)，因为电感器可能难以在集成电路上制造。RC振荡器可以通过改变电阻R或电容C来允许生成可变频率以增加它们的实用性。
发明内容
根据本公开的多个方面，一种具有可编程输出频率的振荡器电路可以包括具有输入端和输出端的第一延迟部分。第一延迟部分在输入端和输出端之间可以具有负增益，并且可以具有由提供给第一延迟部分的控制信号设置的可变延迟。振荡器还可以包括与第一延迟部分串联电连接的第二延迟部分。第二延迟部分可以具有输入端和输出端以及在输入端和输出端之间的负增益。第二延迟部分可以具有固定的延迟。振荡器还可以包括用于输出信号的电路输出，该输出信号具有是第一延迟部分和第二延迟部分引起的延迟的函数的频率。电路输出可以包括第二延迟部分的输出端。
在一些实施例中，第一延迟部分可以包括第一RC网络，第一RC网络包括电阻器和可变电容器；以及第二RC网络，与第一RC网络串联连接并且也包括电阻器和可变电容器。可以基于第一和第二RC网络的可变电容器的电容来确定第一延迟部分的延迟。控制信号可以设置第一RC网络的可变电容器的电容，并且附加控制信号可以设置第二RC网络的可变电容器的电容。
在一些实施例中，第一延迟部分可以包括RC网络，该RC网络包括电阻器和可变电容器。提供给第一延迟部分的控制信号可以设置第一RC网络的可变电容器的电容。第一延迟部分的延迟可以基于可变电容器的电容。
在一些实施例中，第一延迟部分可以包括多个开关电容器，其中控制信号选择性地将多个开关电容器中的每个设置为开(ON)状态或关(OFF)状态。在一些实施例中，当开关电容器处于开状态时，开关电容器具有电连接到DC电压的节点。在其他实施例中，当开关电容器处于开状态时，开关电容器具有电连接到接地电位的节点。控制信号可以是n位字。
在一些实施例中，第二延迟部分可以包括RC网络，该RC网络包括固定值电阻部件和固定值电容部件。固定值电容部件的至少一个节点可以摆动到振荡器电路的电源电压之上。在一些实施例中，固定值的电容部件的至少一个节点可以摆动到接地电位之下。
在一些实施例中，在反馈环路中，第一延迟部分可以经由第二延迟部分电连接到电路输出。
根据本公开的多个方面，一种振荡器电路可以包括具有输入端和输出端的第一延迟部分。第一延迟部分在输入端和输出端之间可以具有负增益。第一延迟部分可以包括第一RC网络和第二RC网络，第一RC网络包括电阻器和可变电容器，第二RC网络与第一RC网络串联连接并且包括电阻器和可变电容器。振荡器电路可以包括至少一个控制信号，该至少一个控制信号至少提供给第一RC网络的可变电容器以设置第一延迟部分的延迟。振荡器电路可以包括与第一延迟部分串联电连接的第二延迟部分。第二延迟部分可以具有输入端和输出端，以及在输入端和输出端之间的负增益。第二延迟部分可以具有固定的延迟。振荡器电路可以包括用于输出信号的电路输出，该输出信号具有是第一延迟部分和第二延迟部分引起的延迟的函数的频率。电路输出可以包括第二延迟部分的输出端。
在一些实施例中，第一延迟部分中的第一和第二RC网络中的可变电容器中的每个可以包括多个开关电容器，其中提供给可编程延迟级的控制信号选择性地将多个开关电容器中的每个设置为开状态或关状态。在一些实施例中，当开关电容器处于开状态时，开关电容器的节点电连接到DC电压。在其他实施例中，当开关电容器处于开状态时，开关电容器的节点电连接到接地电位。
在一些实施例中，可以将控制信号提供给第一RC网络中的可变电容器。振荡器电路还可以包括提供给第二RC网络中的可变电容器的附加控制信号。
在一些实施例中，第一延迟部分还可以包括至少第三RC网络，第三RC网络与第二RC网络串联连接，并且包括电阻器和可变电容器。
在一些实施例中，第二延迟部分可以包括RC网络，该RC网络包括固定值电阻部件和固定值电容部件。电容部件的至少一个节点可以摆动到振荡器电路的电源电压之上。电容部件的至少一个节点还可以摆动到接地电位之下。
根据本公开的多个方面，一种振荡器电路可以包括第一反相器级和第二反相器级，第二反相器级具有电连接到第一反相器级的输出的输入。第二反相器级可以具有用于振荡器电路的输出信号的输出。振荡器电路可以包括RC电路，该RC电路包括连接到电容元件的电阻器元件。RC电路可以电连接在第二反相器级的输入和输出之间。振荡器电路可以包括至少一个可变延迟级，该至少一个可变延迟级具有由提供给该至少一个可变延迟级的控制信号设置的延迟。至少一个可变延迟级可以电连接在RC电路中连接电阻器元件和电容器元件的节点与第一反相器级的输入之间。输出信号的频率可以取决于该至少一个可变延迟级的延迟。
在一些实施例中，振荡器电路还可以包括至少一个附加的可变延迟级，该附加的可变延迟级与至少一个可变延迟级串联连接，并且具有取决于提供给该至少一个附加的可变延迟级的控制信号的延迟。
在一些实施例中，在振荡器电路的操作期间，在连接电阻器元件和电容器元件的节点处的电压电平可以摆动到振荡器电路的电源电压之上和之下，并且可以摆动到接地电位之上和之下。
在一些实施例中，至少一个可变延迟级可以包括电阻器和可变电容器，其中提供给至少一个可变延迟级的控制信号设置可变电容器的电容。至少一个可变延迟级的延迟可以取决于可变电容器的电容。
在一些实施例中，至少一个可变延迟级可以包括多个开关电容器，其中控制信号将多个开关电容器中的每个设置为开状态或关状态。在一些实施例中，当开关电容器处于开状态时，开关电容器的节点电连接到DC电压或接地电位。
在一些实施例中，RC电路的电容元件的至少一个节点摆动到振荡器电路的电源电压之上并且摆动到接地电位之下。
以下详细的描述和附图提供了对本公开的本质和优点的更好理解。
附图说明
关于下面的讨论，特别是附图，要强调的是，所示的细节表示用于说明性讨论的示例，并且是因为提供对本公开的原理和概念方面的描述而呈现。在这方面，没有试图示出超出对本公开的基本理解所需的实施细节。下面结合附图进行的讨论使得如何实施根据本公开的实施例对本领域技术人员显而易见。可以使用类似或相同的附图标记来标识或以其他方式指示各种附图和支持性描述中的相似或相同的元件。在附图中：
图1A和图1B示出了根据本公开的振荡器电路。
图2示出了根据本公开的振荡器电路。
图2A示出了根据本公开的可变电容器的细节。
图3示出了根据本公开的振荡器电路。
图3A示出了根据本公开的可变电容器的细节。
图4A和图4B图示了根据本公开的备选的实施例。
图5示出了常规的RC振荡器的示例。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多示例和具体细节以便提供对本公开的透彻理解。然而，对于本领域技术人员显而易见的是，如权利要求中表达的本公开可以包括这些示例中的一些或全部特征，单独或与下面描述的其他特征组合，并且可以进一步包括本文描述的特征和概念的修改和等同。
图1A示出了根据本公开的一个实施例的电子电路10。电子电路10可以包括振荡器电路102和电子电路系统12。振荡器电路102可以具有用于输出信号(例如，时钟信号132)的输出114，输出信号例如可以由电子电路系统12使用。电子电路10可以是电子设备(未示出)中的部件。振荡器电路102可以由电源VDD供电，并且电子电路系统12可以由电源VDD1供电。在一些实施例中，VDD可以与VDD1相同，并且在其他实施例中，VDD可以与VDD1不同。
振荡器102可以包括第一延迟部分104和与第一延迟部分104串联电连接的第二延迟部分106。根据本公开，第一延迟部分104可以以在第一延迟部分104的输入端和第一延迟部分104的输出端之间的负增益为特征。参见图1A，例如，在一些实施例中，第一延迟部分104可以包括与反相级122串联连接的延迟级126。如下面更详细地讨论的，第一延迟部分104还可以以具有可变延迟为特征。此外，通过负增益，我们意指在输入端处(例如电压的)给定正改变在输出端处产生(电压的)负改变。
第一延迟部分104的输入端可以由延迟级126的输入侧定义。第一延迟部分104的输出端可以由反相级122的输出定义。从下面的讨论中可以清楚地看出延迟级126的增益为正。反相级122具有负增益，因此第一延迟部分104具有负增益。在一些实施例中，反相级122可以包括如图1A中所示的单个反相器。在其他实施例中，反相级122可以包括任意奇数个反相器，并且一般而言是可以提供负增益的任何合适的电路。
第二延迟部分106同样可以以其输入端和其输出端之间的负增益为特征。在一些实施例中，第二延迟部分106可以包括跨延迟级128(与延迟级128并联)连接的反相级124；例如，在延迟级128的端子α和β处。第二延迟部分106的输入端和输出端可以分别是反相级124的输入和输出。反相级124具有负增益，因此第二延迟部分106具有负增益。在一些实施例中，反相级124可以包括如图1A中所示的单个反相器。在其他实施例中，反相级124可以包括任意奇数个反相器，并且一般而言是可以提供负增益的任何合适的电路。
第一延迟部分104可以经由第二延迟部分106连接到输出114，以定义反馈环路，振荡可以围绕该反馈环路传播以产生时钟信号132。时钟信号132的频率fCLOCK一般而言是延迟级128的延迟τ1和延迟级126的延迟τ2的函数。可以在第二反相级124的输出处抽出(tapout)或以其他方式产生时钟信号132，如图1A中所绘。然而，应当理解，时钟信号132可以在环路内的其他点114'处获得。
参见图1B，在一些实施例中，延迟级128可以包括RC网络，该RC网络包括电阻器R和电容器C。延迟级128的端子α可以连接到电阻器R并且电容器C可以连接到端子β。延迟级128的端子γ可以连接到电阻器R和电容器C所连接到的节点VX。RC网络的延迟τ1一般而言是定义为R×C(表示电阻器R和电容器C的相应的元件值)的时间常数(有时称为RC时间常数)的函数。在一些实施例中，电阻器R和电容器C可能是固定值元件。因此，延迟级128可以提供固定的延迟。
注意，与振荡器电路102中的其他元件(例如，反相级122、反相级124、延迟级126)相比，节点VX未连接到接地电位。相反，节点VX是“浮动”节点，这意味着在振荡器电路102的操作期间，节点VX处的电位可以随着跨电容器C的电压变化而变化。例如，在操作期间，节点VX处的电压可以在输出114处的时钟信号132的周期的一半中摆动到电源电压之上和之下，并且可以在周期的另一半中摆动到接地电位之上和之下。以下讨论本公开的这方面。
回到图1A，根据一些实施例，延迟级126可以具有可变(可调、可编程)延迟。延迟级126可以接收选择器输入信号112以选择或以其他方式设置延迟级126的延迟τ2。在一些实施例中，选择器输入112可以是数字码。根据本公开，在电子电路10的操作期间选择器输入112可以改变，以便为延迟级126选择不同的延迟τ2。例如，选择器输入112可以向延迟级126提供不同的数字码，因此允许在运行中选择延迟τ2。
可以根据延迟τ1和τ2来控制振荡器电路102中的振荡频率。例如，可以在设计阶段通过为延迟级128中的电阻器R和电容器C选择适当的元件值来确定延迟τ1。可以通过向延迟级126提供合适的选择器输入112来设置延迟τ2。由于延迟级126的延迟τ2可以在运行中设置，因此振荡器电路102产生的时钟信号132的频率同样可以在运行中设置，即通过向延迟阶段126提供合适的选择器输入112。
图2示出了根据本公开的一些实施例的第一延迟部分104的延迟级126的附加的细节。在一些实施例中，例如，延迟级126可以包括高输入阻抗非反相输入缓冲器202和可变RC网络204。例如，如在图1A中所示的，用于输入缓冲器202的电源(未示出)可以是提供给延迟级126的VDD电源。
可变RC网络204可以包括电阻器R1和可变电容器C1。选择器输入112可以是n位信号总线，其可以被提供给可变电容器C1以选择或设置可变电容器C1的电容。可以基于定义为R×C(电阻器R1和可变电容器C1的相应值)的时间常数来确定延迟级126的延迟τ2。因此，可以根据可变电容器C1的电容设置来设置延迟τ2。
本领域普通技术人员将理解，任何合适的延迟电路系统可以用于延迟级126。仅仅是为了说明这一点，在其他实施例中，例如，延迟级126可以采用可调电流源来对固定电容器充电。延迟级126可以使用具有可调电流源和/或可调电容器的电流饥饿(currentstarved)反相器，等等。
图2A示出了可变电容器C1的附加的细节。根据一些实施例，可变电容器C1可以包括一组n个固定值开关电容元件Cx。电容元件Cx可以彼此并联连接。例如，经由对应的开关M0-Mn-1，每个电容元件Cx可以具有在电阻器R1和接地电位连接之间的连接。应当理解，在其他实施例中，可以在并联以外的其他连接拓扑中布置电容元件Cx。
可以使用适合于振荡器电路102的给定应用的任何半导体技术来实现电容元件Cx。仅仅是为了说明这一点，在各种实施例中，电容元件Cx可以是PN结电容器、MOSFET栅极电容器、金属-绝缘体-金属(MIM)电容器、金属氧化物金属(MOM)电容器等。电容元件Cx可以基于相同的半导体技术，或者它们可以基于不同的技术。在一些实施例中，每个电容元件Cx可以具有相同的电容。在其他实施例中，电容元件Cx可以具有不同的电容。
电容元件Cx可以经由一组对应的开关M0-Mn-1选择性地切换到接地电位。开关M0-Mn-1可以是任何合适的开关器件。在一些实施例中，例如，开关M0-Mn-1可以是半导体开关，例如，诸如图2A中所示的NMOS晶体管；然而在其他实施例中可以使用其他晶体管技术或设计，例如，诸如NFET。在一些实施例中，所有开关M0-Mn-1可以基于相同的技术，或者它们可以基于几种不同的技术。包括选择器输入112的n个信号线中的每个可以连接到开关M0-Mn-1中的相应一个。例如，在图2A中，选择器输入112的每个信号线连接到开关M0-Mn-1的相应栅极端子。可以由数字逻辑或者与振荡器电路102或电子电路10(图1A)相关联的其他合适的电路系统生成到选择器输入112的输入。
根据本公开，图2A中的电容元件Cx的节点不是如上文结合节点VX所解释的浮动节点。而是，在一些实施例中，电容元件Cx的节点可以电连接到接地电位或者以其他方式以接地电位为基准。在其他实施例中，电容元件Cx可以电连接到DC电压或以其他方式以DC电压为基准；例如，诸如VDD的电源电压。更一般地，本领域技术人员将理解，电容元件Cx可以电连接到任何合适的低阻抗节点。
在操作中，选择器输入112中的n个信号线中的任何一个或多个可以被断言以接通它们对应的开关M0-Mn-1，并且因此接通对应的电容元件Cx。处于开状态的开关(例如，M0)将其对应的电容元件Cx连接到RC网络204(接通)，并且相反地，处于关状态的开关将其对应的电容元件Cx与RC网络204断开连接(断开)。如果电容元件Cx并联连接，例如，如图2A中所示，可以将可变电容器C1的电容计算为接通的电容元件的总和。因此，可以根据在RC网络204中接通或断开哪些电容元件来设置延迟级126的延迟τ2。
在一些实施例中，电阻器R1可以是固定值元件，诸如在图2A中所示。在其他实施例(未示出)中，电阻器R1可以是可变电阻器，且电容器C1可以是固定值元件。在又一实施例中，电阻器R1可以是可变电阻器，并且电容器C1可以是可变电容器。
参见图3，在根据本公开的一些实施例中，第一延迟部分104可以包括与延迟级126串联连接的附加的延迟级326。可以提供输入反相器322以将在延迟级126的输出处产生的振荡耦合到附加的延迟级326的输入；换句话说，反相器322保持振荡继续。可以提供输出反相器324以维持第一延迟部分104的输入端和输出端之间的净负增益。输入反相器322和输出反相器324的电源(未示出)可以是提供给延迟级126的相同的VDD，例如，如图1A所示。在一些实施例中，附加的延迟级326可以改善振荡器电路102的噪声性能。
附加的延迟级326可以包括可变RC网络304，可变RC网络304包括电阻器R2和可变电容器C2。选择器输入312可以包括m位信号总线，其可以被提供给可变电容器C2以选择或以其他方式设置可变电容器C2的电容。附加的延迟级326可以提供延迟τ3，可以基于被定义为R×C(电阻器R2和可变电容器C2的相应值)的时间常数来确定延迟τ3。因此，可以根据可变电容器C2的电容设置来设置由附加的延迟级326提供的延迟τ3。
图3A示出了可变电容器C2的附加的细节。根据一些实施例，可变电容器C2可包括一组m个固定值开关电容元件Cy。电容元件Cy可以彼此并联连接。换句话说，经由对应的开关M0-Mm-1，每个电容元件Cy可以具有在电阻器R2和接地电位连接之间的连接。应当理解，在其他实施例中，可以以并联以外的连接拓扑连接电容元件Cy。
可以使用适合于振荡器电路102的给定应用的任何半导体技术来实现电容元件Cy。仅仅是为了说明这一点，在各种实施例中，电容元件Cy可以是PN结电容器、MOSFET栅极电容器、金属-绝缘体-金属(MIM)电容器、金属-氧化物-金属(MOM)电容器等。电容元件Cy可以基于相同的半导体技术，或者它们可以基于不同的技术。在一些实施例中，每个电容元件Cy可以具有相同的电容。在其他实施例中，电容元件Cy可以具有不同的电容。
电容元件Cy可以经由一组对应的开关M0-Mm-1选择性地切换到接地电位。开关M0-Mm-1可以是任何合适的开关器件。在一些实施例中，例如，开关M0-Mm-1可以是半导体开关，例如，诸如图3A中所示的PNP晶体管。在一些实施例中，所有开关M0-Mm-1可以基于相同的技术，或者它们可以基于不同的技术。包括选择器输入312的m个信号线中的每个可以连接到开关M0-Mm-1中的相应一个。可以由数字逻辑或者与振荡器电路102或电子电路10(图1A)相关联的其他合适的电路系统生成到选择器输入312的输入。
根据本公开，图3A中的电容元件Cy的节点不是浮动的。而是，电容元件Cy的节点可以电连接到接地电位。本领域技术人员将理解，在其他实施例中，电容元件Cy可以电连接到DC电压(例如，电源VDD)。更一般地，电容元件Cy可以电连接到任何合适的低阻抗节点。
在操作中，选择器输入312中的m个信号线中的任何一个或多个可以被断言以将它们对应的开关M0-Mm-1接通。处于开状态的开关(例如，M0)将其对应的电容元件连接到RC网络304(接通)，并且相反地，处于关状态的开关将其对应的电容元件与RC网络304断开连接(断开)。如果电容元件Cy并联连接，例如，如图3A中所示，可以将可变电容器C2的电容计算为接通的电容元件的总和。因此，可以根据在RC网络304中接通或断开哪些电容元件Cy来设置附加的延迟级326的延迟τ3。
在一些实施例中，电阻器R2可以是固定值元件，诸如在图3A中所示。在其他实施例(未示出)中，电阻器R2可以是可变电阻器且电容器C2可以是固定值元件。在又一实施例(未示出)中，电阻器R2可以是可变电阻器且电容器C2可以是可变电容器。
在一些实施例中，相应延迟级126、326的选择器输入112、312可以接收相同的选择输入；例如，可以向每个选择器输入112、312提供相同的n位码。在其他实施例中，每个选择器输入112、312可以接收不同的选择输入。
可以根据延迟τ1、τ2和τ3来控制振荡器电路102中的振荡频率。如上所述，对于电阻器R和电容器C，延迟级128中的延迟τ1可以是固定的。可以通过断言包括用于延迟级126的选择器输入112的适当的位线来设置延迟级126的延迟τ2。同样地，可以通过断言包括选择器信号312的适当的位线来设置延迟级326中的延迟τ3。因此，可以根据可变延迟τ2和τ3来选择时钟信号132的频率。
在根据本公开的一些实施例中，第一延迟部分104可以包括串联连接的若干附加的延迟级。例如，图4A是根据本公开的一些实施例的振荡器电路102a的示意表示。第一延迟部分104可以包括延迟级126和两个附加的延迟级426a、426b。可以提供反相器422a、422b以在延迟级之间耦合信号。例如，反相器422a可以在延迟级126和延迟级422a之间耦合信号，并且同样反相器422b可以在延迟级422a和延迟级422b之间耦合信号。注意，包括第一延迟部分104的反相器422a、422b、122提供净负增益。
图4B是包括第一延迟部分102的振荡器电路102b的示意表示，第一延迟部分102具有3个附加的延迟级426a、426b、426c和反相器422a、422b、422c、422d。反相器422a-422c在延迟级126和426-426c之间耦合信号。可以看出，反相器424为第一延迟部分104提供净负增益。
技术效果和优势
诸如在图5中所示常规的RC振荡器设计具有许多期望的性质。这种设计通常对电源电压的变化不敏感。设计相对简单，具有少量的部件。结果，这些RC振荡器可以实现低噪声性能。例如，一些设计可以实现仅比理论下限高3dB的噪声水平。由于其相对简单的设计，RC振荡器在IC芯片上具有更小的占位面积。
本公开提供了一种振荡器电路，其具有可编程频率的能力以进一步改善RC振荡器的实用性。如图5中所示，基本的RC振荡器设计包括两个反相器(例如，反相级122、124)以及具有电阻器R和电容器C的RC网络。RC网络提供设置RC振荡器的操作频率的延迟。因此，变化任一R或C的元件值可以用于提供RC振荡器的工作频率上的可编程性。
然而，制备R或C的方法可能不实际。难以提供可编程电阻器。高可编程性要求能够以小增量修改总的R。这需要大的电阻器网络和大量的具有低导通电阻的开关。此外，跨开关的电压可以在振荡周期内变化，从而使开关设计复杂化。使用开关电阻器来构建可变电阻器可能不实用。
可编程电容器可能是困难的，因为由于节点VX处的行为，电容器C是“浮动”的电容器。如上所述，节点VX是浮动节点，因为节点VX处的电压可以在输出的周期的一半中摆动到电源电压之上和之下，并且在周期的另一半中摆动到接地电位之上和之下。可编程电容器通常包括一组开关电容器元件。当开关的源极(或漏极)连接在节点VX处时，当开关应当处于关(非导通)状态时，在周期的部分期间，开关的状态可能变为正向偏置并且导通。浮动节点VX的存在对在该位置使用可变电容器以提供可变延迟RC网络并因此提供可变频率振荡器电路提出了挑战。因此，用一组开关电容器代替C来构建可变电容器可能不容易实现。
根据本公开的振荡器电路可以克服该挑战。如图1B中所示，可以与RC网络128分离地提供延迟级126。延迟级126可以接地，使得延迟级126的操作受电路中的电压摆动的影响显著较小。
以上描述示出了本公开的各种实施例以及可以如何实施特定实施例的各方面的示例。以上实施例不应当被认为是仅有的实施例，并且是为了说明由所附权利要求限定的特定实施例的灵活性和优点而呈现。基于以上公开和所附权利要求，在不脱离由权利要求限定的本公开的范围的情况下，可以采用其他布置、实施例、实施方式和等同。

Claims (27)

1.一种具有可编程输出频率的振荡器电路，包括：
电路输出，被配置为输出输出信号；
第一延迟部分，具有输入端和输出端，所述第一延迟部分在所述输入端和所述输出端之间具有负增益，所述第一延迟部分被配置为提供由提供给所述第一延迟部分的控制信号设置的可变延迟，并且所述第一延迟部分包括第一RC网络，所述第一RC网络包括电阻器和与DC电压或接地电位耦合的可变电容器；以及
第二延迟部分，串联电连接在所述第一延迟部分与所述电路输出之间，所述第二延迟部分具有输入端和输出端，所述第二延迟部分在所述输入端和所述输出端之间具有负增益，所述第二延迟部分被配置为提供固定延迟；
其中所述输出信号具有频率，所述频率是所述第一延迟部分引起的延迟和所述第二延迟部分引起的延迟的函数。
2.根据权利要求1所述的电路，其中所述第一延迟部分还包括第二RC网络，与所述第一RC网络串联连接并包括电阻器和可变电容器，所述第一延迟部分的延迟是基于所述第一RC网络和所述第二RC网络的所述可变电容器的电容来确定的。
3.根据权利要求2所述的电路，其中所述控制信号被配置为设置所述第一RC网络的所述可变电容器的所述电容，并且附加控制信号被配置为设置所述第二RC网络的所述可变电容器的所述电容。
4.根据权利要求1所述的电路，其中提供给所述第一延迟部分的所述控制信号被配置为设置所述第一RC网络的所述可变电容器的电容，所述第一延迟部分的延迟是基于所述可变电容器的所述电容来确定的。
5.根据权利要求1所述的电路，其中所述第一延迟部分包括多个开关电容器，其中所述控制信号被配置为将所述多个开关电容器中的每个开关电容器选择性地设置为开状态或关状态。
6.根据权利要求5所述的电路，其中当开关电容器处于所述开状态时，所述开关电容器具有电连接到所述DC电压的节点。
7.根据权利要求5所述的电路，其中当开关电容器处于所述开状态时，所述开关电容器具有电连接到接地电位的节点。
8.根据权利要求5所述的电路，其中所述控制信号是n位字。
9.根据权利要求1所述的电路，其中所述第二延迟部分包括RC网络，所述RC网络包括固定值电阻部件和固定值电容部件。
10.根据权利要求9所述的电路，其中所述固定值电容部件的至少一个节点被配置为摆动到所述振荡器电路的电源电压之上。
11.根据权利要求10所述的电路，其中所述固定值的电容部件的所述至少一个节点被配置为摆动到接地电位之下。
12.根据权利要求1所述的电路，其中在反馈环路中所述第一延迟部分经由所述第二延迟部分电连接到所述电路输出。
13.一种振荡器电路，包括：
电路输出，被配置为输出输出信号；
第一延迟部分，具有输入端和输出端，所述第一延迟部分在所述输入端和所述输出端之间具有负增益，所述第一延迟部分包括第一RC网络、与所述第一RC网络串联连接的反相器以及第二RC网络，所述第一RC网络包括电阻器和与DC电压或接地电位耦合的可变电容器，所述第二RC网络串联连接在所述反相器的输出处并且包括电阻器和与DC电压或接地电位耦合的可变电容器；
至少一个控制信号，至少提供给所述第一RC网络的所述可变电容器以设置所述第一延迟部分的延迟；以及
第二延迟部分，串联电连接在所述第一延迟部分与所述电路输出之间，所述第二延迟部分具有输入端和输出端，所述第二延迟部分在所述输入端和所述输出端之间具有负增益，所述第二延迟部分具有固定延迟；
其中所述输出信号具有频率，所述频率是所述第一延迟部分引起的延迟和所述第二延迟部分引起的所述延迟的函数，所述电路输出包括所述第二延迟部分的所述输出端。
14.根据权利要求13所述的电路，其中在所述第一延迟部分中的所述第一RC网络和所述第二RC网络中的所述可变电容器中的每个可变电容器包括多个开关电容器，其中提供给可编程延迟级的所述控制信号被配置为将所述多个开关电容器中的每个开关电容器选择性地设置为开状态或关状态。
15.根据权利要求14所述的电路，其中当开关电容器处于所述开状态时，所述开关电容器的节点电连接到所述DC电压。
16.根据权利要求14所述的电路，其中当开关电容器处于所述开状态时，所述开关电容器的节点电连接到接地电位。
17.根据权利要求13所述的电路，其中所述控制信号被提供给所述第一RC网络中的所述可变电容器，所述电路还包括提供给所述第二RC网络中的所述可变电容器的附加控制信号。
18.根据权利要求13所述的电路，其中所述第一延迟部分还包括至少第三RC网络，所述第三RC网络与所述第二RC网络串联连接，并且包括电阻器和可变电容器。
19.根据权利要求13所述的电路，其中所述第二延迟部分包括RC网络，所述RC网络包括固定值电阻部件和固定值电容部件，其中所述电容部件的至少一个节点被配置为摆动到所述振荡器电路的电源电压之上。
20.根据权利要求19所述的电路，其中所述电容部件的所述至少一个节点被配置为摆动到接地电位之下。
21.一种振荡器电路，包括：
第一反相器级；
第二反相器级，具有电连接到所述第一反相器级的输出的输入，所述第二反相器级具有用于所述振荡器电路的输出信号的输出；
固定延迟级，包括连接到电容元件的电阻器元件，所述固定延迟级电连接在所述第二反相器级的所述输入和所述输出之间；和
至少一个可变延迟级，具有由提供给所述至少一个可变延迟级的控制信号设置的延迟，所述至少一个可变延迟级电连接在所述固定延迟级中连接所述电阻器元件和所述电容器元件的节点与所述第一反相器级的输入之间，其中所述至少一个可变延迟级包括电阻器和与DC电压或接地电位耦合的可变电容器，
所述输出信号的频率取决于所述至少一个可变延迟级的延迟。
22.根据权利要求21所述的电路，还包括至少一个附加的可变延迟级，其与所述至少一个可变延迟级串联连接，并且具有取决于提供给所述至少一个附加的可变延迟级的控制信号的延迟。
23.根据权利要求21所述的电路，其中在所述振荡器电路的操作期间，连接所述电阻器元件和所述电容器元件的所述节点处的电压水平摆动到所述振荡器电路的电源电压之上和之下并且摆动到接地电位之上和之下。
24.根据权利要求21所述的电路，其中提供给所述至少一个可变延迟级的所述控制信号设置所述可变电容器的电容，其中所述至少一个可变延迟级的所述延迟取决于所述可变电容器的所述电容。
25.根据权利要求21所述的电路，其中所述至少一个可变延迟级包括多个开关电容器，其中所述控制信号将所述多个开关电容器中的每个开关电容器设置为开状态或关状态。
26.根据权利要求25所述的电路，其中当开关电容器处于所述开状态时，所述开关电容器的节点电连接到所述DC电压或接地电位。
27.根据权利要求21所述的电路，其中所述固定延迟级的所述电容元件的至少一个节点被配置为摆动到所述振荡器电路的电源电压之上并且摆动到接地电位之下。
CN201780014246.6A 2016-03-02 2017-02-10 可变频率rc振荡器 Expired - Fee Related CN108781070B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662302735P 2016-03-02 2016-03-02
US62/302,735 2016-03-02
US15/191,350 US9755575B1 (en) 2016-03-02 2016-06-23 Variable frequency RC oscillator
US15/191,350 2016-06-23
PCT/US2017/017518 WO2017151295A1 (en) 2016-03-02 2017-02-10 A variable frequency rc oscillator

Publications (2)

Publication Number Publication Date
CN108781070A CN108781070A (zh) 2018-11-09
CN108781070B true CN108781070B (zh) 2022-05-17

Family

ID=59702466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014246.6A Expired - Fee Related CN108781070B (zh) 2016-03-02 2017-02-10 可变频率rc振荡器

Country Status (6)

Country Link
US (1) US9755575B1 (zh)
EP (1) EP3424147A1 (zh)
JP (1) JP2019511168A (zh)
KR (1) KR20180118137A (zh)
CN (1) CN108781070B (zh)
WO (1) WO2017151295A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873325B2 (en) * 2018-10-12 2020-12-22 Texas Instruments Incorporated Robust noise immune, low-skew, pulse width retainable glitch-filter
TWI675280B (zh) * 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
GB2583353B (en) 2019-04-24 2023-04-12 Pragmatic Printing Ltd An oscillator with improved frequency stability
US11811364B2 (en) 2021-06-22 2023-11-07 Samsung Electronics Co., Ltd. Clock integrated circuit including heterogeneous oscillators and apparatus including the clock integrated circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54181853U (zh) * 1978-06-12 1979-12-22
JPS5937611B2 (ja) * 1979-01-17 1984-09-11 株式会社日本自動車部品総合研究所 抵抗容量型発振回路
JPS60100819A (ja) * 1984-10-01 1985-06-04 Fujitsu General Ltd 発振回路
US5519265A (en) 1993-05-24 1996-05-21 Latham, Ii; Paul W. Adaptive RC product control in an analog-signal-manipulating circuit
US5552748A (en) 1995-06-07 1996-09-03 American Microsystems, Inc. Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
US6737926B2 (en) * 2001-08-30 2004-05-18 Micron Technology, Inc. Method and apparatus for providing clock signals at different locations with minimal clock skew
DE10345236B3 (de) * 2003-09-29 2005-03-10 Infineon Technologies Ag Verzögerungsregelkreis
US7245519B2 (en) 2005-08-22 2007-07-17 Freescale Semiconductor, Inc. Digitally programmable capacitor array
JP2007081593A (ja) * 2005-09-13 2007-03-29 Neuro Solution Corp 発振器、ｐｌｌ回路および受信機、送信機
KR20070081532A (ko) * 2006-02-13 2007-08-17 엘지전자 주식회사 Ｒｃ 발진회로
US7605668B2 (en) 2006-12-12 2009-10-20 Intel Corporation Delay stage with controllably variable capacitive load
CN102006057B (zh) * 2009-09-01 2013-05-08 杭州中科微电子有限公司 可编程调整起振条件的低功耗、快速起振晶体振荡器模块
US8222966B2 (en) * 2010-09-10 2012-07-17 Intel Corporation System, method and apparatus for an open loop calibrated phase wrapping phase modulator for wideband RF outphasing/polar transmitters
JP5807508B2 (ja) * 2011-10-24 2015-11-10 株式会社ソシオネクスト 発振回路を有するマイクロコントローラ
US9490823B2 (en) 2012-03-19 2016-11-08 Intel Corporation Self-biased oscillator
US9584133B2 (en) 2012-05-31 2017-02-28 Silicon Laboratories Inc. Temperature compensated oscillator with improved noise performance
CN104935294B (zh) * 2014-03-20 2018-07-20 晶宏半导体股份有限公司 振荡器

Also Published As

Publication number Publication date
WO2017151295A1 (en) 2017-09-08
EP3424147A1 (en) 2019-01-09
US9755575B1 (en) 2017-09-05
JP2019511168A (ja) 2019-04-18
US20170257065A1 (en) 2017-09-07
CN108781070A (zh) 2018-11-09
KR20180118137A (ko) 2018-10-30

Similar Documents

Publication Publication Date Title
CN108781070B (zh) 可变频率rc振荡器
JP5092430B2 (ja) 多相電子オシレータ及び方法
CN101615900B (zh) 数控振荡器及其调节方法
JPWO2008114455A1 (ja) スイッチング容量生成回路
US10727822B2 (en) Comparator and relaxation oscillator
US20020024368A1 (en) Flip-flop circuits having digital-to-time conversion latches therein
US5705946A (en) Low power low voltage level shifter
US20180302073A1 (en) Duty cycle calibration circuit and frequency synthesizer using the same
CN113054955A (zh) 相位内插器系统及其操作方法
CN115149943B (zh) 分频电路
US6509803B2 (en) Voltage-controlled oscillator having short synchronous pull-in time
US8164373B2 (en) Drive strength control of phase rotators
US11942944B2 (en) Oscillator with improved frequency stability
US8466729B2 (en) Delay cell and digitally controlled oscillator
US7888970B1 (en) Switch controlling circuit, switch circuit utilizing the switch controlling circuit and methods thereof
CN114546097A (zh) 时钟门控单元、集成电路以及锁存器电路
JP2003283307A (ja) Ｃｒ発振回路
JP2022053029A (ja) スイッチ回路
US6943608B2 (en) Wide frequency range voltage-controlled oscillators (VCO)
JP4010328B2 (ja) 遅延回路
JP2012085163A (ja) 可変抵抗回路および発振回路
EP2779450B1 (en) A method and apparatus for generating an oscillation signal
JP2019080120A (ja) 高周波スイッチ装置
KR20230029512A (ko) 2상 클록 생성 회로
CN116455412A (zh) 发送器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220517

CF01 Termination of patent right due to non-payment of annual fee