KR101904390B1 - 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로 - Google Patents

입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로 Download PDF

Info

Publication number
KR101904390B1
KR101904390B1 KR1020180044804A KR20180044804A KR101904390B1 KR 101904390 B1 KR101904390 B1 KR 101904390B1 KR 1020180044804 A KR1020180044804 A KR 1020180044804A KR 20180044804 A KR20180044804 A KR 20180044804A KR 101904390 B1 KR101904390 B1 KR 101904390B1
Authority
KR
South Korea
Prior art keywords
input
input voltage
voltage
comparator
reference voltage
Prior art date
Application number
KR1020180044804A
Other languages
English (en)
Inventor
박민우
이장원
Original Assignee
주식회사 휴리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휴리오 filed Critical 주식회사 휴리오
Priority to KR1020180044804A priority Critical patent/KR101904390B1/ko
Application granted granted Critical
Publication of KR101904390B1 publication Critical patent/KR101904390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 비교기 회로로 인가되는 입력 전압의 불규칙한 전압 변화에 근거하여 기준 전압이 가변되도록 함으로써, 기준 전압보다 높거나 낮은 입력 전압을 디지털 신호로 출력하는 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로에 관한 것이다.

Description

입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로{Method of establishing of reference-voltage association in input-voltage, and analog-to-digital converter circuitry using the same}
본 발명은 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로에 관한 것으로서, 보다 상세하게는, 비교기 회로로 인가되는 입력 전압의 불규칙한 전압 변화에 근거하여 기준 전압이 가변되도록 함으로써, 기준 전압보다 높거나 낮은 입력 전압을 디지털 신호로 출력하는 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로에 관한 것이다.
일반적으로, 아날로그 신호는 전압, 시간 및 저항과 같은 수학적 관계에 따른 물리적 변수의 신호로서, 연속되는 값을 표시하는 신호를 의미한다.
한편, 이러한 아날로그 신호에는 검출되는 신호원 외에 노이즈 신호원이 혼재하는데, 근래에는 이러한 아날로그 신호로부터 원하는 신호원을 검출해내기 위한 방법으로 비교기를 통해 입력되는 아날로그 신호의 진폭이 설정된 기준 전압보다 높은 경우, 이를 디지털 신호로 출력하는 방법을 사용하고 있다.
이와 같은 비교기는 대부분 큰 이득(Gain)과 낮은 입력편차(Input offset), 빠른 응답 속도를 가지며, 이러한 특성들로 인하여 매우 작은 차이를 갖는 두 신호를 용이하게 비교할 수 있는 장점이 있다.
그러나, 아날로그 신호의 경우 주파수 성분을 가지고 있으므로 동일한 회로라 하더라도 기판의 두께나 선폭의 미세한 오차에도 정합 특성이 달라지고, 이로 인해 비교기로 입력되는 신호의 백색잡음의 진폭이 달라질 수 있다는 문제점이 있었다.
특히, 아날로그 신호의 주파수가 높아질수록 정합 특성이나 전원 노이즈와 같은 외부로부터 혼입되는 노이즈에 의해 비교기 출력의 오차 발생률이 증가하는 문제점이 있었다.
한편, 종래의 비교기의 경우, 전술한 바와 같이, 입력신호의 진폭이 높아지거나 낮아지면 비교기 출력의 오차가 발생하고 감도가 떨어지므로, 이를 보상하기 위해 입력신호를 아날로그-디지털 변환하고 기준 전압을 디지털-아날로그 변환하는 별도의 외부 소자를 이용하였는데, 이로 인해, 비교기의 회로가 복잡해지고 비용이 높아지는 문제점이 있었다.
대한민국 등록특허공보 제10-0873287호
본 발명의 목적은, 비교기 회로로 인가되는 입력 전압의 불규칙한 전압 변화에 근거하여 기준 전압이 가변되도록 함으로써, 기준 전압보다 높거나 낮은 입력 전압을 디지털 신호로 출력하는 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로를 제공하는 것이다.
또한, 본 발명의 목적은, 다이오드 소자, 저항 소자 및 캐패시터 소자로 구성되는 엔빌로프 회로부를 비교기 회로에 추가하는 것만으로 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시키므로, 저렴한 비용으로 비교기 회로의 출력 효과 향상시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로를 제공하는 것이다.
본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로는, 비교기, 상기 비교기의 입력 전압이 입력되는 입력 전압 입력부, 상기 입력 전압 입력부와 상기 비교기의 기준 전압 노드 사이에 구비된 제1 저항 소자에 연결되고, 상기 입력 전압이 인가되는 엔빌로프 회로부를 포함할 수 있고, 상기 기준 전압 노드에 인가되는 기준 전압은, 상기 엔빌로프 회로부에 인가되는 입력 전압의 변곡점들을 연결한 파형을 상기 제1 저항 소자에 인가되는 전압 값만큼 이동시킨 가상 전압 파형에 근거하여 설정될 수 있다.
일 실시예에서, 상기 엔빌로프 회로부는, 상기 입력 전압 값에 근거하여 도통되는 다이오드 소자, 상기 다이오드 소자에 연결되며, 상기 다이오드 소자의 도통 여부에 근거하여 상기 입력 전압이 인가되는 제2 저항 소자 및 캐패시터 소자를 포함할 수 있다.
일 실시예에서, 상기 다이오드 소자는, 상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 높은 경우 도통되도록 구성될 수 있다.
일 실시예에서, 상기 제2 저항 소자는, 상기 다이오드 소자에 병렬 구조로 연결되고, 상기 캐패시터 소자는, 상기 제2 저항 소자에 직렬 구조로 연결되되, 상기 제2 저항 소자 및 캐패시터 소자는, 상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 낮아지는 경우, 상기 입력 전압이 인가될 수 있다.
일 실시예에서, 상기 캐패시터 소자는, 상기 인가되는 입력 전압의 전하를 축적시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법은, 입력 전압 입력부를 통해 비교기의 입력 전압이 입력되는 단계, 상기 입력 전압 입력부와 상기 비교기의 기준 전압 노드 사이에 구비된 제1 저항 소자에 연결되는 엔빌로프 회로부에 상기 입력 전압이 인가되는 단계, 상기 엔빌로프 회로부에 인가되는 입력 전압의 변곡점들을 연결한 파형을 상기 제1 저항 소자에 인가되는 전압 값만큼 이동시킨 가상 전압 파형을 생성하는 단계, 상기 생성된 가상 전압 파형에 근거하여 기준 전압 노드에 인가되는 기준 전압이 설정되는 단계 및 상기 비교기에서 상기 입력되는 입력 전압을 상기 기준 전압에 근거하여 디지털 신호로 변환하는 단계를 포함할 수 있다.
일 실시예에서, 상기 엔빌로프 회로부는, 상기 입력 전압 값에 근거하여 도통되는 다이오드 소자, 상기 다이오드 소자에 연결되며, 상기 다이오드 소자의 도통 여부에 근거하여 상기 입력 전압이 인가되는 제2 저항 소자 및 캐패시터 소자를 포함할 수 있다.
일 실시예에서, 상기 다이오드 소자는, 상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 높은 경우 도통되도록 구성될 수 있다.
일 실시예에서, 상기 제2 저항 소자는, 상기 다이오드 소자에 병렬 구조로 연결되고, 상기 캐패시터 소자는, 상기 제2 저항 소자에 직렬 구조로 연결되며, 상기 제2 저항 소자 및 캐패시터 소자는, 상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 낮아지는 경우, 상기 입력 전압이 인가될 수 있다.
일 실시예에서, 상기 캐패시터 소자는, 상기 인가되는 입력 전압의 전하를 축적시킬 수 있다.
본 발명의 일 측면에 따르면, 비교기 회로로 인가되는 입력 전압의 불규칙한 전압 변화에 근거하여 기준 전압이 가변되도록 함으로써, 기준 전압보다 높거나 낮은 입력 전압을 디지털 신호로 출력하는 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로가 제공된다.
또한, 본 발명의 다른 일 측면에 따르면, 다이오드 소자, 저항 소자 및 캐패시터 소자로 구성되는 엔빌로프 회로부를 비교기 회로에 추가하는 것만으로 비교기 회로에서 노이즈 신호가 출력되는 것을 감소시키므로, 저렴한 비용으로 비교기 회로의 출력 효과 향상시킬 수 있는 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로가 제공된다.
도 1은 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로의 구성을 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로의 기준 전압 설정 기준을 개략적으로 도시한 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른 노이즈 저감 비교기 회로의 구성을 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법 과정을 개략적으로 도시한 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "...부"의 용어는 하나 이상의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)의 구성을 개략적으로 나타낸 도면이다.
다만, 도 1에 도시된 노이즈 저감 비교기 회로(100)는 일 실시예에 따른 것으로, 그 구성요소들이 도 1에 도시된 실시예에 한정되는 것은 아니며, 필요에 따라 일부 구성요소가 부가, 변경 또는 삭제될 수 있음을 유의한다.
먼저, 도 1을 살펴보면, 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)는 비교기(110), 입력 전압 입력부(120), 엔빌로프 회로부(130), 기준 전압 노드(140) 및 제1 저항 소자(150)를 포함하여 구성될 수 있다.
또한, 도 1을 살펴보면, 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)에는 전술한 구성 요소 외에 하나 이상의 부가 캐패시터 소자(101) 및 부가 저항 소자(102)가 구비될 수 있으나, 이에 한정되는 것은 아님에 유의한다.
아래에서는, 도 1을 참조하여 전술한 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100) 및 이의 구성 요소에 대하여 설명하기로 한다.
여기서, 도 1은 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)의 구성을 개략적으로 도시한 도면이다.
먼저, 도 1을 참조하여, 비교기(110)에 대하여 설명하면, 본 발명의 일 실시예에 따른 비교기(110)는 양단으로 입력 전압 및 기준 전압을 입력 받되, 입력되는 입력 전압 값이 기준 전압 값과 비교하여 소정 값 이상 또는 이하인 경우, 해당 입력 전압을 디지털 신호로 변환하여 출력하는 역할을 할 수 있다.
이때, 상기 소정 값은 사용자 설정에 따라 가변될 수 있고, 사용자 설정에 따라 입력 전압 값이 기준 전압 값과 비교하여 소정 값 이상이거나, 이하일 때 해당 입력 전압을 디지털 신호로 변환할 수 있으나, 이에 한정되는 것은 아님에 유의한다.
다음으로, 도 1을 참조하여 입력 전압 입력부(120)에 대하여 설명하면, 본 발명의 일 실시예에 따른 입력 전압 입력부(120)는 비교기(110)로 인가되는 입력 전압을 입력받는 역할을 할 수 있다.
이때, 입력 전압 입력부(120)를 통해 입력되는 입력 전압은 비교기(110) 및 엔빌로프 회로부(130) 중 어느 하나 이상으로 인가될 수 있다.
여기서, 엔빌로프 회로부(130)로 인가되는 입력 전압은 엔빌로프 회로(150) 및 제1 저항 소자(150)를 통해 비교기(110)로 인가될 수 있으며, 이렇게 인가된 입력 전압은 비교기(110)의 기준 전압이 될 수 있으나, 이에 한정되지는 아니한다.
한편, 도 1을 참조하면, 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)에는 하나 이상의 부가 캐패시터 소자(101) 및 부가 저항 소자(102)가 구비될 수 있으며, 입력 전압 입력부(120)를 통해 입력되는 입력 전압은 부가 캐패시터 소자(101) 및 부가 저항 소자(102) 중 어느 하나 이상을 통해 비교기(110) 및 엔빌로프 회로부(130) 중 어느 하나 이상으로 인가될 수 있으나, 이에 한정되는 것은 아님에 유의한다.
다음으로, 엔빌로프 회로부(130)는, 입력 전압 입력부(120)를 통해 인가되는 입력 전압이 기준 전압 노드(140) 및 제1 저항 소자(150)를 통해 비교기(110)로 인가되도록 하는 역할을 할 수 있다.
또한, 엔빌로프 회로부(130)는, 인가되는 입력 전압 값에 근거하여, 기준 전압 노드(140)로 인가되는 입력 전압 값을 제어하는 역할을 할 수 있으나, 이에 한정되지는 아니한다.
한편, 이러한 엔빌로프 회로부(130)는, 입력 전압 값에 근거하여 도통되는 다이오드 소자(131) 및 다이오드 소자(131)에 연결되며, 상기 다이오드 소자의 도통 여부에 근거하여 입력 전압이 인가되는 제2 저항 소자(132) 및 캐패시터 소자(133)를 포함할 수 있다.
여기서, 다이오드 소자(131)는 입력 전압 값에 근거하여 도통되되, 입력 전압 값이 기준 전압 노드(140)에 인가되는 전압 값 보다 높은 경우 도통되도록 구성될 수 있다.
또한, 전술한 제2 저항 소자(132)는 다이오드 소자(131)와 병렬 구조로 연결될 수 있으며, 이러한 연결 구조로 인해, 입력 전압 값이 불규칙하게 감소되는 경우, 입력 전압은 제2 저항 소자(132)로만 인가될 수 있다.
아울러, 캐패시터 소자(133)는 제2 저항 소자(131)와 직렬 구조로 연결될 수 있다.
즉, 입력 전압 값이 불규칙하게 감소되는 경우, 입력 전압은 엔빌로프 회로부(130)의 제2 저항 소자(132) 및 캐패시터 소자(133)로 인가될 수 있다.
이때, 캐패시터 소자(133)는 인가되는 입력 전압의 전하를 축적시킬 수 있으며, 이로 인해, 입력 전압 값이 불규칙하게 감소되는 경우, 감소되는 입력 전압 값에 따라 엔빌로프 회로(130)에 인가된 입력 전압 값이 감소되는 것을 지연시킬 수 있다.
이어서, 도 2를 참조하여 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)에서 기준 전압이 설정되는 것을 개략적으로 설명하기로 한다.
여기서, 도 2는 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)의 기준 전압 설정 기준을 개략적으로 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)는 상기 엔빌로프 회로(130)에 인가되는 입력 전압의 변곡점들을 연결한 파형(A)을 제1 저항 소자(140)에 인가되는 전압 값(B)만큼 이동시킨 가상 전압 파형(C) 생성할 수 있고, 기준 전압(D)은 이렇게 생성된 가상 전압 파형(C)을 기준으로 하여 설정될 수 있다.
즉, 입력 전압 값이 불규칙하게 감소되는 경우, 캐패시터 소자(133)가 인가되는 입력 전압 값이 감소되는 것을 지연시킴으로써, 엔빌로프 회로(130)에 인가되는 입력 전압의 변곡점들을 연결한 파형에 근거하여 생성되는 가상 전압 파형이 불규칙하게 가변되는 것이 방지되므로, 가상 전압 파형에 근거하여 설정되는 기준 전압이 불규칙하게 가변되는 것 또한 방지될 수 있다.
결과적으로, 기준 전압이 불규칙하게 가변되는 것이 방지되므로, 비교기(110)로부터 불규칙한 기준 전압으로 인해 노이즈 신호가 변환 및 출력되는 것이 방지될 수 있다.
다만, 전술한 바는 본 발명의 일 실시예에 따른 것으로서, 본 발명의 노이즈 저감 비교기 회로(100)의 구성 및 특징이 전술한 바에 한정되는 것은 아님에 유의한다.
아래에서는, 도 3을 참조하여 본 발명의 다른 일 실시예에 따른 노이즈 저감 비교기 회로(100)에 대하여 간략히 설명하기로 한다.
여기서, 도 3은 본 발명의 다른 일 실시예에 따른 노이즈 저감 비교기 회로의 구성을 개략적으로 도시한 도면이다.
도 3을 참조하면, 다이오드 소자(131)는 입력 전압 값에 근거하여 도통되되, 입력 전압 값이 기준 전압 노드(140)에 인가되는 전압 값 보다 낮은 경우 도통되도록 구성될 수 있으며, 이러한 경우, 입력 전압 값이 불규칙하게 증가되면, 불규칙하게 증가된 입력 전압은 제2 저항 소자(132)로만 인가될 수 있다.
즉 이러한 경우, 입력 전압 값이 불규칙하게 증가되면, 입력 전압은 엔빌로프 회로부(130)의 제2 저항 소자(132) 및 캐패시터 소자(133)로 인가될 수 있으며, 이때, 캐패시터 소자(133)는 인가되는 입력 전압의 전하를 축적시킬 수 있으므로, 입력 전압 값이 불규칙하게 증가되는 입력 전압 값에 따라 엔빌로프 회로(130)에 인가된 입력 전압 값이 증가되는 것을 지연시킬 수 있다.
보다 구체적으로, 입력 전압 값이 불규칙하게 증가되는 경우, 캐패시터 소자(133)가 입력 전압 값이 증가되는 것을 지연시킴으로써, 엔빌로프 회로(130)에 인가되는 입력 전압의 변곡점들을 연결한 파형에 근거하여 생성되는 가상 전압 파형이 불규칙하게 가변되는 것이 방지되므로, 가상 전압 파형에 근거하여 설정되는 기준 전압이 불규칙하게 가변되는 것이 방지될 수 있다.
다음으로, 도 4를 참조하여 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법을 개략적으로 설명하기로 한다.
여기서, 도 4는 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법 과정을 개략적으로 도시한 도면이다.
다만, 도 4에 도시된 과정은 일 실시예에 따른 것으로, 그 과정 및 순서가 도 4에 도시된 실시예에 한정되는 것은 아니며, 필요에 따라 일부 과정 및 순서가 부가, 변경 또는 삭제될 수 있음을 유의한다.
도 4를 참조하여, 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법을 개략적으로 설명하면, 먼저, 입력 전압 입력부(120)를 통해 비교기의 입력 전압이 입력(S401)되면, 상기 입력 전압 입력부(120)와 상기 비교기(110)의 기준 전압 노드 사이(140)에 구비된 제1 저항 소자(150)에 연결되는 엔빌로프 회로(130)에 상기 입력 전압이 인가(S402)된다.
여기서, 엔빌로프 회로(130)에 포함되는 다이오드 소자(131)는 입력 전압 입력부(120)를 통해 입력되는 입력 전압 값이 후술되는 기준 전압 노드(140)에 인가되는 전압 값보다 높은 경우 도통될 수 있으나, 이에 한정되는 것은 아님에 유의한다.
이어서, 상기 엔빌로프 회로(130)에 인가되는 입력 전압의 변곡점들을 연결한 파형을 상기 제1 저항 소자(150)에 인가되는 전압 값만큼 이동시킨 가상 전압 파형이 생성(S403)되고, 생성된 가상 전압 파형에 근거하여 비교기(110)의 기준 전압이 설정(S404)된다.
이때, 본 발명의 일 실시예에 따른 노이즈 저감 비교기 회로(100)에서 기준 전압이 설정되는 것은, 기준 전압 노드(140)에 인가되는 전압 값과, 제1 저항 소자(150)에 인가되는 전압 값을 합한 값에 근거하여 가상의 파형을 생성한 후, 상기 생성된 가상의 파형을 기준으로 기준 전압이 설정됨으로써 이루어질 수 있으나, 이에 한정되는 것은 아님에 유의한다.
이어서, 비교기(110)는 상기 입력되는 입력 전압을 상기 기준 전압에 근거하여 디지털 신호로 변환(S404)한다.
보다 구체적으로, 비교기(110)는 상기 입력되는 전압 값이 상기 설정된 기준 전압 값보다 높은 경우, 해당 입력 전압을 디지털 신호로 출력한다.
이때, 상기 입력되는 입력 전압 값이 상기 기준 전압 노드(140)에 인가되는 전압 값보다 낮아지면, 입력 전압은 제1 저항 소자(132) 및 캐패시터 소자(133)로 인가될 수 있다.
여기서, 캐패시터 소자(133)는 인가되는 입력 전압의 전하를 축적시킬 수 있으며, 이로 인해, 기준 전압 노드(140)에 인가되는 입력 전압 값이 상기 입력되는 전압 값에 따라 감소되는 것이 지연되므로, 기준 전압이 불규칙적으로 가변되는 것을 방지할 수 있다.
즉, 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법은 입력되는 입력 전압 값이 불규칙하게 가변됨에 따라, 기준 전압이 불규칙하게 가변되는 것을 방지하고, 그로 인해 노이즈가 발생하는 것을 효과적으로 방지할 수 있는 효과가 있다.
다만, 전술한 바는 본 발명의 일 실시예에 따른 것으로서, 본 발명의 일 실시예에 따른 입력전압에 연계한 능동형 기준전압 설정 방법이 전술한 바에 한정되는 것은 아님에 유의한다.
예를 들어, 상기 다이오드 소자(131)는 입력되는 입력 전압 값이 상기 기준 전압 노드(140)에 인가되는 전압 값보다 낮을 때 도통되도록 구성될 수도 있음에 유의한다.
이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술사상은 첨부된 도면과 상기한 설명내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허청구범위에 속한다고 볼 것이다.
100: 비교기 회로
101: 부가 캐패시터 소자
102: 부가 저항 소자
110: 비교기
120: 입력 전압 입력부
130: 엔빌로프 회로부
131: 다이오드 소자
132: 제2 저항 소자
133: 캐패시터 소자
140: 기준 전압 노드
150: 제1 저항 소자

Claims (10)

  1. 비교기;
    상기 비교기의 입력 전압이 입력되는 입력 전압 입력부;
    상기 입력 전압 입력부와 상기 비교기의 기준 전압 노드 사이에 구비된 제1 저항 소자에 연결되고, 상기 입력 전압이 인가되는 엔빌로프 회로부;
    상기 기준 전압 노드에 인가되는 기준 전압은,
    상기 엔빌로프 회로부에 인가되는 입력 전압의 변곡점들을 연결한 파형을 상기 제1 저항 소자에 인가되는 전압 값만큼 이동시킨 가상 전압 파형에 근거하여 설정되는 것을 특징으로 하는,
    노이즈 저감 비교기 회로.
  2. 제1항에 있어서,
    상기 엔빌로프 회로부는,
    상기 입력 전압 입력부로 입력되는 입력 전압 값에 근거하여 도통되는 다이오드 소자;
    상기 다이오드 소자에 연결되며, 상기 다이오드 소자의 도통 여부에 근거하여 상기 입력 전압이 인가되는 제2 저항 소자 및 캐패시터 소자를 포함하는 것을 특징으로 하는,
    노이즈 저감 비교기 회로.
  3. 제2항에 있어서,
    상기 다이오드 소자는,
    상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 높은 경우 도통되도록 구성되는 것을 특징으로 하는,
    노이즈 저감 비교기 회로.
  4. 제2항에 있어서,
    상기 제2 저항 소자는,
    상기 다이오드 소자에 병렬 구조로 연결되고,
    상기 캐패시터 소자는,
    상기 제2 저항 소자에 직렬 구조로 연결되며,
    상기 제2 저항 소자 및 캐패시터 소자는,
    상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 낮아지는 경우, 상기 입력 전압이 인가되는 것을 특징으로 하는,
    노이즈 저감 비교기 회로.
  5. 제4항에 있어서,
    상기 캐패시터 소자는,
    상기 인가되는 입력 전압의 전하를 축적시키는 것을 특징으로 하는,
    노이즈 저감 비교기 회로.
  6. 입력 전압 입력부를 통해 비교기의 입력 전압이 입력되는 단계;
    상기 입력 전압 입력부와 상기 비교기의 기준 전압 노드 사이에 구비된 제1 저항 소자에 연결되는 엔빌로프 회로부에 상기 입력 전압이 인가되는 단계;
    상기 엔빌로프 회로부에 인가되는 입력 전압의 변곡점들을 연결한 파형을 상기 제1 저항 소자에 인가되는 전압 값만큼 이동시킨 가상 전압 파형을 생성하는 단계;
    상기 생성된 가상 전압 파형에 근거하여 기준 전압 노드에 인가되는 기준 전압이 설정되는 단계; 및
    상기 비교기에서 상기 입력되는 입력 전압을 상기 기준 전압에 근거하여 디지털 신호로 변환하는 단계를 포함하는 것을 특징으로 하는,
    입력전압에 연계한 능동형 기준전압 설정 방법.
  7. 제6항에 있어서,
    상기 엔빌로프 회로부는,
    상기 입력 전압 입력부로 입력되는 입력 전압 값에 근거하여 도통되는 다이오드 소자;
    상기 다이오드 소자에 연결되며, 상기 다이오드 소자의 도통 여부에 근거하여 상기 입력 전압이 인가되는 제2 저항 소자 및 캐패시터 소자를 포함하는 것을 특징으로 하는,
    입력전압에 연계한 능동형 기준전압 설정 방법.
  8. 제7항에 있어서,
    상기 다이오드 소자는,
    상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 높은 경우 도통되도록 구성되는 것을 특징으로 하는,
    입력전압에 연계한 능동형 기준전압 설정 방법.
  9. 제7항에 있어서,
    상기 제2 저항 소자는,
    상기 다이오드 소자에 병렬 구조로 연결되고,
    상기 캐패시터 소자는,
    상기 제2 저항 소자에 직렬 구조로 연결되며,
    상기 제2 저항 소자 및 캐패시터 소자는,
    상기 입력 전압 입력부로 입력되는 상기 입력 전압 값이 상기 제1 저항 소자에 인가되는 전압 값보다 낮아지는 경우, 상기 입력 전압이 인가되는 것을 특징으로 하는,
    입력전압에 연계한 능동형 기준전압 설정 방법.
  10. 제9항에 있어서,
    상기 캐패시터 소자는,
    상기 인가되는 입력 전압의 전하를 축적시키는 것을 특징으로 하는,
    입력전압에 연계한 능동형 기준전압 설정 방법.
KR1020180044804A 2018-04-18 2018-04-18 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로 KR101904390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180044804A KR101904390B1 (ko) 2018-04-18 2018-04-18 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180044804A KR101904390B1 (ko) 2018-04-18 2018-04-18 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로

Publications (1)

Publication Number Publication Date
KR101904390B1 true KR101904390B1 (ko) 2018-10-04

Family

ID=63863090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044804A KR101904390B1 (ko) 2018-04-18 2018-04-18 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로

Country Status (1)

Country Link
KR (1) KR101904390B1 (ko)

Similar Documents

Publication Publication Date Title
CN101459411B (zh) D类放大器
US10784882B2 (en) Analog to digital converter device and method of calibrating clock skew
US9524056B2 (en) Capacitive voltage information sensing circuit and related anti-noise touch circuit
US8669810B2 (en) Time difference amplifier and amplification method using slew rate control
US20080238743A1 (en) Dither circuit and analog digital converter having dither circuit
US8742818B2 (en) Adaptive clock signal generator with noise immunity capability
KR20130070953A (ko) 공정변화에 둔감한 오실레이터 기반 디지털 온도센서
US9806731B2 (en) Signal calibration circuit and signal calibration device
US4879530A (en) Monolithically integratable phase shifter VCO
US9432126B1 (en) Reconfigurable filter
WO2018090650A1 (zh) 时钟补偿电路、时钟电路和微控制器
JP4656260B2 (ja) 受信装置
KR101904390B1 (ko) 입력전압에 연계한 능동형 기준전압 설정 방법 및 이를 이용한 노이즈 저감 비교기 회로
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US11121851B2 (en) Differential sensing circuit for clock skew calibration relative to reference clock
US20030155985A1 (en) Stable oscillator
US6963238B2 (en) Level shift circuit
US10890548B2 (en) Resistive gas sensor and gas sensing method therefor
US20190107919A1 (en) Capacitive touch sensing circuit and charge compensation method thereof
US10483983B2 (en) Clock generating circuit and signal processing device
US20230114343A1 (en) Poly phase filter with phase error enhance technique
US10075307B1 (en) Adjustable signal equalization device and adjustment method thereof
US20220255552A1 (en) Frequency locked loop circuit, switching circuit and switching method
US5257301A (en) Direct digital frequency multiplier
US20060114042A1 (en) Duty cycle correction circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant